KR100926725B1 - Abnormal voltage protection device of electronic circuit and manufacturing method - Google Patents

Abnormal voltage protection device of electronic circuit and manufacturing method Download PDF

Info

Publication number
KR100926725B1
KR100926725B1 KR1020070099487A KR20070099487A KR100926725B1 KR 100926725 B1 KR100926725 B1 KR 100926725B1 KR 1020070099487 A KR1020070099487 A KR 1020070099487A KR 20070099487 A KR20070099487 A KR 20070099487A KR 100926725 B1 KR100926725 B1 KR 100926725B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
electronic circuit
abnormal voltage
protection device
Prior art date
Application number
KR1020070099487A
Other languages
Korean (ko)
Other versions
KR20090034220A (en
Inventor
둔-전 청
Original Assignee
인파크 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인파크 테크놀러지 컴퍼니 리미티드 filed Critical 인파크 테크놀러지 컴퍼니 리미티드
Priority to KR1020070099487A priority Critical patent/KR100926725B1/en
Publication of KR20090034220A publication Critical patent/KR20090034220A/en
Application granted granted Critical
Publication of KR100926725B1 publication Critical patent/KR100926725B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

우수한 기능을 가진, 구조가 간단하여 제작이 용이하고 저렴한 전자회로의 이상전압 보호장치와 그 제조방법을 제공하는 것이다.The present invention provides an abnormal voltage protection device for an electronic circuit and a method of manufacturing the same, which are easy to manufacture and have a simple structure with excellent functions.

기판 위에 적층된 구조체를 형성하고, 프린트 공정으로 유전체층을 형성하고, 컷팅 공정으로 하나의 갭을 만들고, 유전체에 각각 특성이 다른 절연재료를 사용하고, 갭 안에는 다양한 피에조 전기 효과가 있는 물질, 또는 다양한 가스를 충전하여 정전 방전의 경로로 하고, 갭의 거리는 5∼25㎛ 정도로 한 브레이크다운 전압이 낮은, 보호 효과가 우수한 전자회로의 이상전압 보호장치와 그 제조방법을 제공한다.Forming a stacked structure on a substrate, forming a dielectric layer by a printing process, creating a gap by a cutting process, using an insulating material having different characteristics in the dielectric, and a material having various piezoelectric effects in the gap, or various Provided are an abnormal voltage protection device for an electronic circuit having excellent protection effect and a method of manufacturing the same.

Description

전자회로의 이상전압 보호장치와 그 제조방법{Protecting device for electronic circuit and manufacturing method thereof}Protection device for electronic circuit and manufacturing method

본 발명은 전자회로의 이상전압 보호장치와 그 제조방법에 관한 것으로서, 특히 기판 위에 형성된 전극층을 기판의 양측에서 그 중앙부로 연장하여, 양자 사이에 하나의 유전체층을 끼우고, 컷팅 공정으로 횡방향의 갭을 형성하여 전극층을 유전체층에 격리된 상하 양부분으로 분할하여, 정전 방전(electrostatic discharge; ESD) 경로가 상하의 전극층 사이에 형성된, 전자회로의 R.L.C.소자를 ESD의 써지전압으로부터 보호하는 이상전압 보호장치와 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an abnormal voltage protection device for an electronic circuit and a method for manufacturing the same. In particular, an electrode layer formed on a substrate extends from both sides of the substrate to its center portion, sandwiching one dielectric layer therebetween, An abnormal voltage protection device that protects the RLC element of the electronic circuit from the surge voltage of ESD, in which a gap is formed and the electrode layer is divided into upper and lower portions separated from the dielectric layer, and an electrostatic discharge (ESD) path is formed between the upper and lower electrode layers. And to a method of manufacturing the same.

커패시터, 레지스터와 인덕터는 전자회로에서 3개의 필수불가결한 수동 소자이다. 전도성의 양단 사이에 유전체(절연물질)를 개재한 커패시터는 전기 에너지를 비축하여 필터, 모듈레이터, 오실레이터로서 기능하며, 크게 고정식, 가변식, 크리스탈식의 3종류로 구분된다.Capacitors, resistors and inductors are three indispensable passive components in electronic circuits. Capacitors interposed between dielectric ends (insulating materials) between conductive ends function as a filter, a modulator, and an oscillator by storing electrical energy, and are classified into three types: fixed, variable, and crystal.

레지스터는 회로의 전압이나 전류를 조절한다. 인덕터는 전류에 의한 노이즈를 여과하여 전자 장애를 제거한다. 커패시터, 레지스터와 인덕터는 서로 협력하여 전자회로를 제어하여 정보 통신이나 기타 응용에 기여하는 것이다.The resistor regulates the voltage or current of the circuit. Inductors filter out noise caused by current to eliminate electronic disturbances. Capacitors, resistors and inductors work together to control electronic circuitry, contributing to telecommunications or other applications.

전기통신회로에서 ESD에 의한 이상전압은, 전자 장치의 부품, 예를 들면 R기판 등에 큰 상해를 입히고 나아가 전체 전자 설비를 손실시킨다. 통상 전자산업에서는 상기 회로의 수동소자 R,L,C를 종합적으로 응용하여 전자 설비를 ESD에 의한 이상전압의 파괴로부터 보호하는 것이다.The abnormal voltage caused by ESD in the telecommunication circuit causes great damage to the components of the electronic device, for example, the R substrate and the like, and further, the entire electronic equipment is lost. In the general electronics industry, passive devices R, L, and C of the circuit are comprehensively applied to protect electronic equipment from breakdown of abnormal voltage by ESD.

ESD에 의한 이상전압 보호장치로서는 과도전압 억제 다이오드(transient voltage suppress diode), 멀티레이어 배리스터(multi-layer varistor) 등이 있고, 회로쪽 보호수단으로서는 도선의 차폐, 방전 갭, 또는 커패시터에 의한 충전이나 방전 등이 있다.ESD protection devices include transient voltage suppress diodes, multi-layer varistors, and the like as circuit protection means such as shielding of conductors, discharge gaps, or charging by capacitors. Discharge and the like.

ESD에 의한 이상전압을 보호하기 위하여 PCB의 제작시에 도 1a에 도시한 바와 같이 ESD의 보호를 필요로 하는 부분에 직접 갭방전 전극을 동시에 설치하면 생산비용은 저렴해진다.In order to protect the abnormal voltage caused by ESD, as shown in FIG. 1A, when the gap discharge electrode is directly installed at the portion requiring ESD protection, the production cost is reduced.

다시 도 1a를 참조하면, PCB 기판 위에 형성된 회로(11)의 첨예상 방전 전극(12a)은 ESD에 의한 이상전압의 보호 수단으로서, 이 방전 전극(12a)과 또하나의 접지된 돌출형 방전 전극(12b) 사이에 방전 갭(13)이 있다.Referring back to FIG. 1A, the sharp discharge electrode 12a of the circuit 11 formed on the PCB substrate is a protection means for the abnormal voltage by ESD, and the discharge electrode 12a and another grounded protruding discharge electrode. There is a discharge gap 13 between 12b.

도 1a와 도 1b를 동시에 참조하면, ESD곡선(16)이 대표하는 에너지값을 가진, 써지(15)가 유기한 이상전압이 회로(11)에 출현했을 때 전극(12a)와 (13a) 사이에서 브레이크다운이 일어나기 때문에, 이상전압의 진폭을 곡선(17)에 나타난 값 이하로 억제하지 않으면 회로(11) 보호의 목적은 달성되지 않는다.Referring to FIGS. 1A and 1B at the same time, between the electrodes 12a and 13a when an abnormal voltage induced by the surge 15, which has an energy value represented by the ESD curve 16, appears in the circuit 11. Because breakdown occurs at, the purpose of protecting the circuit 11 is not achieved unless the amplitude of the abnormal voltage is suppressed below the value shown in the curve 17.

그러나 잘 주의해보면 알 수 있듯이, 상기 보호 방식으로는 이하에 설명하는 결점이 있기 때문에 완전을 기할 수 없다.However, as can be seen from careful attention, the above protection scheme cannot be completely completed because of the drawbacks described below.

(1) 기계적인 컷팅방식으로 형성된 갭(13)으로는, 기대되는 ESD에 의한, 이상전압을 보호할 수 있는 간격을 얻을 수 없다.(1) With the gap 13 formed by the mechanical cutting method, it is not possible to obtain a gap that can protect the abnormal voltage due to the expected ESD.

(2) 갭(13)의 거리가 필요한 간격이 되지 않으면, 그 사이의 브레이크다운 전압의 임계값이 높아져 회로나 전자 장치의 보호가 불가능하다.(2) If the distance between the gaps 13 does not become a necessary interval, the threshold value of the breakdown voltage therebetween becomes high and protection of a circuit and an electronic device is impossible.

이와 같은 종래의 기술에 존재하고 있는 결점은 조속히 개선해야만 한다. 본원의 발명자는 이상의 사정을 감안하여 이와 같은 결점을 개선하기 위하여 다년간 당업에 종사해온 경험에 기초하여 오랜 기간 고심 연구한 결과, 마침내 본원을 안출해내기에 이르렀다.The shortcomings in such prior art must be improved promptly. In view of the above circumstances, the inventors of the present application have studied for a long time based on their experiences in many years in order to improve such drawbacks.

본 발명의 목적은 기판 위에 적층된 구조를 형성하고 프린트 공정으로 유전체층을 형성하고 또 컷팅 공정으로 하나의 갭을 만들고 유전체에 여러가지 특성이 다른 절연재료를 사용하여 각종 R.L.C.소자를 포함한 전자회로의 이상전압 보호 장치를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to form a stacked structure on a substrate, to form a dielectric layer by a printing process, and to create a gap by a cutting process, and to use an insulating material having various characteristics in the dielectric, and an abnormal voltage of an electronic circuit including various RLC devices. It is to provide a protective device.

본 발명의 또다른 목적은, 이 갭 안에 여러가지 피에조 전기효과가 있는 물질, 또는 여러가지 가스를 충전하여 정전 방전의 경로로 하고, 이 갭을 이상전압 보호 소자로 하는, 전자회로의 이상전압 보호 장치를 제공하는 데 있다.It is still another object of the present invention to provide an abnormal voltage protection device for an electronic circuit in which various piezoelectric materials or various gases are filled in this gap as a path for electrostatic discharge, and the gap is an abnormal voltage protection element. To provide.

본 발명의 또다른 목적은, 이 전자회로의 이상전압 보호 장치의 제조방법을 제공하여 우수한 기능을 가진 제작이 용이하고 저렴한 완성품을 생산하는 데 있다.It is still another object of the present invention to provide a method for manufacturing an abnormal voltage protection device for an electronic circuit to produce a finished product which is easy to manufacture and inexpensive with excellent functions.

상기 목적을 달성하기 위하여 본 발명에서는 유전체층과 복수의 전극층을 서로 겹쳐 쌓은 다중 적층의 구조를 하나의 기판 위에 제작한다. 전체의 구조를 완성하면 컷팅 공정에서 적당한 깊이의 갭을 횡방향으로 형성하고 2개의 중첩된 전극층을 갭을 통해 2개의 마주보는 부분으로 분할하고, 또 유전체층을 통해 상하 2부분으로 분할하는 것이다. 여러가지 다른 물질을 갭 안에 충전하면, 갭은 ESD에 의한 이상전압 보호 소자가 되고, 또 유전체층을 적당한 두께로 형성하면, 전체의 구조는 각종 전자회로의 이상전압 보호장치로서 기능하는 것이다.In order to achieve the above object, in the present invention, a multi-layered structure in which a dielectric layer and a plurality of electrode layers are stacked on each other is fabricated on one substrate. When the whole structure is completed, a gap of suitable depth is formed laterally in the cutting process, and the two overlapping electrode layers are divided into two opposing parts through the gap, and the upper and lower parts are divided through the dielectric layer. When various other materials are filled in the gap, the gap becomes an abnormal voltage protection element by ESD, and when the dielectric layer is formed to an appropriate thickness, the whole structure functions as an abnormal voltage protection device for various electronic circuits.

또 전극층을 복수의 동방향으로 격리 배치된 단체(單體)의 전극층으로 분할 하여 컷팅 공정으로 횡방향의 갭을 형성하여 상기 복수의 단체 전극을 서로 상하, 전후로 갭을 사이에 두고 마주보게 하는 것이다. 이와 같이 하여 상하, 전후로 매트릭스 형태로 배치된 복수의 격리된 단체의 전극을 포함한, 또하나의 전자회로의 이상전압 보호장치가 완성되는 것이다.In addition, the electrode layer is divided into a plurality of single electrode layers arranged in the same direction to form a transverse gap in a cutting process so that the plurality of single electrodes face each other with a gap between them up and down and back and forth. . In this way, an abnormal voltage protection device for another electronic circuit including a plurality of isolated single-piece electrodes arranged in a matrix form up, down, back and forth is completed.

또 상하의 전극층간의 갭의 거리는, 프린트 공정에서 형성된 유전체층의 두께에 의해 결정되기 때문에 상하 양전극층의 고저차를 가능한 한 줄임으로써 부적당한 갭의 거리에 의한 부적당한 브레이크다운 전압을 방지할 수 있는 것이다.In addition, since the gap distance between the upper and lower electrode layers is determined by the thickness of the dielectric layer formed in the printing process, by reducing the height difference of the upper and lower positive electrode layers as much as possible, it is possible to prevent an inappropriate breakdown voltage due to the inappropriate gap distance.

본 발명에 의한 전자회로의 이상전압 보호장치의 특별히 우수한 장점은 아래와 같이 정리할 수 있다.Particularly excellent advantages of the abnormal voltage protection device of the electronic circuit according to the present invention can be summarized as follows.

1. 다이아몬드 컷터에 의한 컷팅 공정이나 레이저 트리밍으로 방전 갭의 거리를 용이하게 10∼30㎛ 정도로 조절할 수 있다.1. The distance of discharge gap can be easily adjusted to about 10-30 micrometers by the cutting process by a diamond cutter, or a laser trimming.

2. 수직 방향의 적층 구조는 프린트 공정에서 갭의 거리를 5∼25㎛ 정도로 조절할 수 있다.2. The laminated structure in the vertical direction can adjust the gap distance in the printing process to about 5 to 25 µm.

3. 극단적으로 작게 억제한 갭의 거리로 유효하게 브레이크다운 전압을 감소시킨, 구조가 간단한 저압용 이상전압 보호장치를 구성할 수 있다.3. It is possible to construct a low voltage overvoltage protection device with a simple structure in which the breakdown voltage is effectively reduced with an extremely small gap distance.

도 2a 내지 도 2f를 참조하면, 본 발명에 의한 전자회로의 이상전압 보호 장치의 제조방법은 아래의 단계를 포함한다.2A to 2F, a method of manufacturing an abnormal voltage protection device for an electronic circuit according to the present invention includes the following steps.

1. 세라믹 기판(21) 표면의 중앙부에 유리 기판(22)를 형성하여 양 기판의 주변이 접촉하지 않도록 한다(도 2a).1. The glass substrate 22 is formed in the center of the surface of the ceramic substrate 21 so that the periphery of both substrates may not contact (FIG. 2A).

2. 제1전극층(23)을 형성하여 유리 기판(22)을 피복하고, 전자의 일측변 유리와 기판(21)의 제1측변을 접촉시켜 타측변이 유리 기판(22)의 표면 국부를 덮도록 한다(도 2b).2. The first electrode layer 23 is formed to cover the glass substrate 22, and the former side glass and the first side of the substrate 21 are brought into contact with each other to cover the surface portion of the glass substrate 22. (Fig. 2b).

3. 유리 기판(22)와 대략 동일한 면적의 유전체층(24)를 형성하고, 제1전극층(23)을 유리 기판(22)의 바로 윗쪽부터 피복한다. 유전체층(24)의 일측변은 유리 기판(22)의 일측변과 접촉시킨다(도 2c).3. A dielectric layer 24 having an area substantially the same as that of the glass substrate 22 is formed, and the first electrode layer 23 is covered from immediately above the glass substrate 22. One side of the dielectric layer 24 is in contact with one side of the glass substrate 22 (FIG. 2C).

4. 제2전극층(25)을 형성하여 유전체층을 피복한다. 전자의 일측변을 세라믹 기판(21)의 제2측변과 접촉시키고, 타측변은 국부적으로 유전체층(24)의 표면을 덮도록 한다(도 2d).4. A second electrode layer 25 is formed to cover the dielectric layer. One side of the electron is brought into contact with the second side of the ceramic substrate 21, and the other side is locally covered with the surface of the dielectric layer 24 (FIG. 2D).

5. 보호 유리층(26)을 형성하여 제2전극층(25)을 피복한다. 그리고 전자의 일측변을 유전체층(24)에 접촉시킨다(도 2e).5. A protective glass layer 26 is formed to cover the second electrode layer 25. One side of the electron is brought into contact with the dielectric layer 24 (FIG. 2E).

6. 다이아몬드 컷터를 사용하여 컷팅 공정 또는 레이저 트리밍으로 중첩시킨 제1전극층(23), 유전체층(24) 및 제2전극층(25)의 횡방향을 따라서 갭을 형성한다. 갭(3)은 보호 유리층(26), 제2전극층(25), 유전체층(24), 제1전극층(23) 및 유리 기판(22)을 관통하여 상기 5개의 층을 각각 2개의 상하 대향된 부분으로 분할한다(도 2f).6. A gap is formed along the transverse direction of the first electrode layer 23, the dielectric layer 24, and the second electrode layer 25 superimposed by a cutting process or laser trimming using a diamond cutter. The gap 3 penetrates through the protective glass layer 26, the second electrode layer 25, the dielectric layer 24, the first electrode layer 23, and the glass substrate 22 to face each of the five layers in two up and down directions. It is divided into parts (FIG. 2F).

이와 같은 구조로 제1 및 제2전극층(23),(25) 사이에 개재된 유전체층(24)은 방전 갭으로서 기능하고, 전체적인 구조체는 이상전압 보호장치가 되는 것이다. 반면, 횡방향의 갭(3)을 위하여 제1 및 제2전극층(23),(25)은 각각 마주보는 제1전 (前)전극층(231)과 제1후(後)전극층(232) 및 마주보는 제2전전극층(251)과 제2후전극층(252)으로 분할된다. 그 후, 갭(3)에 피에조 전기물질, 또는 각종 가스(예를 들면 He)를 충전하면, 제1전후전극층(231),(232), 제2전후전극층(251),(252) 사이에 상이한 트리거 전압을 가진 ESD의 이상전압 보호장치가 얻어지는 것이다.In this structure, the dielectric layer 24 interposed between the first and second electrode layers 23 and 25 functions as a discharge gap, and the overall structure becomes an abnormal voltage protection device. On the other hand, for the gap 3 in the lateral direction, the first and second electrode layers 23 and 25 respectively face the first pre-electrode layer 231 and the first after-electrode layer 232 and The second pre-electrode layer 251 and the second post-electrode layer 252 are divided. Thereafter, when the gap 3 is filled with a piezoelectric material or various gases (for example, He), the gaps between the first and second electrode layers 231 and 232 and the second and second electrode layers 251 and 252 are used. ESD overvoltage protection devices with different trigger voltages are obtained.

도 3 내지 도 5를 참조하면, 본 발명에 의한 전자회로의 이상전압 보호장치의 제조방법의 또다른 실시예는 아래의 단계를 포함한다.3 to 5, another embodiment of the method for manufacturing the abnormal voltage protection device for an electronic circuit according to the present invention includes the following steps.

1. 우선 1개의 세라믹 기판(4)을 준비한다.1. First, one ceramic substrate 4 is prepared.

2. 버퍼층(41)을 세라믹 기판(4)의 중앙부 위에 형성한다. 그 형태는 직사각형이며 그 장변은 세라믹 기판(4)의 장변과 같은 방향으로 연장되어 있다.2. A buffer layer 41 is formed over the central portion of the ceramic substrate 4. Its shape is rectangular and its long side extends in the same direction as the long side of the ceramic substrate 4.

3. 세라믹 기판(4)와 같은 길이의 ㄷ형 전극 재료층(42)를 형성하여 버퍼층(41)을 피복한다. 그 양단부는 높은 괴상물(塊狀物)(421),(422)를 형성하고 각각 버퍼층(41)의 좌우 양측에 위치하여 세라믹 기판(4)의 상측(4A)에 접촉시킨다. 괴상물(421),(422)의 상단부는 평판형 표면(423)을 이루고 가로로 돌출되어 십자가 모양을 나타내고 있다.3. A c-type electrode material layer 42 having the same length as the ceramic substrate 4 is formed to cover the buffer layer 41. Both ends thereof form high masses 421 and 422 and are positioned on both the left and right sides of the buffer layer 41 to be in contact with the upper side 4A of the ceramic substrate 4. The upper ends of the masses 421 and 422 form a flat surface 423 and protrude horizontally to show a cross shape.

4. 유전체층(43)을 형성하여 전극 재료층(42)을 피복한다.4. A dielectric layer 43 is formed to cover the electrode material layer 42.

5. 전극 도체층(44)를 형성하여 유전체층(43)을 피복한다. 전자는 Pd나 Pt 등의 전도성 물질로 이루어진 것으로서, 전극 재료층(42)의 국부도 피복한다. 세라믹 기판(4)의 장축 방향을 따라 복수의 격리된 단체 전극(441),(442),(443),(444)이 형성되고, 이들 단체 전극(441),(442),(443),(444)은 상하 양측에서 높아져 각각 유전체층(43), 전극 재료층(42) 및 버퍼층(41)의 상하 양측에 위치하고, 그 양 측부의 바닥 테두리를 세라믹 기판(4)의 상 양측부(4A),(4B)와 접촉시킨다.5. An electrode conductor layer 44 is formed to cover the dielectric layer 43. The former is made of a conductive material such as Pd or Pt, and also covers a portion of the electrode material layer 42. A plurality of isolated single electrodes 441, 442, 443, and 444 are formed along the major axis of the ceramic substrate 4, and these single electrodes 441, 442, 443 are formed. 444 are raised on both sides of the upper and lower sides, respectively, and are positioned on the upper and lower sides of the dielectric layer 43, the electrode material layer 42, and the buffer layer 41, respectively, and the bottom edges of both sides of the upper and lower sides 4A of the ceramic substrate 4 are respectively located. (4B).

6. 그 후, 보호층을 형성하여 전극 도체층(44)을 피복한다.6. Thereafter, a protective layer is formed to cover the electrode conductor layer 44.

7. 마지막으로 다이아몬드 컷터를 사용한 컷팅 공정, 또는 레이저 트리밍 공정에서 이 구조체의 중앙부에 횡방향의 갭(5)를 형성한다. 갭(5)는 전극 도체층(44), 유전체층(43), 전극 재료층(42)을 관통하고 버퍼층(41)의 국부에 깊게 삽입하여 상기 층(44),(43),(42)을 전후 서로 마주보는 2개의 부분으로 분할한다. 특히 전극 도체층(44)는, 대칭적으로 격리된 전후 단체 전극(441),(442),(443),(444)과, 하부 단체 전극(44a),(44b),(44c),(44d)으로 분할된다.7. Finally, a transverse gap 5 is formed at the center of the structure in a cutting process using a diamond cutter or a laser trimming process. The gap 5 penetrates through the electrode conductor layer 44, the dielectric layer 43, and the electrode material layer 42, and deeply inserts the layers 44, 43, and 42 into the local portions of the buffer layer 41. It is divided into two parts facing each other before and after. In particular, the electrode conductor layer 44 has the front and back single electrodes 441, 442, 443, and 444 symmetrically isolated, and the lower single electrodes 44a, 44b, 44c, and ( 44d).

이 구조체의 전극 도체층(44)와 전극 재료층(42) 사이에 개재된 유전체층(43)은, 후막 프린트 공정에서 그 두께를 가능한 한 얇게 할 수 있으며 또한 각종 상이한 매개 재료를 사용할 수 있어 피에조 전기물질을 갭(5)에 충전하면, 완벽한 모든 R,L,C를 포함한 전자회로의 이상전압 보호장치가 제작되는 것이다.The dielectric layer 43 interposed between the electrode conductor layer 44 and the electrode material layer 42 of this structure can be made as thin as possible in the thick film printing process, and various different media materials can be used. When the material is filled in the gap 5, an abnormal voltage protection device of an electronic circuit including all perfect R, L and C is manufactured.

매트릭스 형태로 배열된, 복수의 단체 전극에 형성된 이상전압 보호장치에 복수의 접속 핀을 설치하면, 회로판 위의 복수의 전자회로와 접속할 수 있다. 전극 재료층(42)의 양측부에 형성된 괴상물(421),(422)는 접지 단자로서 이용할 수 있다. 이와 같이 하여 R,C특성에 영향을 미치는 유전질층(42)을 조절하면, 기성 제품에서 보이는 상이한 전자회로의 개별적 필요에 따라 거기에 부합한 보호장치를 사용하는 불리함이 없어진다. 그리고 갭(5)에 브레이크다운 전압의 강하를 막을 수 있는 재료를 충전하면, 보호장치의 기능이 한층 향상되어 보호되는 전자회로의 안정도도 개선된다.If a plurality of connection pins are provided in the abnormal voltage protection device formed on the plurality of single electrodes arranged in a matrix form, it is possible to connect with a plurality of electronic circuits on the circuit board. The masses 421 and 422 formed on both sides of the electrode material layer 42 can be used as ground terminals. By adjusting the dielectric layer 42 affecting the R and C characteristics in this way, there is no disadvantage of using a protective device according to the individual needs of the different electronic circuits seen in the off-the-shelf product. If the gap 5 is filled with a material capable of preventing the breakdown voltage from falling, the function of the protection device is further improved, and the stability of the protected electronic circuit is also improved.

상기 단계에서 제조된 이상전압 보호장치는 전자회로를 써지전압의 침입으로부터 잘 보호하는 것이다.The abnormal voltage protection device manufactured in the above step is to protect the electronic circuit well from the intrusion of surge voltage.

도 6에 도시된 제조방법의 또다른 실시예를 설명하기로 한다. 버퍼층(61), 제1전극층(62), 유전체층(63), 제2전극층(64), 보호층(65), 제1절연층(66) 및 제2절연층(67)이 기판 위에 형성되어 있다. 컷팅 공정에서 형성된 횡방향의 갭(68)은 상기 각 층(61),(62),(63),(64),(65),(66),(67)을 서로 마주보는 2개의 부분으로 분할되어 있다. 갭(68)에는 각종 가스나 피에조 전기 물질이 공기 방전 수단으로 압입되어, 기판 위에 형성된 구조체에 ESD에 의한 이상전압 보호 기능을 부여하는 것이다. 또한 후막 프린트 공정에서 제1전극층(71), 제2전극층(72), 유전체층(73), 보호층(74), 제1절연층(75) 및 제2절연층(76)을 반대쪽 기판의 표면에 형성하여, 상술한 바와 동일한, ESD에 의한 이상전압 보호장치의 구조체를 얻을 수 있다. 그 후, 전기 도금으로 2개의 외부 전극(81),(82)을 구조체에 설치하고, 상하 양부분의 구조체를 전기적으로 더 접속하면 쌍동이식 전자회로의 이상전압 보호장치를 얻을 수 있는 것이다.Another embodiment of the manufacturing method shown in Figure 6 will be described. A buffer layer 61, a first electrode layer 62, a dielectric layer 63, a second electrode layer 64, a protective layer 65, a first insulating layer 66 and a second insulating layer 67 are formed on the substrate. have. The lateral gaps 68 formed in the cutting process are divided into two portions facing each of the layers 61, 62, 63, 64, 65, 66, and 67. It is divided. Various gases or piezoelectric materials are press-fitted into the gap 68 by air discharge means to impart an abnormal voltage protection function by ESD to the structure formed on the substrate. In the thick film printing process, the first electrode layer 71, the second electrode layer 72, the dielectric layer 73, the protective layer 74, the first insulating layer 75, and the second insulating layer 76 are formed on the opposite surface of the substrate. The structure of the abnormal voltage protection device by ESD similar to the above-mentioned can be obtained. After that, two external electrodes 81 and 82 are provided on the structure by electroplating, and the upper and lower parts of the structure are further electrically connected to obtain an abnormal voltage protection device for a twin-pole electronic circuit.

또한, 도 6에 도시한 실시예에 의하면, 기판 상부의 구조체는 이상전압 보호장치로서 기능하고, 기판 하부의 구조체는 EMI회로로서 작용하는 것으로서, 전체적으로는 2가지 역할을 감당할 수 있는 장치가 되는 것이다.In addition, according to the embodiment shown in Fig. 6, the structure on the upper substrate functions as an abnormal voltage protection device, and the structure on the lower substrate functions as an EMI circuit, and the device can play two roles as a whole. .

상기 R.C.의 배열에 의한 매트릭스는, 전체적으로 각종 전자회로의 이상전압 보호에 응용할 수 있는 것으로서, 회로의 구성상, 완성품의 생산비용이 저렴해진다. 가볍고 얇고 작아서 콤팩트하기 때문에 특히 고주파의 정밀급 전자회로에 바람 직하게 사용할 수 있다.The matrix of the above R.C. arrangement is applicable to the abnormal voltage protection of various electronic circuits as a whole, and the production cost of the finished product is low due to the circuit configuration. Lightweight, thin and small, they are compact, making them particularly suitable for use in high-frequency precision electronic circuits.

적층된 유전체와 전극 도체 유닛에 어느 한 종류의 물질을 충전한 갭의 협동 작용에 의해 작성된 각종커패시터와 레지스터를 포함한 구조체는 갭에 충전하는 물질을 변경함으로써 이상전압 보호상의 각종 요구에 응답할 수 있는 것이다.A structure including various capacitors and resistors produced by the cooperative action of a gap in which a stacked dielectric material and an electrode conductor unit are filled with any kind of material can respond to various demands on abnormal voltage protection by changing a material to fill the gap. will be.

이상 상세한 설명은 본 발명의 실시 가능한 실시예에 따른 구체적 설명이다. 단 이들 실시예는 본 발명의 특허청구범위를 제한하지 않으며, 본 발명의 기술 정신을 벗어나지 않는 범위 내에서 이루어진 동등한 효과의 실시 또는 변경은 모두 본 발명의 특허청구범위 내에 포함되는 것으로 한다.The above detailed description is a detailed description according to an embodiment of the present invention. However, these examples do not limit the scope of the claims of the present invention, all implementations or changes in equivalent effects made within the scope of the technical spirit of the present invention shall be included in the claims of the present invention.

도 1a는 종래의 방전 갭의 개략도이다.1A is a schematic diagram of a conventional discharge gap.

도 1b는 종래의 기술에 의한 방전 전압 억제 곡선이다.1B is a discharge voltage suppression curve according to the prior art.

도 2a 내지 도 2f는 본 발명에 의한 전자회로의 이상전압 보호장치의 제조방법을 도시한 평면도와 측면도이다.2A to 2F are a plan view and a side view showing a method of manufacturing an abnormal voltage protection device for an electronic circuit according to the present invention.

도 3은 본 발명에 의한 제조방법의 제2실시예를 도시한 입체 분해도이다.3 is a three-dimensional exploded view showing a second embodiment of the manufacturing method according to the present invention.

도 4는 본 발명에 의한 제조방법의 제2실시예를 도시한 입체도이다.Figure 4 is a three-dimensional view showing a second embodiment of the manufacturing method according to the present invention.

도 5는 본 발명에 의한 제조방법의 제2실시예를 도시한 단면도이다.5 is a cross-sectional view showing a second embodiment of the manufacturing method according to the present invention.

도 6은 본 발명에 의한 제조방법의 제3실시예를 도시한 단면도이다.6 is a sectional view showing a third embodiment of the manufacturing method according to the present invention.

<부호의 설명><Code description>

10 : PCB기판 11 : 회로10: PCB substrate 11: circuit

12a,12b : 돌출형 방전 전극 13 : 갭12a, 12b: protruding discharge electrode 13: gap

15 : 써지 16 : 정전 방전 곡선15: surge 16: electrostatic discharge curve

17 : 곡선 4,21 : 세라믹 기판17 curve 4,21 ceramic substrate

22 : 유리 기판 23,62,71 : 제1전극층22: glass substrate 23,62,71: first electrode layer

24 : 갭 재료 25,64,72 : 제2전극층24: gap material 25, 64, 72: second electrode layer

26 : 보호 유리층 3,5,68 : 횡방향 갭26: protective glass layer 3,5,68: transverse gap

41,61 : 버퍼층 42 : 전극 재료층41,61: buffer layer 42: electrode material layer

421,422 : 덩어리 423 : 평판형 표면421,422: lump 423: flat surface

43,63,73 : 유전체층 44 : 전극 도체층43,63,73: dielectric layer 44: electrode conductor layer

441,442,443,444 : 단체 전극 4A : 상측변441,442,443,444: single electrode 4A: upper side

4B : 하측변 44a,44b,44c,44d : 하부 단체 전극4B: Lower side 44a, 44b, 44c, 44d: Lower single electrode

65,74 : 보호층 66,75 : 제1절연층65,74 protective layer 66,75 first insulating layer

67,76 : 제2절연층 81,82 : 외부 전극67,76: second insulating layer 81,82: external electrode

Claims (10)

전자회로를 이상전압의 파괴로부터 보호하는 보호장치에 있어서,A protective device for protecting an electronic circuit from breakdown of an abnormal voltage, 하나의 세라믹 기판과,One ceramic substrate, 상기 세라믹 기판 위에 형성된 하나의 버퍼층과,A buffer layer formed on the ceramic substrate, 상기 버퍼층 위에 형성된 하나의 전극 재료층과,One electrode material layer formed on the buffer layer; 상기 전극 재료층 위에 형성된 하나의 유전체층과,One dielectric layer formed over the electrode material layer; 상기 유전체층 위에 형성된 하나의 전극 도체층과,An electrode conductor layer formed on the dielectric layer; 상기 전극 도체층 위에 형성된 하나의 보호층으로 이루어지고, It consists of one protective layer formed on the electrode conductor layer, 또 하나의 횡방향의 갭이 상기 전극 도체층, 상기 유전체층 및 상기 전극 재료층을 관통하고, 또 상기 버퍼층의 국부에 삽입되어 상기 전극 도체층, 상기 유전체층 및 상기 전극 재료층을 마주보는 양부분으로 분할한 구조인 것을 특징으로 하는 전자회로의 이상전압 보호장치.Another lateral gap penetrates through the electrode conductor layer, the dielectric layer and the electrode material layer, and is inserted into a local portion of the buffer layer so as to face the electrode conductor layer, the dielectric layer and the electrode material layer. An abnormal voltage protection device for an electronic circuit, characterized by a divided structure. 삭제delete 제1항에 있어서, 상기 유전체층은 유전체 재료로 이루어진 것을 특징으로 하는 전자회로의 이상전압 보호장치.2. The abnormal voltage protection device of an electronic circuit according to claim 1, wherein said dielectric layer is made of a dielectric material. 제1항에 있어서, 상기 전극 도체층은, 상기 세라믹 기판의 장축 방향으로 격리되어 형성된 복수의 단체의 전극으로 이루어지고, 또 각 단체 전극은 상기 횡방향 갭에 의해 마주보는 양부분으로 분할되어 있는 것을 특징으로 하는 전자회로의 이상전압 보호장치.2. The electrode conductor layer according to claim 1, wherein the electrode conductor layer is composed of a plurality of single electrode electrodes which are separated from each other in the major axis direction of the ceramic substrate, and each of the single electrode electrodes is divided into two parts facing each other by the lateral gap. Abnormal voltage protection device of an electronic circuit, characterized in that. 제1항에 있어서, 상기 전극 재료층은 그 양측에 복수의 접지용 괴상물을 형성하고 있는 것을 특징으로 하는 전자회로의 이상전압 보호장치.2. The abnormal voltage protection device of an electronic circuit according to claim 1, wherein said electrode material layer forms a plurality of grounding masses on both sides thereof. 제1항에 있어서, 상기 전극 재료층은 ㄷ형인 것을 특징으로 하는 전자회로의 이상전압 보호장치.2. The abnormal voltage protection device of an electronic circuit according to claim 1, wherein said electrode material layer is c type. 제1항에 있어서, 상기 유전체층, 상기 전극 도체층, 상기 전극 재료층 및 상기 보호층은 상기 세라믹 기판의 저면에도 형성된 것을 특징으로 하는 전자회로의 이상전압 보호장치.The abnormal voltage protection device of an electronic circuit according to claim 1, wherein the dielectric layer, the electrode conductor layer, the electrode material layer, and the protective layer are formed on the bottom surface of the ceramic substrate. 제7항에 있어서, 상기 버퍼층, 상기 전극 도체층, 상기 전극 재료층 및 상기 보호층은 커패시터나 인덕터의 특성을 가지고 그 유전체의 특성으로 RC회로나 EMI회로로서 기능하는 것을 특징으로 하는 전자회로의 이상전압 보호장치.8. The electronic circuit as claimed in claim 7, wherein the buffer layer, the electrode conductor layer, the electrode material layer, and the protective layer have a characteristic of a capacitor or an inductor and function as an RC circuit or an EMI circuit with the characteristics of the dielectric. Over voltage protection device. 전자회로를 이상전압으로부터 보호하는 보호장치의 제조방법에 있어서,In the manufacturing method of a protective device for protecting an electronic circuit from an abnormal voltage, 하나의 세라믹 기판을 준비하는 단계와,Preparing one ceramic substrate, 하나의 버퍼층을 상기 세라믹 기판 위에 형성하는 단계와,Forming a buffer layer on the ceramic substrate, 제1전극 도체층을 형성하여 상기 버퍼층을 피복하는 단계와,Forming a first electrode conductor layer to cover the buffer layer; 하나의 유전체층을 형성하여 상기 제1전극 도체층을 피복하는 단계와,Forming a dielectric layer to cover the first electrode conductor layer; 제2전극 도체층을 형성하여 상기 유전체층을 피복하는 단계를 포함하고, Forming a second electrode conductor layer to cover the dielectric layer, 또한 컷팅 공정으로 상기 제2전극 도체층, 상기 유전체층 및 상기 제1전극 도체층을 횡방향으로 관통하는 갭을 형성하여, 상기 제2전극 도체층, 상기 유전체층 및 상기 제1전극 도체층을 앞뒤로 마주보는 2개의 부분으로 분할하는 단계를 포함하는 것을 특징으로 하는 전자회로의 이상전압 보호장치의 제조방법.In addition, in the cutting process, a gap penetrating the second electrode conductor layer, the dielectric layer, and the first electrode conductor layer in a transverse direction is formed to face the second electrode conductor layer, the dielectric layer, and the first electrode conductor layer. A method of manufacturing an abnormal voltage protection device for an electronic circuit, comprising dividing it into two parts. 전자회로를 이상전압으로부터 보호하는 보호장치의 제조방법에 있어서,In the manufacturing method of a protective device for protecting an electronic circuit from an abnormal voltage, 하나의 세라믹 기판을 준비하는 단계와,Preparing one ceramic substrate, 하나의 버퍼층을 상기 세라믹 기판 위에 형성하는 단계와,Forming a buffer layer on the ceramic substrate, 하나의 전극 재료층을 형성하여 상기 버퍼층을 피복하는 단계와,Forming one electrode material layer to cover the buffer layer; 하나의 유전체층을 형성하여 상기 전극 재료층을 피복하는 단계와,Forming a dielectric layer to cover the electrode material layer; 하나의 전극 도체층을 형성하여 상기 유전체층을 피복하는 단계를 포함하고, Forming an electrode conductor layer to cover said dielectric layer, 상기 전극 도체층은, 상기 세라믹 기판의 장축 방향을 따라 복수의 격리된 단체의 전극을 가지고, 또한 The electrode conductor layer has a plurality of isolated single-piece electrodes along the major axis direction of the ceramic substrate, 컷팅 공정으로 상기 전극 도체층, 상기 유전체층 및 상기 전극 재료층을 횡방향으로 관통하는 갭을 형성하여 상기 전극 도체층, 상기 유전체층 및 상기 전극 재료층을 앞뒤로 마주보는 2개의 부분으로 분할하는 단계를 포함하는 것을 특징으로 하는 전자회로의 이상전압 보호장치의 제조방법.Forming a gap transversely passing through the electrode conductor layer, the dielectric layer, and the electrode material layer by a cutting process, and dividing the electrode conductor layer, the dielectric layer, and the electrode material layer into two parts facing each other back and forth; Method for manufacturing an abnormal voltage protection device for an electronic circuit, characterized in that.
KR1020070099487A 2007-10-02 2007-10-02 Abnormal voltage protection device of electronic circuit and manufacturing method KR100926725B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070099487A KR100926725B1 (en) 2007-10-02 2007-10-02 Abnormal voltage protection device of electronic circuit and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070099487A KR100926725B1 (en) 2007-10-02 2007-10-02 Abnormal voltage protection device of electronic circuit and manufacturing method

Publications (2)

Publication Number Publication Date
KR20090034220A KR20090034220A (en) 2009-04-07
KR100926725B1 true KR100926725B1 (en) 2009-11-16

Family

ID=40760235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070099487A KR100926725B1 (en) 2007-10-02 2007-10-02 Abnormal voltage protection device of electronic circuit and manufacturing method

Country Status (1)

Country Link
KR (1) KR100926725B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019713A (en) * 1999-08-30 2001-03-15 김영환 Manufacturing method for mostransistor for electro static discharge
KR20050059689A (en) * 2003-12-15 2005-06-21 주식회사 팬택 Structure for discharging static electricity of mobile commucation terminalpatten using printed circuit pattern
KR20060021530A (en) * 2004-09-03 2006-03-08 비오이 하이디스 테크놀로지 주식회사 Method for fabricating array substrate of tft-lcd
KR20070067064A (en) * 2004-06-02 2007-06-27 퍼킨엘머, 인크. Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010019713A (en) * 1999-08-30 2001-03-15 김영환 Manufacturing method for mostransistor for electro static discharge
KR20050059689A (en) * 2003-12-15 2005-06-21 주식회사 팬택 Structure for discharging static electricity of mobile commucation terminalpatten using printed circuit pattern
KR20070067064A (en) * 2004-06-02 2007-06-27 퍼킨엘머, 인크. Method and process intermediate for electrostatic discharge protection in flat panel imaging detectors
KR20060021530A (en) * 2004-09-03 2006-03-08 비오이 하이디스 테크놀로지 주식회사 Method for fabricating array substrate of tft-lcd

Also Published As

Publication number Publication date
KR20090034220A (en) 2009-04-07

Similar Documents

Publication Publication Date Title
KR101452540B1 (en) Electric multi-layer component with electrically non-contacted protective structure
US20060152334A1 (en) Electrostatic discharge protection for embedded components
KR101012965B1 (en) Complex device
KR101813407B1 (en) Composite electronic component and board for mounting the same
KR20150135909A (en) Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof
KR101082079B1 (en) EMI LC Filter having a fuction for protecting electro-static discharge
KR101640907B1 (en) Laminated chip device
KR101229557B1 (en) Electrical multilayer component with reduced parasitic capacitance
US20090091233A1 (en) Protecting device for electronic circuit and manufacturing method thereof
JP2003123936A (en) Electronic part and method of manufacturing the same
KR20170141631A (en) Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof
CN1942042A (en) Protecting component of electronic circuit
KR100926725B1 (en) Abnormal voltage protection device of electronic circuit and manufacturing method
US6498715B2 (en) Stack up type low capacitance overvoltage protective device
KR101450417B1 (en) Electrostatic protection component and production method therefor
EP0665619A1 (en) Separation spark gap for limiting the maximum voltage on a surge arrester
KR101853229B1 (en) Complex electronic component
KR20190011437A (en) Composite electronic component and board for mounting the same
KR102053356B1 (en) Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same
EP0875067B1 (en) Manufacturing method for a multifunctional protective component
KR102609147B1 (en) Complex electronic component
JP4637887B2 (en) Overvoltage protection device for electronic circuit and manufacturing method thereof
KR100436020B1 (en) Multilayered varistor
KR100672235B1 (en) Varistor and manufacturing method thereof
KR20150090445A (en) Laminated chip device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121017

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180912

Year of fee payment: 10