KR102053356B1 - Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same - Google Patents
Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same Download PDFInfo
- Publication number
- KR102053356B1 KR102053356B1 KR1020180065996A KR20180065996A KR102053356B1 KR 102053356 B1 KR102053356 B1 KR 102053356B1 KR 1020180065996 A KR1020180065996 A KR 1020180065996A KR 20180065996 A KR20180065996 A KR 20180065996A KR 102053356 B1 KR102053356 B1 KR 102053356B1
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- overvoltage protection
- laminate
- electrodes
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000010168 coupling process Methods 0.000 claims abstract description 36
- 230000008878 coupling Effects 0.000 claims abstract description 35
- 238000005859 coupling reaction Methods 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims description 109
- 239000000463 material Substances 0.000 claims description 94
- 239000002131 composite material Substances 0.000 claims description 50
- 230000004048 modification Effects 0.000 claims description 36
- 238000012986 modification Methods 0.000 claims description 36
- 239000011521 glass Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 20
- 239000003989 dielectric material Substances 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 13
- 238000005245 sintering Methods 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 56
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 238000007747 plating Methods 0.000 description 25
- 230000015556 catabolic process Effects 0.000 description 18
- 238000004891 communication Methods 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000002346 layers by function Substances 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910010413 TiO 2 Inorganic materials 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- -1 BaCO 3 Inorganic materials 0.000 description 6
- 239000011358 absorbing material Substances 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 3
- 229910020599 Co 3 O 4 Inorganic materials 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N CuO Inorganic materials [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000010944 silver (metal) Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910017493 Nd 2 O 3 Inorganic materials 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229930185605 Bisphenol Natural products 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- VASIZKWUTCETSD-UHFFFAOYSA-N manganese(II) oxide Inorganic materials [Mn]=O VASIZKWUTCETSD-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0066—Constructional details of transient suppressor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 적층체; 상기 적층체 내에 마련되며, 서로 다른 기능을 하는 둘 이상의 기능부; 상기 기능부 사이에 마련되어 이들을 결합시키는 결합부; 및 상기 적층체 외부에 형성되어 상기 기능부의 적어도 일부와 연결된 외부 전극을 포함하는 복합 소자 및 이를 구비하는 전자기기를 제시한다.The present invention is a laminate; Two or more functional units provided in the stack and having different functions; A coupling part provided between the functional parts to couple them; And an external electrode formed outside the laminate and connected to at least a portion of the functional unit, and an electronic device having the same.
Description
본 발명은 복합 소자에 관한 것으로, 특히 서로 다른 기능을 하는 둘 이상의 기능층을 포함하는 복합 소자 및 이를 구비하는 전자기기에 관한 것이다.The present invention relates to a composite device, and more particularly, to a composite device including two or more functional layers having different functions and an electronic device having the same.
전자 회로를 구성하는 수동 소자로는 저항(Resistor), 캐패시터(Capacitor), 인덕터(Inductor) 등이 있으며, 이들 수동 소자의 기능과 역할은 매우 다양하다. 예를 들면, 저항은 회로에 흐르는 전류의 흐름을 제어하며 교류 회로에서는 임피던스 정합(Impedance matching)을 이루는 역할을 하기도 한다. 캐패시터는 기본적으로 직류를 차단하고 교류 신호는 통과시키는 역할을 한다. 또한, 캐패시터는 시정수 회로, 시간 지연 회로, RC 및 LC 필터 회로를 구성하기도 하며 캐패시터 자체로 노이즈(Noise)를 제거하는 역할을 하기도 한다. 인덕터의 경우는 고주파 노이즈(Noise)의 제거, 임피던스 정합 등의 기능을 수행한다.Passive devices that make up electronic circuits include resistors, capacitors, and inductors, and the functions and roles of these passive devices vary widely. For example, resistors control the flow of current through a circuit, and in AC circuits they also play a role in achieving impedance matching. The capacitor basically blocks the direct current and passes the alternating current signal. Capacitors also form time constant circuits, time delay circuits, RC and LC filter circuits, and the capacitor itself serves to remove noise. In the case of the inductor, it performs functions such as removing high frequency noise and matching impedance.
또한, 전자 회로에는 외부로부터 전자기기로 인가되는 ESD 등의 과전압으로부터 전자기기를 보호하기 위해 배리스터, 서프레서 등의 과전압 보호 소자가 필요하다. 즉, 전자기기의 구동 전압 이상의 과전압이 외부로부터 인가되는 것을 방지하기 위해 과전압 보호 소자가 필요하다. 예를 들어, 배리스터는 인가 전압에 따라 저항이 변하기 때문에 과전압으로부터 전자 부품과 회로를 보호하는 소자로 널리 사용되고 있다. 즉, 평소에는 회로 내에 배치된 배리스터에는 전류가 흐르지 않지만 항복 전압 이상의 과전압이나 낙뢰 등에 의하여 배리스터의 양단에 과전압이 걸리면 배리스터의 저항이 급격히 감소하여 거의 모든 전류가 배리스터를 통해 흐르게 되고, 다른 소자에는 전류가 흐르지 않게 되어 회로 또는 회로 상에 실장된 전자 부품은 과전압으로부터 보호된다.In addition, an electronic circuit requires an overvoltage protection device such as a varistor or a suppressor to protect the electronic device from an overvoltage such as an ESD applied to the electronic device from the outside. That is, an overvoltage protection device is required in order to prevent overvoltage above the driving voltage of the electronic device from being applied from the outside. For example, varistors are widely used as devices for protecting electronic components and circuits from overvoltage because the resistance changes with applied voltage. In other words, the current does not flow to the varistors arranged in the circuit, but if the overvoltage is applied at both ends of the varistor due to overvoltage or lightning over the breakdown voltage, the resistance of the varistor decreases rapidly, and almost all currents flow through the varistor, and the current to other devices. Does not flow, and the circuit or the electronic components mounted on the circuit are protected from overvoltage.
한편, 최근에는 전자기기의 소형화에 대응하여 이들 부품이 차지하는 면적을 줄이기 위해 서로 다른 기능 또는 특성을 갖는 적어도 둘 이상을 적층하여 칩 부품을 제작할 수 있다. 예를 들어, 캐패시터와 과전압 보호 소자를 하나의 칩 내에 적층하여 칩 부품을 구현하여 높은 배리스터 전압 및 캐패시턴스를 구현할 수 있다. 즉, 배리스터는 두께에 의해 항복 전압이 결정되는데, 높은 항복 전압을 구현하기 위해 상대적으로 배리스터의 캐패시턴스가 낮아지게 되며, 이를 보완하기 위해 유전율이 높은 물질로 이루어진 캐패시터를 적층하여 캐패시턴스를 향상 또는 유지하게 된다.On the other hand, in recent years, in order to reduce the area occupied by these components in response to the miniaturization of electronic devices, at least two or more having different functions or characteristics may be stacked to manufacture chip components. For example, a capacitor and an overvoltage protection device may be stacked in one chip to implement chip components to implement high varistor voltage and capacitance. In other words, the varistor has a breakdown voltage determined by its thickness. In order to realize a high breakdown voltage, the varistor has a relatively low capacitance. To compensate for this, the capacitor is made of a material having a high dielectric constant to improve or maintain the capacitance. do.
그러나, 서로 다른 기능을 하는 둘 이상의 기능층은 그 물성이 서로 상이하기 때문에 잘 접합되지 않는 문제가 있다. 예를 들어, 배리스터 물질과 캐패시터 물질이 적층된 적층체는 고온 소결에 의해 박리되거나 크랙이 발생되기 쉽다. 즉, 배리스터 물질과 캐패시터 물질은 서로 다른 열수축률을 가지고 있으므로 소결 과정 중에서 비틀림이 발생될 수 있고, 박리 및 크랙이 발생될 수 있다. 박리 및 크랙은 바리스터와 캐패시터의 특성을 저하시키므로 실용성 있는 복합 소자를 제조하기 어렵다. 또한, 소결 과정에서 각각의 기능층의 물질이 상호 확산되는데, 위치에 따라 분포되는 농도가 다르고, 그에 따라 각 기능층의 기능을 저하시키는 문제가 발생될 수 있다. 즉, 두 기능층의 경계 영역에 가까울수록 일 기능층에 포함된 다른 기능층 물질의 농도가 증가하게 되고, 그에 따라 농도의 불균일에 의해 각 기능층의 기능 저하가 발생될 수 있다.However, two or more functional layers having different functions have a problem in that they are not bonded well because their physical properties are different from each other. For example, a laminate in which a varistor material and a capacitor material are laminated is easily peeled off or cracked by high temperature sintering. That is, since the varistor material and the capacitor material have different thermal shrinkage rates, torsion may occur during the sintering process, and peeling and cracking may occur. Peeling and cracking deteriorate the characteristics of the varistor and the capacitor, making it difficult to manufacture a practical composite device. In addition, in the sintering process, the materials of the respective functional layers are mutually diffused, and the concentrations distributed according to the positions are different, thereby causing a problem of lowering the function of each functional layer. That is, the closer to the boundary region between the two functional layers, the higher the concentration of the other functional layer material included in the one functional layer, and thus, the functional deterioration of each functional layer may occur due to the variation in the concentration.
본 발명은 서로 다른 기능을 갖는 둘 이상의 기능부가 적층된 복합 소자를 제공한다.The present invention provides a composite device in which two or more functional units are stacked with different functions.
본 발명은 둘 이상의 기능부를 이루는 물질의 상호 확산을 방지할 수 있는 복합 소자를 제공한다.The present invention provides a composite device capable of preventing the interdiffusion of materials forming two or more functional units.
본 발명의 일 양태에 따른 복합 소자의 제조 방법은 적어도 하나의 제 1 도전성 전극이 형성된 복수의 제 1 시트를 적층 및 소결하여 제 1 기능부를 제조하는 과정; 적어도 하나의 제 2 도전성 전극이 형성된 복수의 제 2 시트를 적층 및 소결하여 제 2 기능부를 제조하는 과정; 상기 제 1 및 제 2 기능부 사이에 결합부를 마련하여 상기 제 1 및 제 2 기능부를 결합시켜 적층체를 형성하는 과정; 및 상기 제 1 및 제 2 기능부가 결합된 적층체의 외부에 외부 전극을 형성하는 과정을 포함한다.A method of manufacturing a composite device according to an aspect of the present invention includes the steps of stacking and sintering a plurality of first sheets on which at least one first conductive electrode is formed to manufacture a first functional portion; Stacking and sintering a plurality of second sheets on which at least one second conductive electrode is formed to manufacture a second functional unit; Forming a laminate by providing a coupling part between the first and second functional parts to combine the first and second functional parts; And forming an external electrode on the outside of the laminate in which the first and second functional units are combined.
상기 제 1 및 제 2 기능부는 각각 저항, 캐패시터, 인덕터, 노이즈 필터, 배리스터 및 서프레서 중 둘 이상을 포함한다.The first and second functional units each include two or more of resistors, capacitors, inductors, noise filters, varistors, and suppressors.
상기 제 1 및 제 2 기능부는 각각 캐패시터부와 과전압 보호부를 포함하고, 상기 캐패시터부는 복수의 유전 시트와 둘 이상의 내부 전극을 포함하며, 상기 과전압 보호부는 복수의 방전 시트와 둘 이상의 방전 전극을 포함한다.The first and second functional portions each include a capacitor portion and an overvoltage protection portion, the capacitor portion includes a plurality of dielectric sheets and two or more internal electrodes, and the overvoltage protection portion includes a plurality of discharge sheets and two or more discharge electrodes. .
상기 내부 전극의 적어도 하나는 동일 평면 상에서 소정 간격 이격되어 마련된다.At least one of the internal electrodes is provided spaced apart from each other on the same plane.
상기 방전 전극 사이의 간격은 상기 내부 전극 사이의 간격보다 크다.The spacing between the discharge electrodes is greater than the spacing between the internal electrodes.
상기 내부 전극의 두께는 상기 방전 전극의 두께와 같거나 두껍다.The thickness of the internal electrode is equal to or thicker than the thickness of the discharge electrode.
상기 내부 전극 사이의 중첩 면적은 상기 방전 전극 사이의 중첩 면적보다 크다.The overlapping area between the internal electrodes is larger than the overlapping area between the discharge electrodes.
상기 방전 전극은 동일 평면 상에 소정 간격 이격된 제 1 및 제 2 방전 전극과, 상기 제 1 및 제 2 방전 전극과 일부 중첩되며 수직 방향으로 이격된 제 3 방전 전극을 포함하고, 상기 제 1 및 제 2 방전 전극 사이의 거리는 상기 제 1 및 제 3 방전 전극 사이의 거리와 상기 제 2 및 제 3 방전 전극 사이의 거리의 합보다 크다.The discharge electrode may include first and second discharge electrodes spaced apart from each other on the same plane by a predetermined distance, and third discharge electrodes partially overlapping the first and second discharge electrodes and spaced apart in a vertical direction. The distance between the second discharge electrodes is greater than the sum of the distances between the first and third discharge electrodes and the distance between the second and third discharge electrodes.
상기 캐패시터부 사이에 마련된 제 2 과전압 보호부를 더 포함한다.The electronic device further includes a second overvoltage protection unit provided between the capacitor units.
상기 제 2 과전압 보호부는 둘 이상의 방전 전극과, 방전 전극 사이에 마련된 과전압 보호 부재를 포함한다.The second overvoltage protection unit includes two or more discharge electrodes and an overvoltage protection member provided between the discharge electrodes.
상기 결합부는 글래스, 폴리머 및 올리고머 중 적어도 하나를 포함한다.The bonding portion comprises at least one of glass, polymer and oligomer.
상기 적층체 표면의 적어도 일부에 형성되며, 상기 적층체의 표면과는 다른 재질의 표면 개질 부재를 더 포함한다.It is formed on at least part of the surface of the laminate, and further comprises a surface modification member of a material different from the surface of the laminate.
상기 외부 전극은 상기 적층체의 최하층 및 최상층 시트의 적어도 어느 하나 상에 연장 형성되며, 상기 표면 개질 부재는 적어도 상기 외부 전극의 연장 영역과 상기 적층체 사이에 마련된다.The external electrode extends on at least one of the lowermost layer and the uppermost sheet of the laminate, and the surface modification member is provided between at least the extension region of the external electrode and the laminate.
상기 외부 전극은 결합부를 포함하여 상기 제 1 및 제 2 기능부 상에 형성되며, 상기 외부 전극은 상기 제 1 및 제 2 도전성 전극과 연결되도록 형성한다.The external electrode is formed on the first and second functional parts including a coupling part, and the external electrode is formed to be connected to the first and second conductive electrodes.
본 발명의 다른 양태에 따른 복합 소자는, 상기 본 발명의 일 양태에 따른 제조 방법에 의해 제조된다.The composite device which concerns on another aspect of this invention is manufactured by the manufacturing method which concerns on said one aspect of this invention.
본 발명의 또다른 양태에 따른 전자기기는, 사용자가 접촉 가능한 도전체와 내부 회로를 포함하고, 상기 도전체와 상기 내부 회로 사이에 본 발명의 다른 양태에 따른 복합 소자가 마련된다.An electronic device according to another aspect of the present invention includes a conductor and an internal circuit to which a user can contact, and a composite device according to another aspect of the present invention is provided between the conductor and the internal circuit.
본 발명의 실시 예들에 따른 복합 소자는 서로 다른 기능을 하는 둘 이상의 기능부가 적층되며, 둘 이상의 기능부가 결합부에 의해 결합될 수 있다. 이렇게 서로 다른 기능부를 결합부을 이용하여 결합함으로써 복합 소자의 수축률 차이에 의한 뒤틀림, 박리, 크랙 등을 방지할 수 있다.In the composite device according to the embodiments of the present invention, two or more functional units having different functions are stacked, and two or more functional units may be combined by a coupling unit. By combining the different functional units using the coupling unit as described above, it is possible to prevent distortion, peeling, cracking, etc. due to the shrinkage difference of the composite device.
또한, 둘 이상의 기능부가 각각의 공정으로 제조 및 소결된 후 결합부에 의해 결합되기 때문에 각 기능부를 이루는 물질의 상호 확산을 방지할 수 있고, 그에 따라 각 기능부의 기능 저하를 방지할 수 있다.In addition, since two or more functional units are manufactured and sintered in the respective processes and then joined by the coupling units, interdiffusion of the materials constituting each functional unit can be prevented, thereby preventing the functional deterioration of each functional unit.
도 1은 본 발명의 실시 예들에 따른 복합 소자의 사시도.
도 2는 본 발명의 제 1 실시 예에 따른 복합 소자의 단면도.
도 3은 본 발명의 제 1 실시 예에 따른 복합 소자의 적어도 일부 표면의 개략도.
도 4는 본 발명의 제 2 실시 예에 따른 복합 소자의 단면도.
도 5는 본 발명의 제 3 실시 예에 따른 복합 소자의 단면도.
도 6은 본 발명의 제 4 실시 예에 따른 복합 소자의 단면도.
도 7 및 도 8은 본 발명의 실시 예들에 따른 복합 소자의 배치 형태를 도시한 블럭도.1 is a perspective view of a composite device according to embodiments of the present invention.
2 is a cross-sectional view of a composite device according to a first embodiment of the present invention.
3 is a schematic view of at least a portion of the surface of a composite device according to a first embodiment of the present invention;
4 is a cross-sectional view of a composite device according to a second exemplary embodiment of the present invention.
5 is a cross-sectional view of a composite device according to a third embodiment of the present invention.
6 is a sectional view of a composite device according to a fourth embodiment of the present invention.
7 and 8 are block diagrams showing the arrangement of the composite device according to the embodiments of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information.
도 1은 본 발명의 실시 예들에 따른 복합 소자의 사시도이다. 또한, 도 2는 본 발명의 제 1 실시 예에 따른 복합 소자의 단면도로서 도 1의 A-A' 라인을 절취한 단면도이고, 도 3은 적어도 일부 표면의 개략도이다.1 is a perspective view of a composite device according to embodiments of the present invention. 2 is a cross-sectional view taken along line AA ′ of FIG. 1 as a cross-sectional view of a composite device according to a first exemplary embodiment of the present invention, and FIG. 3 is a schematic view of at least part of the surface thereof.
도 1 내지 도 3을 참조하면, 본 발명의 제 1 실시 예에 따른 복합 소자는 적층된 복수의 시트(100)를 포함하는 적층체(1000)와, 적층체(1000) 내에 마련되며 서로 다른 기능을 하는 적어도 둘 이상의 기능부를 포함할 수 있다. 즉, 저항, 노이즈 필터, 인덕터 및 캐패시터 등의 적어도 하나를 포함하는 제 1 기능부와, 과전압을 보호하기 위한 배리스터, 서프레서 등의 과전압 보호부를 포함하는 제 2 기능부를 포함할 수 있다. 다시 말하면, 본 발명의 복합 소자는 수동 소자로서 기능하는 적어도 하나의 제 1 기능부와, 과전압 보호 소자로서 기능하는 적어도 하나의 제 2 기능부를 포함할 수 있다. 예를 들어, 본 발명의 제 1 실시 예에 따른 복합 소자는 복수의 시트(100)를 포함하는 적층체(1000)와, 적층체(1000) 내에 마련된 적어도 하나의 캐패시터부(2000)와, 적어도 하나의 과전압 보호부(3000), 즉 배리스터를 포함할 수 있다. 또한, 캐패시터부(2000)와 과전압 보호부(3000) 사이에 마련되어 이들을 결합하는 결합부(4000)와, 적층체(1000) 외부의 서로 대향되는 두 측면에 마련된 외부 전극(5100, 5200; 5000)을 더 포함할 수 있고, 적층체(5000)의 적어도 일 표면에 형성된 표면 개질 부재(6000)를 더 포함할 수도 있다. 여기서, 서로 다른 기능을 하는 둘 이상의 기능층, 예를 들어 캐패시터부(2000)와 과전압 보호부(3000)는 각각 소결된 후 결합부(4000)에 의해 결합될 수 있다. 즉, 캐패시터부(2000)의 일면과 과전압 보호부(3000)의 일면이 결합부(4000)에 의해 결합될 수 있다. 또한, 캐패시터부(2000)는 소정의 유전율을 갖는 복수의 시트가 적층되고, 과전압 보호부(3000)는 배리스터부를 포함하여 배리스터 특성을 갖는 복수의 시트가 적층된다. 이하에서는 캐패시터부(2000)를 이루는 복수의 시트를 유전 시트(110; 101 내지 107)라 칭하고, 과전압 보호부(3000)를 이루는 복수의 시트를 방전 시트(120; 121 내지 127)라 칭하며, 유전 시트(110)와 방전 시트(120)를 포함한 전체 시트를 시트(100)라 칭한다. 또한, 캐패시터부(2000)의 도전층은 내부 전극(210 내지 270)이라 하고, 과전압 보호부(3000)의 도전층은 방전 전극(311, 312)이라 한다.1 to 3, a composite device according to a first embodiment of the present invention is provided with a
이러한 본 발명의 제 1 실시 예에 따른 복합 소자의 구성을 도 1 내지 도 3을 이용하여 상세히 설명하면 다음과 같다.The configuration of the composite device according to the first exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3 as follows.
1. One. 적층체Laminate
적층체(1000)는 복수의 시트(100), 즉 복수의 유전 시트(110; 101 내지 107)와 복수의 방전 시트(120; 121 내지 127)가 적층되어 형성된다. 즉, 내부 전극(200)이 형성된 복수의 유전 시트(110)가 적층된 제 1 적층체와 방전 전극(310)이 형성된 복수의 방전 시트(120)가 적층된 제 2 적층체가 결합부(4000)에 의해 결합되어 적층체(1000)가 이루어진다. 이러한 적층체(1000)는 일 방향(예를 들어 X 방향) 및 이와 직교하는 타 방향(예를 들어 Y 방향)으로 각각 소정이 길이를 갖고, 수직 방향(예를 들어 Z 방향)으로 소정의 높이를 갖는 대략 육면체 형상으로 마련될 수 있다. 이때, 외부 전극(5000)의 형성 방향을 X 방향이라 할 때, 이와 수평 방향으로 직교하는 방향을 Y 방향이라 하고 수직 방향을 Z 방향이라 할 수 있다. 여기서, X 방향의 길이는 Y 방향의 길이 및 Z 방향의 길이보다 길고, Y 방향의 길이는 Z 방향의 길이와 같거나 다를 수 있다. Y 방향과 Z 방향의 길이가 다를 경우 Y 방향의 길이는 Z 방향의 길이보다 짧거나 길 수 있다. 예를 들어, X, Y 및 Z 방향의 길이의 비는 2∼5:1:0.5∼1일 수 있다. 즉, Y 방향의 길이를 기준으로 X 방향의 길이가 Y 방향의 길이보다 2배 내지 5배 정도 길 수 있고, Z 방향의 길이는 Y 방향의 길이보다 0.5배 내지 1배일 수 있다. 그러나, 이러한 X, Y 및 Z 방향의 길이는 하나의 예로서 복합 소자가 연결되는 전자기기의 내부 구조, 복합 소자의 내부 구조 및 형상 등에 따라 다양하게 변형 가능하다. 또한, 적층체(1000) 내부에는 적어도 하나의 캐패시터부(2000)와 배리스터부 등의 적어도 하나의 과전압 보호부(3000)가 마련될 수 있다. 예를 들어, 캐패시터부(2000) 및 과전압 보호부(3000)가 시트들의 적층 방향, 즉 Z 방향으로 마련될 수 있다.The
또한, 복수의 시트, 즉 유전 시트(110)와 방전 시트(120)는 모두 동일 두께로 형성될 수 있고, 적어도 어느 하나가 다른 것들에 비해 두껍거나 얇게 형성될 수 있다. 예를 들어, 과전압 보호부(3000)의 방전 시트(120)는 캐패시터부(2000)의 유전 시트(110)와 다른 두께로 형성될 수 있는데, 방전 시트(120)가 유전 시트(110)보다 두껍게 형성될 수 있다. 즉, 방전 시트(120) 각각의 두께가 유전 시트(110) 각각의 두께보다 두꺼울 수 있다. 그러나, 방전 시트(120) 각각의 두께가 유전 시트(110) 각각의 두께보다 얇을 수도 있고, 동일할 수도 있다. 또한, 방전 시트(120) 중에서 적어도 하나가 다른 방전 시트(120)의 두께보다 두꺼울 수 있고, 유전 시트(110) 중에서 적어도 하나가 다른 유전 시트(110)보다 두꺼울 수도 있다. 이때, 다른 유전 시트(110)보다 두꺼운 유전 시트(110)는 두께가 얇은 방전 시트(120)보다 두꺼울 수도 있다. 즉, 시트(100)는 복수의 유전 시트(110) 및 복수의 방전 시트(120) 중에서 적어도 하나가 다른 시트들(100)과는 다른 두께로 형성될 수 있다. 한편, 복수의 시트(100), 즉 각각의 유전 시트(110)와 방전 시트(120)는 ESD 등의 과전압 인가 시 파괴되지 않는 두께, 예를 들어 5㎛∼300㎛의 두께로 형성될 수 있다. In addition, the plurality of sheets, that is, the
그리고, 캐패시터부(2000)와 과전압 보호부(3000)는 동일 두께를 가질 수도 있고, 다른 두께를 가질 수도 있다. 즉, 캐패시터부(2000)를 이루는 복수의 유전 시트(110)가 적층된 제 1 적층체와 과전압 보호부(3000)를 이루는 복수의 방전 시트(120)가 적층된 제 2 적층체는 동일 두께로 형성될 수 있고, 다른 두께로 형성될 수도 있다. 예를 들어, 과전압 보호부(3000)의 두께가 캐패시터부(2000)의 두께보다 같거나 두꺼울 수 있는데, 과전압 보호부(3000)가 캐패시터부(2000)보다 1배 내지 2배 두꺼울 수 있다. 즉, 캐패시터부(2000)의 두께를 100이라 할 때 과전압 보호부(3000)는 100 내지 200의 두께로 형성될 수 있다. 또한, 캐패시터부(2000)의 유전 시트(110)의 적층 수와 과전압 보호부(3000)의 방전 시트(120)의 적층 수는 서로 다를 수 있고 같을 수도 있다. 예를 들어, 방전 시트(120)의 적층 수가 유전 시트(110)의 적층 수보다 적을 수 있다. 구체적인 예로서, 방전 시트(120) 각각의 두께가 유전 시트(110) 각각의 두께보다 두껍고, 방전 시트(120)가 유전 시트(110)와 같거나 다른 수로 적층되어 방전 시트(120)가 적층된 제 2 적층체가 유전 시트(110)가 적층된 제 1 적층체의 두께보다 같거나 두꺼울 수 있다. 또한, 유전 시트(110) 각각의 두께가 방전 시트(120) 각각의 두께보다 두껍고, 유전 시트(110)가 방전 시트(120)와 같거나 다른 수로 적층되어 유전 시트(110)가 적층된 제 1 적층체가 방전 시트(120)가 적층된 제 2 적층체의 두께보다 같거나 두꺼울 수 있다. 그러나, 유전 시트(110) 각각의 두께와 방전 시트(120) 각각의 두께가 같고, 유전 시트(110)의 적층 수와 방전 시트(120)의 적층 수가 같거나 달라 제 1 적층체와 제 2 적층체의 두께가 같거나 다를 수 있다. 예를 들어, 캐패시터부(2000) 및 과전압 보호부(3000)는 각각 0.1㎜∼0.4㎜의 두께로 형성될 수 있다.In addition, the
한편, 적층체(1000)는 하부 표면 및 상부 표면에 각각 마련된 하부 커버층(미도시) 및 상부 커버층(미도시)을 더 포함할 수 있다. 즉, 적층체(1000)는 캐패시터부(2000)의 하부 및 과전압 보호부(3000)의 상부에 각각 마련된 하부 커버층(미도시) 및 상부 커버층(미도시)을 더 포함할 수 있다. 물론, 적층체(1000)의 최하측의 시트가 하부 커버층으로 기능하고 최상층의 시트가 상부 커버층으로 기능할 수도 있다. 즉, 캐패시터부(2000)의 최하측 유전 시트, 즉 제 1 유전 시트(101)가 하부 커버층으로 기능할 수 있고, 과전압 보호부(3000)의 최상측 방전 시트, 즉 제 7 방전 시트(207)가 상부 커버층으로 기능할 수 있다. 별도로 마련되는 하부 및 상부 커버층은 동일 두께로 형성될 수 있으며, 자성체 시트가 복수 적층되어 마련될 수 있다. 그러나, 하부 및 상부 커버층은 다른 두께로도 형성될 수 있고, 예를 들어 상부 커버층이 하부 커버층보다 두껍게 형성될 수 있다. 여기서, 자성체 시트로 이루어진 하부 및 상부 커버층의 최외곽, 즉 하부 및 상부 표면에 비자성 시트, 예를 들어 유리질의 시트가 더 형성될 수 있다. 또한, 하부 및 상부 커버층은 내부의 절연 시트들보다 두꺼울 수 있다. 따라서, 최하층 및 최상층의 절연 시트가 하부 및 상부 커버층으로 기능하는 경우 그 사이의 절연 시트들 각각보다 두껍게 형성될 수 있다. 한편, 적층체(1000) 표면의 적어도 일부에 표면 개질 부재가 형성되지 않고 하부 및 상부 커버층은 유리질 시트로 형성될 수도 있고, 적층체(1000)의 표면이 폴리머, 글래스 재질로 코팅될 수도 있다. 그러나, 적층체(1000)의 표면이 유리질 시트로 형성될 경우 유리질 시트가 수분을 흡수할 수 있고, 그에 따라 소자의 신뢰성을 저하시킬 수 있으므로 유리질 시트를 형성하지 않는 것이 바람직하다.Meanwhile, the laminate 1000 may further include a lower cover layer (not shown) and an upper cover layer (not shown) respectively provided on the lower surface and the upper surface. That is, the
2. 2. 캐패시터부Capacitor part
캐패시터부(2000)는 과전압 보호부(3000)의 하부 또는 상부에 마련될 수 있다. 이러한 캐패시터부(2000)는 적어도 둘 이상의 내부 전극(200)과, 이들 사이에 마련된 적어도 둘 이상의 유전 시트(110)를 포함할 수 있다. 예를 들어, 도 2에 도시된 바와 같이 캐패시터부(2000)는 제 1 내지 7 유전 시트(101 내지 107; 110)와, 제 1 내지 제 7 내부 전극(210 내지 270; 200)을 포함할 수 있다. 한편, 본 실시 예는 캐패시터부(2000)가 복수의 내부 전극(200)이 형성되고, 이를 위해 내부 전극(200)의 수보다 하나 많은 수로 유전 시트(110)가 형성되었지만, 캐패시터부(2000)는 내부 전극(200)이 둘 이상 형성되고 유전 시트(110)가 셋 이상 마련될 수 있다.The
유전 시트(101 내지 107; 110)는 유전체 물질로 형성될 수 있다. 유전체 물질로는 예를 들어 5 내지 20000 정도의 유전율을 갖는 고유전 물질을 이용할 수 있는데, MLCC, LTCC, HTCC 등을 이용할 수 있다. 여기서, MLCC 유전체 물질은 BaTiO3 및 NdTiO3의 적어도 어느 하나를 주성분으로 Bi2O3, SiO2, CuO, MgO, ZnO 중 적어도 하나 이상이 첨가되고, LTCC 유전체 물질은 Al2O3, SiO2, 글래스 물질을 포함할 수 있다. 또한, 유전 시트(110)는 MLCC, LTCC, HTCC 이외에 BaTiO3, NdTiO3, Bi2O3, BaCO3, TiO2, Nd2O3, SiO2, CuO, MgO, Zn0, Al2O3 중의 하나 이상을 포함하는 물질로 형성될 수 있다. 예를 들어, 유전 시트(110)는 BaTiO3, NdTiO3, Bi2O3, ZnO, TiO2, SiO2, Al2O3, B2O3를 포함할 수 있고, 이들 물질의 함량을 조절함으로써 유전율을 조절할 수 있다. 따라서, 유전 시트(110)는 재질에 따라 각각 소정의 유전율, 예를 들어 5∼20000, 바람직하게는 7∼4000, 더욱 바람직하게는 100∼3000의 유전율을 가질 수 있다. 예를 들어, 유전 시트(110)는 BaTiO3, NdTiO3, Bi2O3, ZnO, TiO2, SiO2, Al2O3, B2O3를 포함할 수 있는데, BaTiO3의 함량을 증가시켜 유전율을 높일 수 있고, NdTiO3 및 SiO2의 함량을 증가시켜 유전율을 낮출 수 있다. 한편, 유전 시트(110)는 유전체 물질과 예를 들어 배리스터 물질 등의 과전압 보호 물질이 혼합되어 형성될 수도 있다. 즉, 유전 시트(110)은 주로 유전체 물질로 이루어지고 일부 배리스터 물질이 포함될 수 있다. 과전압 보호 물질로는 이후 설명될 과전압 보호부(3000)를 구성하는 물질, 예를 들어 과전압 보호부(3000)의 방전 시트를 이루는 물질을 포함할 수 있다. 이러한 과전압 보호 물질은 배리스터 물질을 이용할 수 있는데, 배리스터 물질로는 ZnO, Bi2O3, Pr6O11, Co3O4, Mn3O4, CaCO3, Cr2O3, SiO2, Al2O3, Sb2O3, SiC, Y2O3, NiO, SnO2, CuO, TiO2, MgO, AgO의 적어도 어느 하나를 포함할 수 있다. 예를 들어 캐패시터부(2000)에 함유되는 배리스터 물질로는 ZnO일 수 있다. 이때, ZnO 입자의 크기는 평균 입도 분포(D50) 기준 1㎛ 이하일 수 있다. 한편, 캐패시터부(2000)에 함유되는 배리스터 물질의 양은 0.2wt%∼10wt%일 수 있다. 즉, 유전체 물질과 배리스터 물질의 혼합 물질 100wt%에 대하여 배리스터 물질이 0.2wt%∼10wt% 정도 함유되어 캐패시터부(2000)의 유전 시트(110)가 형성될 수 있다. 바람직하게는 캐패시터 물질과 배리스터 물질의 혼합물 100wt%에 대하여 배리스터 물질이 2wt%∼5wt% 함유될 수 있다. 이때, 과전압 보호 물질, 즉 배리스터 물질이 10wt%를 초과하여 함유될 경우 캐패시터부(2000)의 캐패시턴스를 저하시키거나 방전 전압의 적어도 일부가 캐패시터부(2000)를 통해 흐를 수 있다.The dielectric sheets 101-107; 110 may be formed of a dielectric material. As the dielectric material, for example, a high dielectric material having a dielectric constant of about 5 to 20,000 may be used, and MLCC, LTCC, HTCC, and the like may be used. The MLCC dielectric material may include at least one of Bi 2 O 3 , SiO 2 , CuO, MgO, and ZnO based on at least one of BaTiO 3 and NdTiO 3 , and the LTCC dielectric material may be Al 2 O 3 or SiO 2. It may include a glass material. In addition, the
복수의 내부 전극(210 내지 270; 200)은 도전성 물질로 형성될 수 있는데, 예를 들어 Ag, Au, Pt, Pd 중 어느 하나 이상의 성분을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 합금의 경우 예를 들어 Ag와 Pd 합금을 이용할 수 있다. 또한, 내부 전극(200)은 예를 들어 1㎛∼10㎛의 두께로 형성할 수 있다. 여기서, 내부 전극(200)은 X 방향으로 서로 대향되도록 형성된 외부 전극(5100, 5200; 5000)과 일측이 연결되고 타측이 이격되도록 형성된다. 즉, 제 1, 제 3 및 제 5 내부 전극(210, 230, 250)은 제 1, 제 3 및 제 5 유전 시트(101, 103, 105) 상에 각각 소정 면적으로 형성되며, 일측이 제 1 외부 전극(5100)과 연결되고 타측이 제 2 외부 전극(5200)과 이격되도록 형성된다. 또한, 제 2, 제 4 및 제 6 내부 전극(220, 240, 260)은 제 2, 제 4 및 제 6 유전 시트(102, 104, 106) 상에 소정 면적으로 형성되며 일측이 제 2 외부 전극(5200)과 연결되고 타측이 제 1 외부 전극(5100)과 이격되도록 형성된다. 즉, 내부 전극들(200)은 외부 전극(5000)의 어느 하나와 교대로 연결되며 유전 시트(110)를 사이에 두고 소정 영역 중첩되도록 형성된다. 이때, 내부 전극(200)은 유전 시트(110) 각각의 면적 대비 10% 내지 85%의 면적으로 각각 형성된다. 또한, 인접한 두 내부 전극들, 예를 들어 제 1 및 제 2 내부 전극(210, 220)은 이들 전극 각각의 면적 대비 10% 내지 85%의 면적으로 중첩되도록 형성된다. 한편, 내부 전극(200)은 예를 들어 정사각형, 직사각형, 소정의 패턴 형상, 소정 폭 및 간격을 갖는 스파이럴 형상 등 다양한 형상으로 형성될 수 있다. 이러한 캐패시터부(2000)는 내부 전극들(200) 사이에 캐패시턴스가 각각 형성되며, 캐패시턴스는 인접한 내부 전극들(200)의 중첩 면적, 유전 시트들(110)의 두께 등에 따라 조절될 수 있다. 이러한 캐패시터부(2000)는 예를 들어 20μF 이상의 캐패시턴스를 가질 수 있다.The plurality of
3. 과전압 3. Overvoltage 보호부Protection
과전압 보호부(3000)는 캐패시터부(2000) 상측에 마련될 수 있다. 이러한 과전압 보호부(3000)는 복수의 방전 시트(120)와, 적어도 둘 이상의 방전 전극(311, 312; 310)을 포함할 수 있다. 예를 들어, 과전압 보호부(3000)는 도 2에 도시된 바와 같이 제 1 내지 제 7 방전 시트(121 내지 127; 120)와, 제 2 내지 제 6 방전 시트(122 내지 126)를 사이에 두고 형성된 제 1 및 제 2 방전 전극(311, 312; 310)을 포함할 수 있다. 한편, 본 실시 예는 과전압 보호부(3000)는 7개의 방전 시트(110)와 두개의 방전 전극(310)이 마련되는 경우를 도시하고 설명하지만, 방전 시트(120)와 방전 전극(310)은 다양한 수로 마련될 수 있다. 한편, 과전압 보호부(3000)의 방전을 개시하는 항복 전압 또는 방전 개시 전압은 방전 시트(120)의 재질, 방전 전극(310) 사이의 거리 등에 따라 결정될 수 있다.The
방전 시트(121 내지 127; 120)는 배리스터 물질로 형성될 수 있다. 배리스터 물질은 ZnO, Bi2O3, Pr6O11, Co3O4, Mn3O4, CaCO3, Cr2O3, SiO2, Al2O3, Sb2O3, SiC, Y2O3, NiO, SnO2, CuO, TiO2, MgO, AgO 중 적어도 하나를 포함할 수 있다. 예를 들어, ZnO를 주성분으로 상기 물질의 적어도 하나가 혼합된 물질이 배리스터 물질로 이용될 수 있다. 물론, 배리스터 물질은 상기 물질 이외에 Pr계, Bi계, SiC계 물질을 이용할 수 있다. 또한, 방전 시트(120)는 배리스터 물질과 유전체 물질이 혼합된 물질로 형성될 수 있다. 즉, 방전 시트(120)은 배리스터 특성을 갖는 물질과 캐패시터부(2000) 형성 물질, 즉 유전 물질이 혼합되어 형성될 수 있는데, 방전 시트들(120)은 주로 배리스터 물질로 이루어지고 일부 캐패시터 물질이 포함될 수 있다. 배리스터 물질에 혼합되는 유전 물질로는 캐패시터부(2000)의 유전 시트(110)의 주요 물질을 포함할 수 있다. 즉, 유전율이 5 내지 20000 정도인 MLCC, LTCC, HTCC 등의 유전체가 배리스터 물질에 혼합될 수 있다. 예를 들어, BaTiO3, NdTiO3, Bi2O3, BaCO3, TiO2, Nd2O3, SiO2, CuO, MgO, Zn0, Al2O3 중의 하나 이상을 포함하는 물질이 배리스터 물질에 혼합될 수 있다. 예를 들어, 과전압 보호부(3000)에 함유되는 캐패시터 물질, 즉 유전 물질로는 BaTiO3 및 NdTiO3의 적어도 어느 하나일 수 있다. 한편, 과전압 보호부(3000)에 함유되는 캐패시터 물질, 즉 유전 물질의 양은 0.2wt%∼10wt%일 수 있다. 즉, 방전 시트 물질과 유전 시트 물질의 혼합 물질 100wt%에 대하여 유전 시트 물질이 0.2wt%∼10wt% 함유될 수 있다. 바람직하게는 방전 시트 물질과 유전 시트 물질의 혼합물 100wt%에 대하여 유전 시트 물질이 2wt%∼5wt% 함유될 수 있다. 이때, 캐패시터 물질, 즉 유전 시트 물질이 10wt%를 초과하여 함유될 경우 과전압 보호부(3000)의 특성을 저하시킬 수 있다. 즉, 항복 전압이 변화되거나 완전한 부도체가 되어 과전압을 방전시키지 못하여 과전압 보호부(3000)로서의 기능을 상실할 수 있다.The
제 1 및 제 2 방전 전극(311, 312; 310)은 도전성 물질로 형성될 수 있는데, 예를 들어 Ag, Au, Pt, Pd 중 어느 하나 이상의 성분을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 합금의 경우 예를 들어 Ag와 Pd 합금을 이용할 수 있다. 이때, 방전 전극(310)은 캐패시터부(2000)의 내부 전극들(220)과 동일 물질로 형성될 수 있다. 또한, 방전 전극(310)은 예를 들어 1㎛∼10㎛의 두께로 형성할 수 있다. 즉, 방전 전극(310)은 내부 전극들(200) 각각과 동일 두께로 형성될 수 있다. 그러나, 방전 전극(310)은 내부 전극들(200) 각각보다 얇거나 두껍게 형성될 수도 있다. 예를 들어, 방전 전극(310)은 내부 전극들(200) 각각보다 10% 내지 90%의 두께로 형성될 수 있다. 예를 들어, 방전 전극(310)은 1㎛∼5㎛의 두께로 형성되고, 각각의 내부 전극(200)은 2㎛∼10㎛의 두께로 형성될 수 있다. 한편, 방전 전극(310)은 외부 전극(5000)과 교대로 연결될 수 있다. 즉, 제 1 방전 전극(311)은 제 1 외부 전극(5100)과 연결되어 제 1 방전 시트(121) 상에 형성되고, 제 2 방전 전극(312)은 제 2 외부 전극(5200)과 연결되어 제 6 방전 시트(126) 상에 형성된다. 즉, 제 1 및 제 2 방전 전극(311, 312)은 외부 전극(5000)의 어느 하나와 교대로 연결되며 제 2 내지 제 6 방전 시트(122 내지 126)를 사이에 두고 소정 영역 중첩되도록 형성된다. 이때, 제 1 및 제 2 방전 전극(311, 312)은 방전 시트(120) 각각의 면적 대비 10% 내지 85%의 면적으로 각각 형성된다. 또한, 제 1 및 제 2 방전 전극(311, 312)은 이들 전극 각각의 면적 대비 10% 내지 85%의 면적으로 중첩되도록 형성된다. 한편, 방전 전극(310)의 길이는 내부 전극(200)의 길이와 같거나 작을 수 있고, 방전 전극(310)의 너비는 내부 전극(200)의 너비보다 같거나 작을 수 있다. 따라서, 방전 전극(310)은 내부 전극(200)보다 같거나 작은 면적으로 형성될 수 있다.The first and
한편, 과전압 보호부(3000)는 소정의 캐패시턴스를 갖는데, 캐패시터부(2000)의 캐패시턴스보다 작은 값을 갖는다. 즉, 캐패시터부(2000)의 캐패시턴스가 과전압 보호부(3000)의 캐패시턴스보다 크기 때문에 복합 소자의 전체 캐패시턴스를 증가시킬 수 있다. 이때, 캐패시터부(2000)의 캐패시턴스는 과전압 보호부(3000)의 캐패시턴스보다 1배 내지 500배 클 수 있다.On the other hand, the
그리고, 과전압 보호부(3000)의 항복 전압은 310V 이상일 수 있고, 캐패시터부(2000)의 절연 파괴 전압보다 낮을 수 있다. 즉, 과전압 보호부(3000)의 항복 전압은 310V 이상 캐패시터부(2000)의 절연 파괴 전압 이하일 수 있다. 항복 전압이 절연 파괴 전압보다 낮음으로써 캐패시터부(2000)가 절연 파괴되기 전에 과전압을 방전시킬 수 있다. 또한, 캐패시터부(2000)의 내부 전극(200) 사이의 간격은 과전압 보호부(3000)의 방전 전극(310) 사이의 간격보다 작을 수 있다. 또한, 과전압 보호부(3000)의 방전 전극(310)의 중첩 면적은 캐패시터부(2000)의 내부 전극(200)의 중첩 면적보다 작을 수 있다.In addition, the breakdown voltage of the
4. 4. 결합부Coupling
결합부(4000)은 적층체(1000) 내부의 캐패시터부(2000)와 과전압 보호부(3000) 사이에 마련될 수 있다. 여기서, 캐패시터부(2000) 및 과전압 보호부(3000)는 서로 다른 공정으로 제작된 후 결합부(4000)에 의해 결합될 수 있다. 이러한 결합부(4000)는 캐패시터부(2000)로 이루어진 제 1 적층체와 과전압 보호부(3000)로 이루어진 제 2 적층체를 접착하여 결합할 수 있는 물질을 포함할 수 있다. 이를 위해, 결합부(4000)은 접착력을 갖는 페이스트로 이루어질 수 있는데, 예를 들어 글래스 페이스트, 폴리머 페이스트, 올리고머 페이스트 등으로 이루어질 수 있다. 즉, 글래스가 포함된 페이스트, 폴리머가 포함된 페이스트 및 올리고머가 포함된 페이스트 등으로 이루어질 수 있다. 글래스 페이스트는 SiO2, BiO2, B2O3, BaO, Al2O3 중 적어도 하나를 포함할 수 있고, 폴리머 페이스트는 Si 수지 및 합성 수지를 포함할 수 있다. 또한, 올리고머 페이스트는 에폭시 수지를 포함할 수 있는데, 에폭시 수지로는 노볼락(novolac)계, 비스페놀(bisphenol)계, 아민(amine)계, 시클로알리파틱(cycloalipatic)계, 브롬계 에폭시 수지를 포함할 수 있다.The
이러한 결합부(4000)을 이용한 캐패시터부(2000)와 과전압 보호부(3000)의 결합 방법을 설명하면 다음과 같다. 복수의 유전 시트(110) 상에 내부 전극(200)을 각각 형성한 후 적층 및 소결하여 캐패시터부(2000)를 제작하고, 복수의 방전 시트(120) 상에 방전 전극(310)을 각각 형성한 후 적층 및 소결하여 과전압 보호부(3000)를 제작한다. 이어서, 캐패시터부(2000)의 일면 상에 결합부(4000)을 형성한 후 과전압 보호부(3000)를 결합하여 적층체(1000)를 제작한다. 이를 위해, 캐패시터부(2000)를 지그(jig)에 정렬한 후 캐패시터부(2000)의 일면에 접착성 페이스트를 도포하고, 그 상부에 과전압 보호부(3000)를 정렬 및 압착하여 결합할 수 있다. 이때, 캐패시터부(2000) 및 과전압 보호부(3000)는 시트(100)의 적층 방향으로 적층하여 적층체(1000)의 서로 대향되는 두 면에 내부 전극(200) 및 방전 전극(310)이 노출되도록 한다. 또한, 캐패시터부(2000)와 과전압 보호부(3000)가 결합된 후 소정의 온도에서 열처리할 수 있다. 예를 들어, 글래스 페이스트를 이용한 경우 캐패시터부(2000) 및 과전압 보호부(3000)의 소결 온도보다 낮은 온도에서 열처리할 수 있고, 폴리머 페이스트를 이용한 경우 10℃ 내지 300℃의 온도에서 열처리할 수 있다.The coupling method of the
결합부(4000)는 전자파 차폐 및 흡수 재료가 더 포함될 수 있다. 전자파 차폐 및 흡수 재료는 페라이트, 알루미나 등을 포함할 수 있으며, 결합부(4000) 내에 0.1중량% 내지 50중량% 함유될 수 있다. 즉, 결합부(4000) 재료 100중량%에 대하여 전자파 차폐 및 흡수 재료는 0.01중량% 내지 50중량% 함유될 수 있다. 전자파 차폐 및 흡수 재료가 0.01중량% 미만이면 전자파 차폐 및 흡수 특성이 낮으며, 50중량%를 초과할 경우 결합부(4000)를 이용한 접합 특성이 저하될 수 있다. 이렇게 결합부(4000) 내에 전자파 차폐 및 흡수 재료가 더 함유됨으로써 전자파를 차폐 또는 흡수할 수 있다. The
5. 외부 전극5. External electrode
외부 전극(5100, 5200; 5000)는 적층체(1000)의 서로 대향되는 두 측면에 마련될 수 있다. 예를 들어, 외부 전극(5000)은 X 방향, 즉 길이 방향으로 적층체(1000)의 대향되는 두 면에 각각 형성될 수 있다. 또한, 외부 전극(5000)은 적층체(1000) 내부에 형성된 내부 전극(200) 및 방전 전극(310)과 연결된다. 즉, 외부 전극(5000)은 서로 대향되는 두 측면, 예를 들어 제 1 및 제 2 측면에 각각 하나씩 형성될 수도 있고, 두개 이상씩 형성될 수도 있다. 이때, 외부 전극(5000)의 어느 하나는 전자기기 내부의 인쇄회로기판 등의 내부 회로와 접속될 수 있고, 다른 하나는 전자기기의 외부, 예를 들어 금속 케이스와 연결될 수 있다. 예를 들어, 제 1 외부 전극(5100)은 내부 회로에 접속될 수 있고, 제 2 외부 전극(5200)은 금속 케이스와 연결될 수 있다. 또한, 제 2 외부 전극(5200)은 도전성 부재, 예를 들어 컨택터 또는 도전성 가스켓을 통해 금속 케이스와 연결될 수 있다.The
이러한 외부 전극(5000)은 다양한 방법으로 형성될 수 있다. 즉, 외부 전극(5000)은 도전성 페이스트를 이용하여 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 다양한 방법으로 형성될 수도 있다. 한편, 외부 전극(5000)은 Y 방향 및 Z 방향의 면에 연장 형성될 수 있다. 즉, 외부 전극(5000)은 X 방향으로 대향되는 두 면으로부터 이와 인접한 네 면에 연장 형성될 수 있다. 예를 들어, 도전성 페이스트에 침지하는 경우 X 방향의 대향되는 두 측면 뿐만 아니라 Y 방향의 전면 및 후면, 그리고 Z 방향의 상면 및 하면에도 외부 전극(5000)이 형성될 수 있다. 이에 비해, 인쇄, 증착, 스퍼터링, 도금 등의 방법으로 형성할 경우 X 방향의 두면에 외부 전극(5000)이 형성될 수 있다. 즉, 외부 전극(5000)은 인쇄회로기판에 실장되는 일 측면 및 금속 케이스와 연결되는 타 측면 뿐만 아니라 형성 방법 또는 공정 조건에 따라 그 이외의 영역에도 형성될 수 있다. 이러한 외부 전극(5000)은 전기 전도성을 가지는 금속으로 형성될 수 있는데, 예를 들어 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상의 금속으로 형성될 수 있다. 이때, 내부 전극(200) 및 방전 전극(310)과 연결되는 외부 전극(5000)의 적어도 일부, 즉 적층체(1000)의 적어도 일 표면에 형성되어 내부 전극(200) 및 방전 전극(310)과 연결되는 외부 전극(5000)의 일부는 내부 전극(200) 및 방전 전극(310)과 동일 물질로 형성될 수 있다. 예를 들어, 내부 전극(200) 및 방전 전극(310)이 구리를 이용하여 형성되는 경우 외부 전극(5000)의 이들과 접촉되는 영역으로부터 적어도 일부는 구리를 이용하여 형성할 수 있다. 이때, 구리는 앞서 설명한 바와 같이 도전성 페이스트를 이용한 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 방법으로 형성할 수 있다. 바람직하게는 외부 전극(5000)은 도금으로 형성할 수 있다. 도금 공정으로 외부 전극(5000)을 형성하기 위해 적층체(1000)의 상하부면에 시드층을 형성한 후 시드층으로부터 도금층을 형성하여 외부 전극(5000)을 형성할 수 있다. 여기서, 외부 전극(5000)의 내부 전극(200) 및 방전 전극(310)과 연결되는 적어도 일부는 외부 전극(5000)이 형성되는 적층체(1000)의 측면 전체일 수 있고, 일부 영역일 수도 있다.The external electrode 5000 may be formed in various ways. That is, the external electrode 5000 may be formed by an immersion or printing method using a conductive paste, or may be formed by various methods such as deposition, sputtering, plating, and the like. On the other hand, the external electrode 5000 may be formed to extend on the surface in the Y direction and Z direction. That is, the external electrode 5000 may extend from two surfaces facing in the X direction to four adjacent surfaces. For example, when immersed in the conductive paste, the external electrode 5000 may be formed not only on two opposite sides of the X direction, but also on the front and rear surfaces of the Y direction, and the upper and lower surfaces of the Z direction. In contrast, when formed by printing, vapor deposition, sputtering, plating, or the like, the external electrode 5000 may be formed on two surfaces in the X direction. That is, the external electrode 5000 may be formed not only on one side mounted on the printed circuit board and the other side connected to the metal case, but also in other areas according to the formation method or process conditions. The external electrode 5000 may be formed of a metal having electrical conductivity. For example, the external electrode 5000 may be formed of one or more metals selected from the group consisting of gold, silver, platinum, copper, nickel, palladium, and alloys thereof. In this case, the
또한, 외부 전극(5000)은 적어도 하나의 도금층을 더 포함할 수 있다. 외부 전극(5000)은 Cu, Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 외부 전극(5000)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 물론, 도금층은 Cu 도금층 및 Sn 도금층이 적층될 수도 있으며, Cu 도금층, Ni 도금층 및 Sn 도금층이 적층될 수도 있다. 또한, 외부 전극(5000)은 예를 들어 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 적층체(1000)의 두면에 도포될 수 있다. 이렇게 외부 전극(5000)에 글래스 프릿이 포함됨으로써 외부 전극(5000)과 적층체(1000)의 밀착력을 향상시킬 수 있고, 적층체(1000) 내부의 전극들의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(5000)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(5000)이 형성될 수 있다. 예를 들어, 외부 전극(5000)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 물론, 외부 전극(5000)은 적어도 하나의 도금층만으로 형성될 수도 있다. 즉, 페이스트를 도포하지 않고 적어도 1회의 도금 공정을 이용하여 적어도 일층의 도금층을 형성하여 외부 전극(5000)을 형성할 수도 있다. 한편, 외부 전극(5000)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.In addition, the external electrode 5000 may further include at least one plating layer. The external electrode 5000 may be formed of a metal layer such as Cu or Ag, and at least one plating layer may be formed on the metal layer. For example, the external electrode 5000 may be formed by stacking a copper layer, a Ni plating layer, and a Sn or Sn / Ag plating layer. Of course, the plating layer may be laminated with a Cu plating layer and a Sn plating layer, the Cu plating layer, Ni plating layer and Sn plating layer may be laminated. In addition, the external electrode 5000 may be formed by mixing, for example, a multicomponent glass frit having 0.5% to 20% of Bi 2 O 3 or SiO 2 as a main component with a metal powder. In this case, the mixture of the glass frit and the metal powder may be prepared in a paste form and applied to two surfaces of the
6. 표면 개질 부재6. Surface modification member
표면 개질 부재(6000)는 적층체(1000) 표면의 적어도 일부에 형성될 수 있다. 즉, 표면 개질 부재(6000)는 적층체(1000)의 표면 전체에 형성될 수도 있고, 적층체(1000)의 외부 전극(5000)과 접촉되는 영역에만 형성될 수 있다. 다시 말하면, 표면 개질 부재(6000)가 적층체(1000) 표면의 일부에 형성되는 표면 개질 부재(6000)는 적층체(1000)와 외부 전극(5000) 사이에 형성될 수 있다. 이때, 표면 개질 부재(6000)는 외부 전극(5000)의 연장 영역에 접촉되어 형성될 수 있다. 즉, 적층체(1000)의 상부면 및 하부면으로 연장 형성된 외부 전극(5000)의 일 영역과 적층체(1000) 사이에 표면 개질 부재(6000)가 마련될 수 있다. 또한, 표면 개질 부재(6000)는 그 상부에 형성되는 외부 전극(5000)보다 같거나 다른 크기로 마련될 수 있다. 예를 들어, 적층체(1000)의 상부면 및 하부면으로 연장 형성된 외부 전극(5000)의 일부의 면적보다 50% 내지 150%의 면적으로 형성될 수 있다. 즉, 표면 개질 부재(6000)는 외부 전극(5000)의 연장 영역의 크기보다 작거나 큰 크기로 형성될 수도 있고, 같은 크기로 형성될 수도 있다. 물론, 표면 개질 부재(6000)는 적층체(1000)의 측면에 형성된 외부 전극(5000)과의 사이에도 형성될 수 있다. 이러한 표면 개질 부재(6000)는 유리(glass) 물질을 포함할 수 있다. 예를 들어, 표면 개질 부재(6000)는 소정 온도, 예를 들어 950℃ 이하에서 소성 가능한 무(無)붕규산 유리(non-borosilicate glass)(SiO2-CaO-ZnO-MgO계 유리)를 포함할 수 있다. 또한, 표면 개질 부재(6000)는 자성체 물질이 더 포함될 수 있다. 즉, 표면 개질 부재(6000)가 형성될 영역이 자성체 시트로 이루어져 있으면 표면 개질 부재(6000)와 자성체 시트의 결합을 용이하게 하기 위해 표면 개질 부재(6000) 내에 자성체 물질이 일부 포함될 수 있다. 이때, 자성체 물질은 예를 들어 NiZnCu계 자성체 분말을 포함하며, 유리 물질 100wt%에 대하여 자성체 물질이 예를 들어 1∼15wt% 포함될 수 있다. 한편, 표면 개질 부재(6000)는 적어도 일부가 적층체(1000)의 표면에 형성될 수 있다. 이때, 유리 물질은 도 3의 (a)에 도시된 바와 같이 적어도 일부가 적층체(1000) 표면에 고르게 분포될 수 있고, 도 3의 (b)에 도시된 바와 같이 적어도 일부가 서로 다른 크기로 불규칙적으로 분포될 수도 있다. 물론, 표면 개질 부재(6000)는 적층체(1000)의 표면에 연속적으로 형성되어 막 형태를 가질 수도 있다. 또한, 도 3의 (c)에 도시된 바와 같이 적층체(1000)의 적어도 일부 표면에는 오목부가 형성될 수도 있다. 즉, 유리 물질이 형성되어 볼록부가 형성되고 유리 물질이 형성되지 않은 영역의 적어도 일부가 패여 오목부가 형성될 수도 있다. 이때, 유리 물질은 적층체(1000) 표면으로부터 소정 깊이로 형성되어 적어도 일부가 적층체(1000) 표면보다 높게 형성될 수 있다. 즉, 표면 개질 부재(6000)는 적어도 일부가 적층체(1000)의 표면과 동일 평면을 이룰 수 있고, 적어도 일부가 적층체(1000)의 표면보다 높게 유지될 수 있다. 이렇게 외부 전극(5000) 형성 이전에 적층체(1000)의 일부 영역에 유리 물질을 분포시켜 표면 개질 부재(6000)를 형성함으로써 적층체(1000) 표면을 개질시킬 수 있고, 그에 따라 표면의 저항을 균일하게 할 수 있다. 따라서, 외부 전극의 형상을 제어할 수 있고, 그에 따라 외부 전극의 형성을 용이하게 할 수 있다. 한편, 표면 개질 부재(6000)를 적층체(1000) 표면의 소정 영역에 형성하기 위해 유리 물질을 포함하는 페이스트를 소정 시트의 소정 영역에 인쇄하거나 도포할 수 있다. 예를 들어, 제 1 유전 시트(111) 하면의 적어도 두 영역과 제 7 방전 시트(127) 상면의 적어도 두 영역에 유리 페이스트를 도포한 후 경화시켜 표면 개질 부재(6000)를 형성할 수 있다. 또한, 유리 페이스트는 적층형 소자의 사이즈로 절단하기 이전의 세라믹 그린 시트의 소정 영역에 도포될 수 있다. 즉, 세라믹 그린 시트의 복수의 영역에 유리질 페이스트를 도포한 후 유리질 페이스트가 형성된 부분을 포함하여 적층형 소자 단위의 절단선으로 그린 시트를 절단하고, 이를 노이즈 필터부 등이 형성된 시트와 적층하여 회로 보호 소자를 제작할 수 있다. 이때, 표면 개질 부재(6000)가 적층체(1000)의 가장자리에 형성되므로 유리질 페이스트가 도포된 영역을 중심으로 적층형 소자 단위로 절단될 수 있다. The
한편, 표면 개질 부재(6000)는 산화물을 이용하여 형성할 수도 있다. 즉, 표면 개질 부재(6000)는 유리질 물질 및 산화물의 적어도 하나를 이용하여 형성할 수 있고, 자성체 물질을 더 포함하여 형성할 수도 있다. 이때, 표면 개질 부재(6000)는 결정 상태 또는 비결정 상태의 산화물이 적층체(1000)의 표면에 분산되어 분포될 수 있고, 표면에 분포된 산화물은 적어도 일부가 용융될 수 있다. 이때, 산화물의 경우에도 도 3의 (a) 내지 도 3의 (c)에 도시된 바와 같이 형성될 수 있다. 또한, 표면 개질 부재(6000)가 산화물로 형성되는 경우에도 산화물이 서로 이격되어 섬 형태로 분포될 수 있고, 적어도 일 영역에는 막 형태로 형성될 수도 있다. 여기서, 입자 상태 또는 용융 상태의 산화물은 예를 들어 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나 이상을 이용할 수 있다.Meanwhile, the
상기한 바와 같이 본 발명의 제 1 실시 예에 따른 복합 소자는 서로 다른 기능을 하는 적어도 둘 이상의 기능부가 결합부(4000)에 의해 결합될 수 있다. 예를 들어, 캐패시터부(2000) 등의 수동 소자와 과전압 보호부(3000)가 각각 제작된 후 결합부(4000)에 의해 결합될 수 있다. 따라서, 하나의 적층체(1000) 내에 이종의 물질로 제작되는 둘 이상의 기능부가 마련될 수 있다. 또한, 복합 소자는 각각의 제조 공정으로 제조 및 소결된 후 결합되기 때문에 서로 다른 기능부의 물질이 상호 확산되지 않고, 그에 따라 각각의 기능부의 기능을 저하시키지 않는다.As described above, in the composite device according to the first exemplary embodiment, at least two or more functional units having different functions may be coupled by the
또한, 표면 전체에 유리질 층이 형성되지 않음으로써 소자의 두께를 줄일 수 있고, 그에 따라 사이즈가 축소되어 실장 면적 및 높이가 감소되는 전자기기에 대응하여 회로 보호 소자를 장착할 수 있다. 그리고, 표면 전체에 유리질층이 형성되지 않기 때문에 수분의 흡수를 억제할 수 있고, 그에 따라 소자의 신뢰성을 향상시킬 수 있다. 한편, 소자의 사이즈가 작아지면 외부 전극의 면적이 작아져 외부 전극과 적층체의 밀착력이 감소되고 그에 따라 PCB에 실장 시 부착 강도가 낮아질 수 있지만, 본 발명에 의하여 외부 전극과 적층체의 밀착력을 향상시켜 부착 강도를 증가시킬 수 있다. In addition, since the glass layer is not formed on the entire surface, the thickness of the device may be reduced, and thus, the circuit protection device may be mounted in response to an electronic device having a reduced size and a reduced mounting area and height. And since the glassy layer is not formed in the whole surface, absorption of moisture can be suppressed and the reliability of an element can be improved by it. On the other hand, if the size of the device is smaller, the area of the external electrode is smaller, the adhesion between the external electrode and the laminate is reduced, and thus the adhesion strength may be lowered when mounting on the PCB, but the adhesion between the external electrode and the laminate is improved according to the present invention. By improving the adhesion strength.
도 4는 본 발명의 제 2 실시 예에 따른 복합 소자의 개략 단면도이다.4 is a schematic cross-sectional view of a composite device according to a second exemplary embodiment of the present invention.
도 4를 참조하면, 본 발명의 제 2 실시 예에 따른 복합 소자는 복수의 시트(100)를 포함하는 적층체(1000)와, 적층체(1000) 내에 마련된 적어도 하나의 캐패시터부(2000)와, 적층체(1000) 내에 캐패시터부(2000)와 이격되어 마련된 제 1 과전압 보호부(3100)와, 적층체(1000) 내의 캐패시터부(2000) 사이에 마련된 제 2 과전압 보호부(3200)와, 적층체(1000) 내의 캐패시터부(2000)와 제 1 과전압 보호부(3100) 사이에 마련된 결합부(4000)와, 적층체(1000) 외부에 마련된 외부 전극(5000)을 포함할 수 있다. 즉, 본 발명의 제 2 실시 예에 따른 복합 소자는 적층체(1000) 내에 두개의 과전압 보호부(3000)가 마련되며, 제 1 과전압 보호부(3100)는 캐패시터부(2000) 상에 마련되고, 제 2 과전압 보호부(3200)는 캐패시터부(2000) 내에 마련될 수 있다. 즉, 캐패시터부(2000) 내에 서프레서가 마련될 수 있다. 여기서, 제 1 과전압 보호부(3100)는 제 1 실시 예의 과전압 보호부(3000)와 동일하고, 캐패시터부(2000)는 제 1 실시 예의 캐패시터부(2000)와 동일하므로 자세한 설명은 생략하기로 한다. 다만, 캐패시터부(2000)는 제 1 내지 제 4 내부 전극(210 내지 240)을 포함하고, 제 2 내부 전극(220)과 제 3 내부 전극(240) 사이에 제 2 과전압 보호부(3200)가 마련될 수 있다.Referring to FIG. 4, a composite device according to a second embodiment of the present invention may include a
제 2 과전압 보호부(3200)는 수직 방향으로 이격되어 형성된 적어도 두개의 방전 전극(313, 314)과, 방전 전극(313, 314) 사이에 마련된 적어도 하나의 과전압 보호 부재(320)을 포함할 수 있다. 예를 들어, 제 2 과전압 보호부(3200)는 제 3 및 제 4 유전 시트(113, 114) 상에 각각 형성된 제 3 및 제 4 방전 전극(313, 314)과, 제 4 시트(114)를 관통하여 형성된 과전압 보호 부재(320)를 포함할 수 있다. 여기서, 과전압 보호 부재(320)는 적어도 일부가 제 3 및 제 4 방전 전극(313, 314)과 연결되도록 형성될 수 있다. 제 3 및 제 4 방전 전극(313, 314)은 제 1 과전압 보호부(3100)의 제 1 및 제 2 방전 전극(311, 312)과 동일 두께 또는 다른 두께로 형성될 수 있고, 캐패시터부(2000)의 내부 전극들(200)과 동일 두께 또는 다른 두께로 형성될 수 있다. 예를 들어, 제 3 및 제 4 방전 전극(313, 314)은 1㎛∼10㎛의 두께로 형성될 수 있고, 제 1 및 제 2 방전 전극(311, 313)보다 두껍고 내부 전극(200)과 동일 두께로 형성될 수 있다. 제 3 방전 전극(313)은 제 2 외부 전극(5200)과 연결되어 제 3 시트(113) 상에 형성되며 말단부가 과전압 보호 부재(320)와 연결되도록 형성된다. 제 4 방전 전극(314)은 제 1 외부 전극(5100)과 연결되어 제 4 시트(114) 상에 형성되며 말단부가 과전압 보호 부재(320)와 연결되도록 형성된다. 즉, 제 3 및 제 4 방전 전극(313, 314)은 인접한 내부 전극(200)과 동일 외부 전극(5000)과 연결되도록 형성된다. 즉, 제 3 방전 전극(313)은 인접한 제 2 내부 전극(220)과 제 2 외부 전극(5200)에 연결되며, 제 4 방전 전극(314)은 인접한 제 3 내부 전극(230)과 제 1 외부 전극(5100)에 연결된다. 이렇게 제 3 및 제 4 방전 전극(313, 314)과 이와 인접한 내부 전극(200)이 동일 외부 전극(5000)과 연결됨으로써 유전 시트(110)가 열화, 즉 절연 파괴되는 경우에도 ESD 등의 과전압이 전자기기 내부로 인가되지 않는다. 즉, 제 3 및 제 4 방전 전극(313, 314)과 인접한 내부 전극(200)이 서로 다른 외부 전극(5000)과 연결된 경우 유전 시트(110)가 절연 파괴되면 일 외부 전극(5000)을 통해 인가되는 과전압이 방전 전극(313, 314)과 인접한 내부 전극(200)을 통해 타 외부 전극(5000)으로 흐르게 된다. 예를 들어, 제 3 방전 전극(313)이 제 1 외부 전극(5100)과 연결되고 이와 인접한 제 2 내부 전극(220)이 제 2 외부 전극(5200)과 연결된 경우 유전 시트(110)가 절연 파괴되면 제 3 방전 전극(313)과 제 2 내부 전극(220) 사이에 도전 경로가 형성되어 제 1 외부 전극(5100)을 통해 인가되는 ESD 전압이 제 3 방전 전극(313), 절연 파괴된 제 3 유전 시트(113) 및 제 2 내부 전극(220)으로 흐르게 되고, 그에 따라 제 2 외부 전극(5200)을 통해 내부 회로로 인가될 수 있다. 이러한 문제를 해결하기 위해서는 유전 시트(110)의 두께를 두껍게 형성할 수 있지만, 이 경우 소자의 사이즈가 커지는 문제가 있다. 그러나, 제 3 및 제 4 방전 전극(313, 314)과 이와 인접한 내부 전극(200)이 동일 외부 전극(5000)과 연결됨으로써 유전 시트(110)가 절연 파괴되는 경우에도 과전압이 전자기기 내부로 인가되지 않는다. 또한, 유전 시트(110)의 두께를 두껍게 형성하지 않고도 과전압이 인가되는 것을 방지할 수 있다.The second overvoltage protection part 3200 may include at least two
한편, 제 3 및 제 4 방전 전극(313, 314)의 과전압 보호 부재(320)와 접촉되는 영역은 과전압 보호 부재(320)과 동일 크기 또는 이보다 작게 형성될 수 있다. 또한, 제 3 및 제 4 방전 전극(313, 314)은 과전압 보호 부재(320)를 벗어나지 않고 완전히 중첩되어 형성될 수도 있다. 즉, 제 3 및 제 4 방전 전극(313, 314)의 가장자리는 과전압 보호 부재(320)의 가장자리와 수직 성분을 이룰 수 있다. 물론, 제 3 및 제 4 방전 전극(313, 314)은 과전압 보호 부재(320)의 일부에 중첩되도록 형성될 수도 있다. 예를 들어, 제 3 및 제 4 방전 전극(313, 314)는 과전압 보호 부재(320)의 수평 면적의 10% 내지 100% 중첩되도록 형성될 수 있다. 즉, 제 3 및 제 4 방전 전극(313, 314)은 과전압 보호 부재(320)를 벗어나게 형성되지 않는다. 한편, 제 3 및 제 4 방전 전극(313, 314)은 과전압 보호 부재(320)와 접촉되는 일 영역이 접촉되지 않은 영역보다 크게 형성될 수 있다.Meanwhile, the regions of the third and
과전압 보호 부재(320)는 제 4 유전 시트(114)의 소정 영역, 예를 들어 중심부에 형성되어 제 3 및 제 4 방전 전극(313, 314)과 연결될 수 있다. 이때, 과전압 보호 부재(320)는 제 3 및 제 4 방전 전극(313, 314)과 적어도 일부 중첩되도록 형성될 수 있다. 즉, 과전압 보호 부재(320)는 제 3 및 제 4 방전 전극(313, 314)과 수평 면적의 10% 내지 100% 중첩되도록 형성될 수 있다. 과전압 보호 부재(320)는 제 4 유전 시트(114)의 소정 영역, 예를 들어 중심부에 소정 크기의 관통홀을 형성하고 후막 인쇄 공정을 이용하여 관통홀을 매립하도록 형성될 수 있다. 물론, 과전압 보호 부재(320)는 관통홀을 매립하지 않고 관통홀만으로 이루어질 수도 있다. 즉, 과전압 보호 부재(320)는 공극(void) 또는 공극의 적어도 일부에 마련된 과전압 보호 물질을 포함할 수 있다. 한편, 과전압 보호 부재(320)는 예를 들어 100㎛∼500㎛의 직경과 10㎛∼50㎛의 두께로 형성될 수 있다. 이때, 과전압 보호 부재(320)의 두께가 얇을수록 방전 개시 전압이 낮아진다. 과전압 보호 부재(320)는 도전성 물질과 절연성 물질을 이용하여 형성할 수 있다. 예를 들어, 도전성 세라믹과 절연성 세라믹의 혼합 물질을 제 4 유전 시트(114) 상에 인쇄하여 과전압 보호 부재(320)를 형성할 수 있다. 한편, 과전압 보호 부재(320)는 적어도 하나의 유전 시트(110) 상에 형성될 수도 있다. 즉, 수직 방향으로 적층된 적어도 하나, 예를 들어 두개의 유전 시트(110)에 과전압 보호 부재(320)가 각각 형성되고, 그 유전 시트(110) 상에 서로 이격되도록 방전 전극(310)이 형성되어 과전압 보호 부재(320)와 연결될 수 있다. The
과전압 보호 부재(320)에 형성될 수 있는 과전압 보호 물질은 PVA(Polyvinyl Alcohol) 또는 PVB(Polyvinyl Butyral) 등의 유기물에 RuO2, Pt, Pd, Ag, Au, Ni, Cr, W 등에서 선택된 적어도 하나의 도전성 물질을 혼합한 물질로 형성할 수 있다. 또한, 과전압 보호 물질은 상기 혼합 물질에 ZnO 등의 바리스터 물질 또는 Al2O3 등의 절연성 세라믹 물질을 더 혼합하여 형성할 수도 있다. 물론, 과전압 보호 물질은 상기 물질 이외에 다양한 물질이 이용될 수 있다. 예를 들어, 과전압 보호 물질은 다공성의 절연 물질 및 공극(void)의 적어도 어느 하나를 이용할 수 있다. 즉, 다공성의 절연 물질이 관통홀에 매립 또는 도포될 수도 있고, 관통홀 내에 공극이 형성될 수도 있으며, 다공성의 절연 물질과 도전 물질의 혼합 물질이 관통홀에 매립 또는 도포될 수도 있다. 또한, 다공성의 절연 물질, 도전 물질 및 공극이 관통홀 내에서 층을 이루어 형성될 수도 있다. 예를 들어, 도전층 사이에 다공성의 절연층이 형성되며, 절연층 사이에 공극이 형성될 수도 있다. 이때, 공극은 절연층의 복수의 기공이 서로 연결되어 형성될 수도 있다. 여기서, 다공성의 절연 물질은 50∼50000 정도의 유전율을 갖는 강유전체 세라믹이 이용될 수 있다. 예를 들어, 절연성 세라믹은 MLCC 등의 유전체 재료 분말, ZrO, ZnO, BaTiO3, Nd2O5, BaCO3, TiO2, Nd, Bi, Zn, Al2O3 중의 하나 이상을 포함한 혼합물을 이용하여 형성할 수 있다. 이러한 다공성의 절연 물질은 1㎚∼5㎛ 정도 크기의 기공이 복수 형성되어 30%∼80%의 기공률로 형성된 다공성 구조로 형성될 수 있다. 이때, 기공 사이의 최단 거리는 1㎚∼5㎛ 정도일 수 있다. 또한, 과전압 보호 물질로 이용되는 도전 물질은 도전성 세라믹을 이용하여 형성할 수 있으며, 도전성 세라믹은 La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi 중의 하나 이상을 포함한 혼합물을 이용할 수 있다. The overvoltage protection material that may be formed on the
한편, 본 발명에 따른 복합 소자는 과전압 보호부(3000)의 방전 전극(310)이 다양한 형상으로 형성될 수 있다. 예를 들어, 도 5 및 도 6에 도시된 바와 같이 동일 평면 상에 형성되며 서로 다른 외부 전극(5000)과 연결된 제 1 및 제 2 방전 전극(311, 312)이 소정 간격 이격되어 형성되고 그 상측 또는 하측에 제 1 및 제 2 방전 전극(311, 312)와 일부 중첩되도록 제 5 방전 전극(315)이 형성될 수 있다. 이를 보다 상세하게 설명하면 다음과 같다. 도 5 및 도 6에 도시된 바와 같이 제 1 방전 전극(311)이 제 1 외부 전극(5100)과 연결되어 일 방전 시트(310), 예를 들어 도 5의 제 5 방전 시트(125) 상에 형성되고, 제 2 방전 전극(312)이 제 2 외부 전극(5200)과 연결되어 제 1 방전 전극(311)이 형성된 일 방전 시트(310), 즉 제 5 방전 시트(125) 상에 형성된다. 이때, 제 1 및 제 2 방전 전극(311, 312)은 소정 간격 이격되어 형성된다. 또한, 제 5 방전 전극(315)이 제 1 및 제 2 방전 전극(311, 312) 하측의 일 방전 시트(120), 예를 들어 제 2 방전 시트(122) 상에 형성되고, 일측 및 타측이 제 1 및 제 2 방전 전극(311, 312)와 소정 영역 중첩되도록 형성된다. 여기서, 제 1 및 제 2 방전 전극(311, 312) 사이의 거리는 제 1 및 제 5 방전 전극(311, 315)의 거리와 제 2 및 제 5 방전 전극(312, 315)의 거리의 합보다 크다. 즉, 제 1 및 제 2 방전 전극(311, 312) 사이의 거리를 A라 하고, 제 1 및 제 5 방전 전극(311, 315)의 거리를 B라 하며, 제 2 및 제 5 방전 전극(312, 315)의 거리를 C라 할 때 A>B+C의 관계를 가질 수 있다. 이러한 구조를 갖는 과전압 보호부(3000)는 예를 들어 외부로부터 인가되는 과전압이 제 1 방전 전극(311)을 통해 제 5 방전 전극(315)으로 전달되고 다시 제 2 방전 전극(312)으로 전달되어 내부 회로의 접지 단자로 바이패스될 수 있다.On the other hand, in the composite device according to the present invention, the
이러한 본 발명의 실시 예들에 따른 복합 소자는 스마트 폰 등의 휴대용 전자기기를 포함하는 전자기기 내에 마련될 수 있다. 예를 들어, 도 7에 도시된 바와 같이 전자기기의 내부 회로(예를 들어 PCB)(20)와 사용자가 접촉 가능한 도전체, 즉 금속 케이스(10) 사이에 캐패시터부와 과전압 보호부를 포함하는 복합 소자가 마련될 수 있다. 도 7에서 캐패시터부는 도면 부호 C로 표시하고, 과전압 보호부는 도면 부호 V로 표시하였다. 즉, 복합 소자는 외부 전극(5000)의 어느 하나가 금속 케이스(10)에 접촉되고 외부 전극(5000)의 다른 하나가 내부 회로(20)에 접촉될 수 있다. 이때, 접지 단자가 내부 회로(20)에 마련될 수 있다. 따라서, 외부 전극(5000)의 어느 하나가 금속 케이스(10)에 접촉되고 다른 하나가 접지 단자에 접속될 수 있다. 또한, 금속 케이스(10)와 복합 소자 사이에는 도 8에 도시된 바와 같이 금속 케이스(10)와 전기적으로 접촉되며 탄성력을 가지는 콘택부(30)가 마련될 수 있다. 즉, 전자기기의 금속 케이스(10)와 내부 회로(20) 사이에 콘택부(30)와 본 발명에 따른 복합 소자가 마련될 수 있다. 이때, 복합 소자는 외부 전극(5000)의 어느 하나가 콘택부(30)와 접촉되고 다른 하나가 내부 회로(20)를 통해 접지 단자와 접속될 수 있다. 콘택부(30)는 전자기기의 외부에서 외력이 가해질 때 그 충격을 완화할 수 있도록 탄성력을 가지며, 도전성의 물질을 포함하는 재료로 이루어질 수 있다. 이러한 콘택부(30)는 클립(clip) 형상일 수 있으며, 도전성 가스켓일 수도 있다. 또한, 콘택부(30)는 적어도 일 영역이 내부 회로(20), 예를 들어 PCB에 실장될 수 있다. 이렇게 복합 소자가 금속 케이스(10)와 내부 회로(20) 사이에 마련되어 내부 회로(20)로부터 유입되는 누설 전류를 차단할 수 있다. 또한, ESD 등의 과전압을 접지 단자로 바이패스시키고, 과전압에 의해 절연이 파괴되지 않아 누설 전류를 지속적으로 차단할 수 있다. 즉, 본 발명에 따른 복합 소자는 정격 전압 및 누설 전류에 의한 감전 전압에서는 외부 전극(5000) 사이에서 전류가 흐르지 못하고, ESD 등의 과전압에서는 과전압 보호부(3000)를 통해 전류가 흘러 과전압이 접지 단자로 바이패스될 수 있다. 한편, 복합 소자는 항복 전압 또는 방전 개시 전압이 정격 전압보다 높고 ESD 등의 과전압보다 낮을 수 있다. 예를 들어, 복합 소자는 정격 전압이 100V 내지 240V일 수 있고, 감전 전압은 회로의 동작 전압과 같거나 높을 수 있으며, 외부의 정전기 등에 의해 발생되는 과전압은 감전 전압보다 높을 수 있고, 항복 전압 또는 방전 개시 전압은 350V∼15kV일 수 있다. 또한, 캐패시터부(2000)에 의해 외부와 내부 회로(20) 사이에 통신 신호가 전달될 수 있다. 즉, 외부로부터의 통신 신호, 예를 들어 RF 신호는 캐패시터부(2000)에 의해 내부 회로(20)로 전달될 수 있고, 내부 회로(20)로부터의 통신 신호는 캐패시터부(2000)에 의해 외부로 전달될 수 있다. 따라서, 별도의 안테나가 마련되지 않고 금속 케이스(10)를 안테나로 이용하는 경우에도 캐패시터부(2000)를 이용하여 외부와의 통신 신호를 주고받을 수 있다. 결국, 본 발명에 따른 복합 소자는 내부 회로의 접지 단자로부터 유입되는 누설 전류를 차단하고, 외부로부터 인가되는 과전압을 접지 단자로 바이패스시키며, 외부와 전자기기 사이에 통신 신호를 전달할 수 있다.The composite device according to embodiments of the present invention may be provided in an electronic device including a portable electronic device such as a smart phone. For example, as shown in FIG. 7, a composite including a capacitor part and an overvoltage protection part between an internal circuit (for example, a PCB) 20 of an electronic device and a user contactable conductor, that is, a
또한, 본 발명의 일 실시 예에 따른 복합 소자는 금속 케이스(10)와 내부 회로(20) 사이에 마련되어 감전 방지 소자로 이용될 수 있으며, 내압 특성이 높은 절연 시트, 즉 유전 시트를 복수 적층하여 캐패시터부(2000)를 형성함으로써 불량 충전기에 의한 내부 회로에서 금속 케이스로의 예를 들어 310V의 감전 전압이 인가될 때 누설 전류가 흐르지 않도록 절연 저항 상태를 유지할 수 있고, 과전압 보호부 역시 금속 케이스에서 내부 회로로의 과전압 인가 시 과전압을 바이패스시켜 소자의 파손없이 높은 절연 저항 상태를 유지할 수 있다. 따라서, 과전압에 의해서도 절연 파괴되지 않고, 그에 따라 금속 케이스를 구비하는 전자기기 내에 마련되어 불량 충전기에서 발생된 누설 전류가 전자기기의 금속 케이스를 통해 사용자에게 전달되는 것을 지속적으로 방지할 수 있다.In addition, the composite device according to an embodiment of the present invention may be provided between the
한편, 본 발명의 실시 예들에 따른 복합 소자와 캐패시터 또는 과전압 보호 기능을 갖는 소자의 특성을 비교하면 다음과 같다. 이러한 특성 비교는 각각의 소자들이 전자기기의 금속 케이스와 내부 회로 사이에 마련되는 경우 누설 전류, 즉 감전 전압 또는 전류의 보호 특성과 ESD 등의 과전압 보호 특성, 그리고 통신 주파수의 간섭 특성을 판단한 것이다. On the other hand, when comparing the characteristics of the composite device and the capacitor or the device having an overvoltage protection function according to the embodiments of the present invention. These characteristics comparison is to determine the leakage current, that is, the protection characteristics of the electric shock voltage or current and the overvoltage protection characteristics such as ESD, and the interference characteristics of the communication frequency when each element is provided between the metal case of the electronic device and the internal circuit.
먼저, 캐패시터의 경우, 즉 본 발명의 제 1 실시 예에서 과전압 보호부 및 결합부가 존재하지 않고 캐패시터부만으로 이루어진 경우 누설 전류 차단 특성을 가지며 통신 주파수 간섭이 발생되지 않지만, 과전압 보호 특성이 없기 때문에 ESD 등의 과전압에 의해 소자가 손상될 수 있다. 또한, 과전압에 의해 소자가 손상된 이후에는 누설 전류 차단 기능이 상실된다.First, in the case of a capacitor, that is, in the first embodiment of the present invention, when the overvoltage protection unit and the coupling unit do not exist and consist only of the capacitor unit, the capacitor has a leakage current blocking characteristic and no communication frequency interference occurs. The element may be damaged by an overvoltage, for example. In addition, the leakage current blocking function is lost after the device is damaged by the overvoltage.
순간전압억제(TVS) 다이오드는 통신 주파수 간섭이 발생되지 않도록 하기 위해 20㎊ 이상의 캐패시턴스로 구현할 경우 소형 사이즈에서 320V의 방전 개시 전압의 구현이 불가능하여 누설 전류 차단 특성을 얻지 못한다. 그리고, 감전 보호를 위해 320V 이상의 방전 개시 전압을 구현하는 경우 소형 사이즈에서 20㎊ 이상의 캐패시턴스를 얻지 못한다. 즉, 순간전압억제 다이오드는 과전압 보호 특성을 가질 수 있지만, 감전 보호 특성을 위해서는 통신 주파수 간섭 문제가 발생되고, 통신 주파수 간섭을 피하기 위해서는 감전 보호 특성을 얻지 못하는 문제가 있다.In order to prevent communication frequency interference, TVS diodes cannot achieve discharge current blocking characteristics because the discharge start voltage of 320V cannot be realized in a small size when implemented with a capacitance of 20 kHz or more. In addition, when a discharge start voltage of 320V or more is implemented for electric shock protection, a capacitance of 20 mA or more is not obtained in a small size. That is, the instantaneous voltage suppression diode may have an overvoltage protection characteristic, but a communication frequency interference problem occurs for the electric shock protection characteristic, and there is a problem in that an electric shock protection characteristic is not obtained in order to avoid communication frequency interference.
배리스터의 경우, 즉 본 발명의 제 1 실시 예에서 캐패시터부 및 결합부가 존재하지 않고 과전압 보호부만 존재하는 경우 통신 주파수 간섭을 피하기 위해 20㎊ 이상의 캐패시턴스로 구현할 경우 소형 사이즈에서 320V의 방전 개시 전압의 구현이 불가능하여 누설 전류 차단 특성을 얻지 못한다. 그리고, 감전 보호를 위해 320V 이상의 항복 전압을 구현하는 경우 소형 사이즈에서 20㎊ 이상의 캐패시턴스를 얻지 못한다. 즉, 배리스터는 과전압 보호 특성을 얻을 수 있지만, 감전 보호 특성을 위해서는 통신 주파수 간섭 문제가 발생되고, 통신 주파수 간섭을 피하기 위해서는 감전 보호 특성을 얻지 못하는 문제가 있다In the case of the varistor, that is, in the first embodiment of the present invention, the capacitor portion and the coupling portion do not exist, and only the overvoltage protection portion is present, the discharge start voltage of 320 V at a small size when implemented with a capacitance of 20 kHz or more to avoid communication frequency interference. Implementable is impossible to achieve leakage current blocking characteristics. In addition, when a breakdown voltage of 320V or more is implemented for electric shock protection, a capacitance of 20 mA or more is not obtained in a small size. In other words, the varistor has an overvoltage protection characteristic, but there is a problem of communication frequency interference for electric shock protection characteristics, and a problem of failing to obtain electric shock protection characteristic to avoid communication frequency interference.
캐패시터와 과전압 보호부를 동시 소결한 소자의 경우, 즉 캐패시터부와 과전압 보호부를 적층 형성한 후 동시 소결한 경우 소자의 방전 개시 전압 이상의 ESD 전압, 예를 들어 2kV 이상의 과전압은 바이패스시키지만 방전 개시 전압 이하, 예를 들어 2kV 이하의 과전압을 바이패스시키지 못하는 문제가 있다. 즉, 동시 소결된 소자의 경우 과전압 보호 성능이 저하되는 문제가 있다.In the case of a device that simultaneously sinters the capacitor and the overvoltage protection part, that is, when the capacitor part and the overvoltage protection part are laminated and co-sintered, the ESD voltage above the discharge start voltage of the device, for example, overvoltage above 2 kV, is bypassed, but below the discharge start voltage. For example, there is a problem that the overvoltage of 2 kV or less cannot be bypassed. That is, in the case of co-sintered devices, there is a problem in that the overvoltage protection performance is lowered.
그러나, 본 발명의 실시 예들에 따른 복합 소자, 즉 캐패시터부와 과전압 보호부를 별도로 제작한 후 결합부를 이용하여 결합한 복합 소자는 과전압 보호부가 400V∼500V 정도의 낮은 방전 개시 전압을 얻을 수 있다. 따라서, 2kV 이하, 즉 400V 이상의 과전압을 바이패스시킬 수 있다. 또한, 낮은 방전 개시 전압에도 불구하고 통신 주파수 간섭이 발생되지 않는 20㎊ 이상, 바람직하게는 30㎊∼100㎊의 캐패시턴스를 갖는 소자를 구현할 수 있다.However, in the composite device according to the embodiments of the present invention, that is, the composite device manufactured by separately combining the capacitor unit and the overvoltage protection unit, and combined using the coupling unit, the overvoltage protection unit may obtain a low discharge start voltage of about 400V to 500V. Therefore, overvoltage of 2 kV or less, that is, 400 V or more can be bypassed. In addition, a device having a capacitance of 20 Hz or more, preferably 30 Hz to 100 Hz, in which communication frequency interference does not occur despite a low discharge start voltage can be implemented.
본 발명은 상기에서 서술된 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.The present invention is not limited to the above-described embodiments, but may be implemented in various forms. In other words, the above embodiments are provided to make the disclosure of the present invention complete and to fully inform those skilled in the art of the scope of the present invention, and the scope of the present invention should be understood by the claims of the present application. .
1000 : 적층체 2000 : 캐패시터부
3000 : 과전압 보호부 4000 : 결합부
5000 : 외부 전극 6000 : 표면 개질 부재1000: laminate 2000: capacitor portion
3000: overvoltage protection part 4000: coupling part
5000: external electrode 6000: surface modification member
Claims (16)
상부에 방전 전극이 형성되는 복수의 방전 시트를 적층 및 소결하여 과전압 보호부를 제조하는 과정;
상기 캐패시터부와 과전압 보호부 사이에 결합부를 마련하여 상기 캐패시터부와 과전압 보호부를 결합시켜 적층체를 형성하는 과정; 및
상기 적층체의 외부에 외부 전극을 형성하는 과정을 포함하고,
상기 적층체를 형성한 후 상기 외부 전극을 형성하기 이전에 열처리하는 과정을 더 포함하며,
상기 열처리는 상기 캐패시터부 및 과전압 보호부의 소결 온도보다 낮은 온도에서 실시하고,
상기 유전 시트는 유전체 물질과 배리스터 물질이 혼합된 혼합물로 형성하며,
상기 방전 시트는 배리스터 물질과 유전체 물질이 혼합된 혼합물로 형성하고,
상기 적층체는 상기 유전 시트의 적층 방향으로 상기 캐패시터부의 일면 상에 상기 결합부를 마련한 후 상기 결합부 상에 상기 방전 시트의 적층 방향으로 상기 과전압 보호부의 일면을 결합하여 형성하며,
상기 외부 전극은 상기 적층체의 적층 방향과 직교하는 방향의 상기 적층체의 서로 대향되는 두 면에 상기 내부 전극 및 방전 전극과 연결되도록 형성하는 복합 소자의 제조 방법.
Manufacturing a capacitor part by laminating and sintering a plurality of dielectric sheets having internal electrodes formed thereon;
Manufacturing an overvoltage protection unit by stacking and sintering a plurality of discharge sheets having discharge electrodes formed thereon;
Providing a coupling part between the capacitor part and the overvoltage protection part to form a laminate by coupling the capacitor part and the overvoltage protection part; And
Forming an external electrode on the outside of the laminate;
After forming the laminate further comprises the step of heat treatment before forming the external electrode,
The heat treatment is carried out at a temperature lower than the sintering temperature of the capacitor portion and the overvoltage protection portion,
The dielectric sheet is formed of a mixture of dielectric material and varistor material,
The discharge sheet is formed of a mixture of varistor material and dielectric material,
The laminate is formed by providing the coupling part on one surface of the capacitor part in the stacking direction of the dielectric sheet and then coupling one surface of the overvoltage protection part in the lamination direction of the discharge sheet on the coupling part.
And the external electrode is formed to be connected to the internal electrode and the discharge electrode on two opposite surfaces of the laminate in a direction orthogonal to the stacking direction of the laminate.
The method of manufacturing a composite device according to claim 1, wherein at least one of the discharge electrodes formed on the same discharge sheet is spaced apart from each other by a predetermined interval on the same discharge sheet.
The method of claim 1, wherein an interval between the discharge electrodes is greater than an interval between the internal electrodes.
The method of claim 1, wherein a thickness of the internal electrode is equal to or thicker than a thickness of the discharge electrode.
The method of claim 1, wherein an overlap area between the internal electrodes is greater than an overlap area between the discharge electrodes.
The method of claim 1, further comprising forming a second overvoltage protection unit between at least two internal electrodes of the capacitor unit.
The method of claim 9, wherein the second overvoltage protection unit includes at least two discharge electrodes and an overvoltage protection member provided between the discharge electrodes.
The method of claim 1, wherein the bonding portion comprises at least one of glass, a polymer, and an oligomer.
The method of manufacturing a composite device according to claim 1, further comprising forming a surface modification member of a material different from the surface of the laminate on at least a portion of the surface of the laminate.
The composite device manufactured by the manufacturing method of any one of Claims 1, 4-13.
상기 도전체와 상기 내부 회로 사이에 청구항 15 기재의 복합 소자가 마련된 전자기기.Includes conductors and internal circuitry accessible to the user,
The electronic device of Claim 15 with which the composite element of Claim 15 was provided between the said conductor and the said internal circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180065996A KR102053356B1 (en) | 2018-06-08 | 2018-06-08 | Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180065996A KR102053356B1 (en) | 2018-06-08 | 2018-06-08 | Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170046145 Division | 2017-04-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180078190A KR20180078190A (en) | 2018-07-09 |
KR102053356B1 true KR102053356B1 (en) | 2019-12-06 |
Family
ID=62919341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180065996A KR102053356B1 (en) | 2018-06-08 | 2018-06-08 | Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102053356B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200063452A (en) * | 2018-11-28 | 2020-06-05 | 주식회사 모다이노칩 | Laminated device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3838457B2 (en) * | 1997-05-30 | 2006-10-25 | Tdk株式会社 | Ceramic composite laminated parts |
JP4020886B2 (en) * | 2004-04-28 | 2007-12-12 | Tdk株式会社 | Composite electronic component and manufacturing method thereof |
JP2010146779A (en) * | 2008-12-17 | 2010-07-01 | Panasonic Corp | Overvoltage protection component |
JP4984011B2 (en) * | 2009-09-30 | 2012-07-25 | 株式会社村田製作所 | ESD protection device and manufacturing method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1165240A (en) * | 1980-07-09 | 1984-04-10 | The Procter & Gamble Company | Penetrating topical pharmaceutical compositions |
KR100638802B1 (en) | 2003-07-30 | 2006-10-25 | 주식회사 이노칩테크놀로지 | Laminated chip element with various capacitance |
KR101539857B1 (en) * | 2013-10-18 | 2015-07-27 | 삼성전기주식회사 | Composite electronic component and board for mounting the same |
KR101983153B1 (en) * | 2013-10-24 | 2019-05-28 | 삼성전기주식회사 | Composite electronic component |
KR102004783B1 (en) * | 2014-02-04 | 2019-07-29 | 삼성전기주식회사 | Composite electronic component and board for mounting the same |
KR20150135909A (en) * | 2014-05-26 | 2015-12-04 | 삼성전기주식회사 | Composite electronic component, manufacturing method thereof, board for mounting the same and packing unit thereof |
KR101585619B1 (en) * | 2014-11-20 | 2016-01-15 | 주식회사 아모텍 | Circuit protection device and mobile electronic device with the same |
KR101808794B1 (en) * | 2015-05-07 | 2018-01-18 | 주식회사 모다이노칩 | Laminated device |
-
2018
- 2018-06-08 KR KR1020180065996A patent/KR102053356B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3838457B2 (en) * | 1997-05-30 | 2006-10-25 | Tdk株式会社 | Ceramic composite laminated parts |
JP4020886B2 (en) * | 2004-04-28 | 2007-12-12 | Tdk株式会社 | Composite electronic component and manufacturing method thereof |
JP2010146779A (en) * | 2008-12-17 | 2010-07-01 | Panasonic Corp | Overvoltage protection component |
JP4984011B2 (en) * | 2009-09-30 | 2012-07-25 | 株式会社村田製作所 | ESD protection device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20180078190A (en) | 2018-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102084737B1 (en) | Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same | |
KR101760877B1 (en) | Complex component and electronic device having the same | |
KR101808797B1 (en) | Laminated device and electronic device having the same | |
WO2005088654A1 (en) | Static electricity countermeasure component | |
KR101825695B1 (en) | Circuit protection device | |
KR20140059860A (en) | Electrostatic surger suppressor | |
KR20180088611A (en) | Circuit protection device | |
KR101900881B1 (en) | Laminate type device | |
KR101949442B1 (en) | Complex component and electronic device having the same | |
KR102053356B1 (en) | Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same | |
KR101789243B1 (en) | Complex protection device and electronic device having the same | |
KR101934084B1 (en) | Complex component and electronic device having the same | |
KR102053355B1 (en) | Laminated component and electronic device having the same | |
KR102335084B1 (en) | Complex component and electronic device having the same | |
KR101853229B1 (en) | Complex electronic component | |
KR100691156B1 (en) | Laminated dielectric filter | |
WO2018124535A1 (en) | Complex device and electronic device having same | |
KR102522082B1 (en) | Laminated device | |
WO2018124492A1 (en) | Complex device and electronic device having same | |
KR101842211B1 (en) | Contactor for preventing electric shock and electronic device having the same | |
KR20170135235A (en) | Complex electronic component | |
KR20200117843A (en) | Complex component and electronic device having the same | |
KR20170142969A (en) | Complex electronic component | |
KR20170062213A (en) | Circuit protection device and mobile electronic device with the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
AMND | Amendment | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E90F | Notification of reason for final refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
E801 | Decision on dismissal of amendment | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |