KR20180088611A - Circuit protection device - Google Patents

Circuit protection device Download PDF

Info

Publication number
KR20180088611A
KR20180088611A KR1020180086076A KR20180086076A KR20180088611A KR 20180088611 A KR20180088611 A KR 20180088611A KR 1020180086076 A KR1020180086076 A KR 1020180086076A KR 20180086076 A KR20180086076 A KR 20180086076A KR 20180088611 A KR20180088611 A KR 20180088611A
Authority
KR
South Korea
Prior art keywords
sheet
noise filter
sheets
circuit protection
laminate
Prior art date
Application number
KR1020180086076A
Other languages
Korean (ko)
Other versions
KR102216555B1 (en
Inventor
이명호
이정훈
Original Assignee
주식회사 모다이노칩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 모다이노칩 filed Critical 주식회사 모다이노칩
Publication of KR20180088611A publication Critical patent/KR20180088611A/en
Application granted granted Critical
Publication of KR102216555B1 publication Critical patent/KR102216555B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

The present invention provides a circuit protection device which includes a lower cover layer and an upper cover layer provided in a vertical direction; a plurality of sheets provided between the lower cover layer and the upper cover layer; and three or more noise filter units which are formed in the vertical direction and include coil patterns formed in a spiral shape on the plurality of sheets, respectively, wherein at least two of the coil patterns are vertically connected to form one noise filter unit. Accordingly, the present invention can remove a common mode noise and improve the reliability of the device.

Description

회로 보호 소자{Circuit protection device}Circuit protection device < RTI ID = 0.0 >

본 발명은 회로 보호 소자에 관한 것으로, 특히 공통 모드 노이즈를 제거하는 회로 보호 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit protection element, and more particularly to a circuit protection element for eliminating common mode noise.

기존의 차동 시그널링(differential signaling)은 두 라인을 이용하여 신호를 전송하는데, 이에 비해 대역폭을 증가시키면서 동일 속도로 신호를 전송할 수 있는 세 라인을 이용한 차동 시그널링(differential signaling)이 최근 제안되었다. 세 라인을 이용한 차동 시그널링은 스마트폰의 카메라, LCD 등의 디스플레이 등에 적용할 수 있다. 기존의 두 라인을 이용한 차동 시그널링을 디-파이(D-PHY)라 하고 세 라인을 이용한 차동 시그널링을 시-파이(C-PHY)라고 한다. 따라서, 시-파이는 디-파이에 비해 신호 전송 라인의 수를 줄일 수 있다. 예를 들어, 스마트폰의 LCD에 4K 영상을 구현하기 위해 기존의 디-파이로는 20개의 전송 라인이 필요한데, 시-파이를 이용하면 전송 라인을 9개로 줄일 수 있다.Conventional differential signaling transmits signals using two lines. Differential signaling using three lines capable of increasing the bandwidth and transmitting signals at the same speed has recently been proposed. Differential signaling using three lines can be applied to the display of cameras and LCDs of smart phones. Differential signaling using two existing lines is referred to as D-PHY and differential signaling using three lines is referred to as C-PHY. Therefore, Si-P may reduce the number of signal transmission lines compared to D-Fi. For example, in order to realize 4K image on LCD of smartphone, existing DIPRO requires 20 transmission lines. By using Si-Fi, transmission lines can be reduced to 9.

기존의 차동 시그널링은 두개의 전송 라인이 짝을 이루어 하나의 신호를 전송하는데, 이상적인 경우에는 신호의 위상(phase)이 서로 다른 차동 신호만 존재해야 한다. 그런데, 신호원인 반도체 칩셋의 상태나 신호 전송 라인의 몸체인 PCB, 그리고 커넥터 등의 상태에 따라 완벽한 두 신호 사이의 위상차(out of phase)를 유지하기 어렵다. 위상차의 유지는 시스템이 복잡해지고, 전송 라인이 길어질수록 더 어렵기 때문에 특히 스마트폰에서는 상호간의 신호 위상이 같은 공통 모드 성분이 발생하고, 이 신호는 노이즈로 작용하여 주변 회로들에 영향을 미치게 된다. 특히, 노이즈에 민감한 무선 통신 감도에 영향을 미치며, 민감한 순서로는 GPS, 800㎒ 2G/3G 무선통신, 1.8㎓ 대역, 와이파이(wifi) 대역 등이다. 이러한 공통 모드 노이즈 성분을 제거하여 통신 품질을 개선하기 위하여 공통 모드 노이즈 필터가 사용되고 있으며, 데이터 전송량이 많은 멀티미디어 전송 라인이 마련되는 LCD, 카메라, USB, 외부 디스플레이 등에 장착될 수 있다.In the conventional differential signaling, two transmission lines are paired to transmit one signal. In an ideal case, only differential signals having different phases of the signals must exist. However, it is difficult to maintain an out of phase between two complete signals depending on the state of the semiconductor chip set as the signal source, the PCB as the body of the signal transmission line, and the state of the connector. Since maintaining the phase difference is complicated as the system becomes complicated and the transmission line becomes longer, it is more difficult for a smartphone to generate a common mode component having the same signal phase among each other, and this signal acts as noise and affects peripheral circuits . Especially, it affects noise sensitive wireless communication sensitivity, and in the sensitive order, GPS, 800MHz 2G / 3G wireless communication, 1.8GHz band, WiFi band and so on. In order to improve the communication quality by removing the common mode noise component, a common mode noise filter is used. The common mode noise filter can be mounted on an LCD, a camera, a USB, an external display, or the like.

상기한 바와 같이 고품질 영상, 음성 서비스에 대한 요구가 증가함에 따라 새로운 시-파이 방식이 제안되었으며, 기존의 두 라인이 하나의 짝을 이루는 것에서 세 라인이 하나의 짝을 이루어 신호를 전송하게 되면서 신호 전송이 더욱 복잡하게 된다. 따라서, 발생되는 노이즈를 제거할 수 있는 필터도 기존의 필터는 적용이 불가능하게 되었다. 즉, 라인 수 변경에 따라 부품의 패키지 자체가 달라져야 하므로 외형상 기존 필터 적용이 불가능하며, 필터의 내부 회로 역시 변경이 되어야 제대로 된 신호를 통과시켜 주면서 노이즈를 제거할 수 있다.As described above, as the demand for high-quality video and voice service has increased, a new time-phi method has been proposed. In the conventional two-line paired devices, three lines transmit signals in one pair, Transmission becomes more complicated. Therefore, it is impossible to apply a filter that can remove generated noise to a conventional filter. In other words, since the package itself must be changed according to the change of the number of lines, it is impossible to apply the existing filter to the external shape. Also, if the internal circuit of the filter is changed, the noise can be removed while passing a proper signal.

한편, 일반적인 회로 보호 소자는 노이즈 필터가 구현된 적층체의 전체 표면에 유리질 시트를 형성한다. 즉, 복수의 시트가 적층되어 적층체가 구현되는데, 적층체의 최하층 및 최상층이 유리질 시트로 이루어진다. 그런데, 적층체의 표면 전체에 유리질 시트가 형성되면 유리질 시트가 수분을 흡수하여 소자의 신뢰성을 저하시킬 수 있다. 또한, 유리질 시트가 더 형성됨으로써 회로 보호 소자의 두께가 증가하게 된다.On the other hand, a general circuit protection element forms a glassy sheet on the entire surface of the laminate on which the noise filter is implemented. That is, a plurality of sheets are stacked to form a laminate, wherein the lowermost layer and the uppermost layer of the laminate consist of a glassy sheet. However, when a vitreous sheet is formed on the entire surface of the laminate, the vitreous sheet absorbs moisture, which may lower the reliability of the device. Further, since the glassy sheet is further formed, the thickness of the circuit protection element is increased.

한국등록특허 제10-0876206호Korean Patent No. 10-0876206

본 발명은 공통 모드의 노이즈를 제거하는 회로 보호 소자를 제공한다.The present invention provides a circuit protection device for eliminating common mode noise.

본 발명은 세 라인에서 동시에 발생하는 공통 모드 노이즈와 두 라인 사이에서 발생하는 공통 모드 노이즈를 제거하는 회로 보호 소자를 제공한다.The present invention provides a circuit protection element that eliminates common mode noise that occurs simultaneously in three lines and common mode noise that occurs between the two lines.

본 발명은 상부 및 하부 표면에 유리질 시트가 형성되지 않아 두께를 줄일 수 있는 회로 보호 소자를 제공한다.The present invention provides a circuit protection device capable of reducing the thickness without forming a glassy sheet on upper and lower surfaces.

본 발명의 일 양태에 따른 회로 보호 소자는 수직 방향으로 마련된 하부 커버층 및 상부 커버층; 상기 하부 커버층과 상부 커버층 사이에 마련된 복수의 시트; 상기 복수의 시트 상에 스파이럴 형태로 각각 형성된 코일 패턴을 포함하고, 적어도 두개의 코일 패턴이 상하 연결되어 하나의 노이즈 필터부를 구성하며, 서로 수직 방향으로 형성된 적어도 셋 이상의 노이즈 필터부를 포함한다.According to an aspect of the present invention, there is provided a circuit protection device comprising: a lower cover layer and an upper cover layer provided in a vertical direction; A plurality of sheets provided between the lower cover layer and the upper cover layer; And at least three or more noise filter units each including a coil pattern formed in a spiral shape on the plurality of sheets, at least two coil patterns being vertically connected to constitute one noise filter unit and formed in mutually perpendicular directions.

하부 커버층, 복수의 시트 및 상부 커버층이 적층된 적층체의 외부에 마련되며, 상기 셋 이상의 노이즈 필터부와 각각 연결된 복수의 외부 전극을 포함한다.A plurality of external electrodes connected to the at least three noise filter portions, and a plurality of external electrodes connected to the at least one noise filter portion.

상기 셋 이상의 노이즈 필터부와 각각 연결된 외부 전극은 노이즈 필터부의 수에 대응되는 수의 신호 라인에 각각 연결된다.The external electrodes connected to the three or more noise filter units are respectively connected to the number of signal lines corresponding to the number of the noise filter units.

상기 세개의 신호 라인 각각의 공통 모드 노이즈와 두 신호 라인 사이의 공통 모드 노이즈를 제거한다.Eliminates the common mode noise of each of the three signal lines and the common mode noise between the two signal lines.

수직 방향으로 적층된 제 1 내지 제 6 시트와, 상기 제 1 내지 제 6 시트 상에 각각 스파이럴 형태로 형성된 제 1 내지 제 6 코일 패턴을 포함하고, 제 1 및 제 4 코일 패턴이 연결되고, 제 2 내지 제 5 코일 패턴이 연결되며, 제 3 및 제 6 코일 패턴이 연결된다.First to sixth sheets stacked in a vertical direction, first to sixth coil patterns formed in a spiral shape on the first to sixth sheets, respectively, the first and fourth coil patterns being connected to each other, Second to fifth coil patterns are connected, and the third and sixth coil patterns are connected.

수직 방향으로 적층된 제 1 내지 제 6 시트와, 상기 제 1 내지 제 6 시트 상에 각각 형성된 제 1 내지 제 6 코일 패턴을 포함하고, 제 3 및 제 4 코일 패턴이 연결되고, 제 2 내지 제 5 코일 패턴이 연결되며, 제 1 및 제 6 코일 패턴이 연결된다.The first to sixth sheets stacked in the vertical direction and the first to sixth coil patterns formed on the first to sixth sheets respectively and the third and fourth coil patterns are connected, 5 coil patterns are connected, and the first and sixth coil patterns are connected.

적어도 하나의 노이즈 필터부는 코일 패턴의 회전 수가 다르다.At least one noise filter section has a different number of revolutions of the coil pattern.

적어도 하나의 노이즈 필터부는 코일 패턴의 중심에 형성된 자심을 더 포함한다.The at least one noise filter section further includes a magnetic core formed at the center of the coil pattern.

상기 적층체 내에 마련된 적어도 하나의 캐패시터를 더 포함한다.And at least one capacitor provided in the laminate.

적층체 내에 마련된 적어도 하나의 과전압 보호부를 더 포함한다.And at least one overvoltage protector provided in the laminate.

상기 노이즈 필터부가 형성된 시트는 비자성체 시트이고, 상기 과전압 보호부가 형성된 시트는 자성체 시트이다.The sheet on which the noise filter section is formed is a non-magnetic substance sheet, and the sheet on which the overvoltage protection section is formed is a magnetic substance sheet.

상기 적층체 표면의 적어도 일부에 형성되며, 상기 적층체의 표면과는 다른 재질의 표면 개질 부재를 더 포함한다.And a surface modification member formed on at least a part of the surface of the laminate and made of a material different from the surface of the laminate.

본 발명의 다른 양태에 따른 회로 보호 소자는 상부 및 하부 커버층과, 상기 상부 및 하부 커버층 사이에 복수의 시트가 적층된 적층체; 상기 상부 및 하부 커버층 사이에 마련된 셋 이상의 노이즈 필터부와 적어도 하나의 과전압 보호부; 및 상기 적층체 표면의 적어도 일부에 형성되며, 상기 적층체의 표면과는 다른 재질의 표면 개질 부재를 포함하고, 상기 셋 이상의 노이즈 필터부는 상기 적층체 내의 상기 상부 커버층과 상기 과전압 보호부 사이에 서로 이격되어 마련되며, 각각 복수의 코일 패턴을 구비하고, 상기 과전압 보호부는 상기 적층체 내의 상기 노이즈 필터부와 상기 하부 커버층 사이에 마련되며, 상기 노이즈 필터부는 비자성체 시트에 형성되고, 상기 과전압 보호부는 자성체 시트에 형성되며, 상기 표면 개질 부재는 산화물이 분산되어 형성된다.According to another aspect of the present invention, there is provided a circuit protection device comprising: an upper and a lower cover layer; a laminate including a plurality of sheets stacked between the upper and lower cover layers; At least one over-voltage protecting portion, at least three noise filter portions provided between the upper and lower cover layers; And a surface modification member formed on at least a part of a surface of the laminate and different from a surface of the laminate, wherein the three or more noise filter portions are provided between the upper cover layer and the overvoltage protection portion in the laminate The overvoltage protection portion is provided between the noise filter portion and the lower cover layer in the laminate body, the noise filter portion is formed on the non-magnetic body sheet, and the overvoltage The protective portion is formed on the magnetic substance sheet, and the surface modification member is formed by dispersing the oxide.

본 발명은 복수의 시트가 적층된 적층체 내에 복수의 코일 패턴이 형성되고 적어도 둘 이상의 코일 패턴이 서로 연결되어 하나의 노이즈 필터부를 형성하며, 이러한 노이즈 필터부가 적층체 내에 적어도 셋 이상 구현된다. 즉, 본 발명은 적층체 내에 셋 이상의 노이즈 필터부가 마련된다. 또한, 복수의 노이즈 필터부는 적층체 외부에 형성된 복수의 외부 전극과 연결되어 세개의 신호 라인에 마련된다. 따라서, 세 신호 라인에서 동시에 발생하는 공통 모드 노이즈와 두 신호 라인 사이에서 발생하는 공통 모드 노이즈를 제거할 수 있고, 그에 따라 시-파이(C-PHY)에 적용 가능하다.The present invention is characterized in that a plurality of coil patterns are formed in a laminate in which a plurality of sheets are laminated and at least two coil patterns are connected to each other to form one noise filter portion, and at least three such noise filter portions are formed in the laminate. That is, in the present invention, three or more noise filter portions are provided in the laminate. Further, the plurality of noise filter portions are connected to a plurality of external electrodes formed on the outside of the laminate to be provided in three signal lines. Therefore, common mode noise occurring simultaneously in three signal lines and common mode noise occurring between the two signal lines can be eliminated, and thus applicable to C-PHY.

또한, 표면 전체에 유리질 층이 형성되지 않음으로써 소자의 두께를 줄일 수 있고, 그에 따라 사이즈가 축소되어 실장 면적 및 높이가 감소되는 전자기기에 대응하여 회로 보호 소자를 장착할 수 있다. 그리고, 표면 전체에 유리질층이 형성되지 않기 때문에 수분의 흡수를 억제할 수 있고, 그에 따라 소자의 신뢰성을 향상시킬 수 있다.Further, since the glassy layer is not formed on the entire surface, the thickness of the device can be reduced, and the circuit protection device can be mounted corresponding to the electronic device whose size is reduced and the mounting area and height are reduced. Since the glassy layer is not formed on the entire surface, absorption of moisture can be suppressed, and reliability of the device can be improved.

한편, 소자의 사이즈가 작아지면 외부 전극의 면적이 작아져 외부 전극과 적층체의 밀착력이 감소되고 그에 따라 PCB에 실장 시 부착 강도가 낮아질 수 있지만, 본 발명에 의하여 외부 전극과 적층체의 밀착력을 향상시켜 부착 강도를 증가시킬 수 있다. On the other hand, as the size of the device decreases, the area of the external electrode becomes smaller to reduce the adhesion between the external electrode and the laminate, thereby lowering the adhesion strength when mounted on the PCB. So that the bonding strength can be increased.

도 1 내지 도 4는 이상적인 신호와 딜레이에 따른 신호의 파형도.
도 5 내지 도 10은 본 발명의 제 1 실시 예에 따른 회로 보호 소자를 설명하기 위한 도면들.
도 11 내지 도 13은 본 발명의 제 2 실시 예에 따른 회로 보호 소자를 설명하기 위한 도면들.
도 14 및 도 15는 본 발명의 제 3 실시 예에 따른 회로 보호 소자를 설명하기 위한 도면들.
도 16 내지 도 20은 본 발명의 제 4 실시 예에 따른 회로 보호 소자를 설명하기 위한 도면들.
도 21 및 도 22은 본 발명의 실시 예들에 따른 회로 보호 소자의 회로도 및 공통 모드 노이즈의 파형도.
Figs. 1 to 4 are waveform diagrams of signals according to ideal signals and delays. Fig.
5 to 10 are views for explaining a circuit protection device according to a first embodiment of the present invention.
11 to 13 are views for explaining a circuit protection device according to a second embodiment of the present invention.
14 and 15 are views for explaining a circuit protection device according to a third embodiment of the present invention.
16 to 20 are views for explaining a circuit protection device according to a fourth embodiment of the present invention.
21 and 22 are a circuit diagram of a circuit protection device according to embodiments of the present invention and waveforms of common mode noise.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely. In the drawings, the thickness is enlarged to clearly illustrate the various layers and regions, and the same reference numerals denote the same elements in the drawings.

공통 모드 노이즈는 각 신호들의 전압 레벨에 이상이 있거나, 딜레이(delay)가 발생하거나, PCB의 특성 임피던스에 차이가 있을 경우 등에 의해 발생하게 되고 다양한 원인만큼이나 발생하는 경우의 수도 상당히 많다. 그러나, 세개의 신호 라인 중 하나의 신호 라인에서 딜레이가 발생했을 때를 시뮬레이션하여 도 2 내지 도 4에 예시하였다. 또한, 딜레이가 발생되지 않는 이상적인 경우를 도 1에 나타내었다.Common-mode noise is caused by abnormal voltage level of each signal, delay, difference in characteristic impedance of PCB, etc., and there are a lot of cases when it occurs as various causes. However, a case where a delay occurs in one signal line among three signal lines is simulated and illustrated in FIG. 2 to FIG. An ideal case in which no delay occurs is shown in Fig.

도 1은 딜레이가 발생되지 않는 이상적인 경우의 신호 파형으로서, 도 1의 (a)는 세 개의 신호 파형을 예시한 파형도이고, 도 1의 (b)는 공통 모드 노이즈의 신호 파형이다. 도 1에 도시된 바와 같이 제 1 내지 제 3 신호(11, 12, 13)에 딜레이가 발생되지 않아 이상적인 경우 공통 모드 노이즈가 발생되지 않음을 알 수 있다.Fig. 1 shows a signal waveform in an ideal case where no delay is generated. Fig. 1 (a) is a waveform diagram illustrating three signal waveforms, and Fig. 1 (b) is a signal waveform of common mode noise. As shown in FIG. 1, no delay occurs in the first to third signals 11, 12, and 13, so that it is understood that common mode noise is not generated in an ideal case.

도 2의 (a)는 제 1 신호(11)에 딜레이가 발생된 경우의 신호 파형이고, 도 2의 (b)는 제 1 신호(11)의 딜레이에 의한 공통 모드 노이즈의 신호 파형이다. 도 2의 (b)에서 B로 표기된 것은 제 1 신호(11)와 제 2 신호(12) 사이에서 발생된 공통 모드 노이즈이고, C로 표기된 것은 제 2 신호(12)와 제 3 신호(13) 사이에서 발생된 공통 모드 노이즈이다.2 (a) shows a signal waveform when a delay is generated in the first signal 11, and FIG. 2 (b) shows a signal waveform of common mode noise due to a delay of the first signal 11. 2B is a common mode noise generated between the first signal 11 and the second signal 12 and the signal denoted by C is the second signal 12 and the third signal 13, Is a common-mode noise generated between the input-output terminals.

도 3의 (a)는 제 2 신호(12)에 딜레이가 발생된 경우의 신호 파형이고, 도 3의 (b)는 제 2 신호(12)의 딜레이에 의한 공통 모드 노이즈의 신호 파형이다. 도 3의 (b)에서 A로 표기된 것은 제 1 및 제 2 신호(11, 12) 사이에서 발생된 공통 모드 노이즈이고, C로 표기된 것은 제 2 및 제 3 신호(12, 13) 사이에서 발생된 공통 모드 노이즈이다.3 (a) shows a signal waveform when a delay is generated in the second signal 12, and FIG. 3 (b) shows a signal waveform of common mode noise due to a delay of the second signal 12. FIG. In FIG. 3 (b), A is the common mode noise generated between the first and second signals 11 and 12, and what is denoted by C is the noise generated between the second and third signals 12 and 13 Common-mode noise.

도 4의 (a)는 제 3 신호(13)에 딜레이가 발생된 경우의 신호 파형이고, 도 4의 (b)는 제 3 신호(13)의 딜레이에 의한 공통 모드 노이즈의 신호 파형이다. 도 4의 (b)에서 A로 표기된 것은 제 3 신호(13)와 제 1 신호(11) 사이에서 발생된 공통 모드 노이즈이고, B로 표기된 것은 제 2 신호(12)와 제 3 신호(13) 사이에서 발생된 공통 모드 노이즈이다.4A is a signal waveform when a delay is generated in the third signal 13 and FIG. 4B is a signal waveform of a common mode noise due to the delay of the third signal 13. FIG. In FIG. 4 (b), A is a common mode noise generated between the third signal 13 and the first signal 11, and what is denoted by B is the second signal 12 and the third signal 13, Is a common-mode noise generated between the input-output terminals.

상기한 바와 같이 하나의 신호에 딜레이가 발생하면 두 신호 라인 사이에 공통 모드 노이즈가 발생하며, 만약 두 신호 라인에 동시에 딜레이가 발생한다거나 세 신호 라인에 동시에 딜레이가 발생하면서 각각 시간 차이가 있는 경우에는 세 신호 라인에도 동시에 공통 모드 노이즈가 발생하게 된다.As described above, when a delay occurs in one signal, a common mode noise occurs between the two signal lines. If there is a delay in both signal lines or a delay occurs in three signal lines simultaneously, Common mode noise is simultaneously generated in all three signal lines.

이러한 공통 모드 노이즈 성분을 제거하려면 두 신호 라인만을 대책할 수 있는 기존의 필터로는 어려우며, 여러 개의 소자를 이용하면 가능하겠지만 비용은 크게 늘어나는 반면에 실장 면적이 증가하는 등 좋은 효과를 얻기는 어렵다. 한편, 고속 신호 라인의 경우 인덕터의 직류 저항(RDC)의 크기 관리도 중요하다. 그러나, 여러 개의 소자를 연결할 경우 그 값이 크게 높아지거나, 직류 저항이 낮은 소자를 선택해야 하지만 찾기도 어렵고 직류 저항이 낮은 소자의 경우 노이즈 제거 효과도 좋지 않은 경우가 대부분이다.To eliminate this common-mode noise component, it is difficult to use a conventional filter that can cope with only two signal lines. Although it is possible to use a plurality of elements, cost increases greatly, but it is difficult to obtain a good effect such as an increase in a mounting area. On the other hand, in the case of high-speed signal lines, it is also important to manage the size of the inductor's direct current resistance (RDC). However, when a plurality of elements are connected to each other, the value thereof is greatly increased, or a device having a low DC resistance is selected. However, most of the devices having a low DC resistance have a poor noise removal effect.

따라서, 여러 필요 사항들을 만족할 수 있는 노이즈 제거 부품이 필요하게 되며, 이러한 요구 조건을 만족할 수 있는 본 발명의 실시 예들에 따른 회로 소자를 설명하면 다음과 같다.Accordingly, there is a need for a noise canceling part that can satisfy various requirements. A circuit element according to embodiments of the present invention, which can satisfy such a requirement, will be described as follows.

도 5는 본 발명의 제 1 실시 예에 따른 회로 보호 소자의 사시도이고, 도 6은 투시 평면도이며, 도 7는 분해 사시도이다. 또한, 도 8 및 도 9는 제 1 실시 예 및 그 변형 예에 따른 A-A' 라인을 따라 절취한 상태의 단면도이다. 그리고, 도 10은 적어도 일부 표면의 개략도이다.FIG. 5 is a perspective view of a circuit protection device according to a first embodiment of the present invention, FIG. 6 is a perspective plan view, and FIG. 7 is an exploded perspective view. 8 and 9 are sectional views taken along the line A-A 'according to the first embodiment and its modified example. And Figure 10 is a schematic view of at least some surfaces.

도 5 내지 도 10을 참조하면, 본 발명의 일 실시 예에 따른 회로 보호 소자는 복수의 시트(101 내지 108; 100)가 적층된 적층체(1000)와, 적층체(1000) 내에 형성된 복수의 코일 패턴(210 내지 260; 200)을 포함하는 적어도 셋 이상의 노이즈 필터부(2100, 2200, 2300; 2000)와, 적층체(1000)의 외부에 마련되어 노이즈 필터부(2000)와 연결되는 외부 전극(3100, 3200; 3000)을 포함할 수 있다. 또한, 적층체(1000)와 외부 전극(3000) 사이의 적어도 일부에 마련된 표면 개질 부재(4000)를 더 포함할 수 있다. 여기서, 노이즈 필터부(2000)는 세개 마련되며, 시트(100)의 적층 방향으로 소정 간격 이격되어 마련될 수 있다. 즉, 본 발명의 일 실시 예에 따른 회로 보호 소자는 적층체(1000) 내에 적어도 셋 이상의 노이즈 필터부(2000)가 마련되고, 노이즈 필터부(2000)는 외부 전극(3000)과 연결되어 외부 전극(3000)을 통해 신호 라인과 연결될 수 있다.5 to 10, a circuit protection device according to an embodiment of the present invention includes a laminate 1000 in which a plurality of sheets 101 to 108 and 100 are laminated, At least three or more noise filter portions 2100, 2200 and 2300 including 2000 coil patterns 210 to 260 and an external electrode 220 provided outside the layered structure 1000 and connected to the noise filter portion 2000 3100, 3200, 3000). Further, it may further include a surface modification member 4000 provided at least a part between the layered body 1000 and the external electrode 3000. Here, three noise filter units 2000 may be provided and may be spaced apart from each other by a predetermined distance in the stacking direction of the sheets 100. That is, in the circuit protection device according to an embodiment of the present invention, at least three or more noise filter units 2000 are provided in the stacked body 1000, the noise filter unit 2000 is connected to the external electrodes 3000, Lt; RTI ID = 0.0 > (3000). ≪ / RTI >

1. 적층체1. Laminate

적층체(1000)는 대략 육면체 형상으로 마련될 수 있다. 즉, 적층체(1000)는 수평 방향으로 서로 직교하는 일 방향(예를 들어 X 방향) 및 타 방향(예를 들어 Y 방향)으로 각각 소정의 길이 및 폭을 갖고, 수직 방향(예를 들어 Z 방향)으로 소정의 높이를 갖는 대략 육면체 형상으로 마련될 수 있다. 여기서, X 방향으로의 길이는 Y 방향으로의 폭과 같거나 다를 수 있고, Y 방향으로의 폭은 Z 방향으로의 높이와 같거나 다를 수 있다. 예를 들어, 길이 및 폭이 같거나 다르고, 길이에 대하여 높이가 다를 수 있는데, 길이, 폭 및 높이의 비는 1∼5:1: 0.2∼2 일 수 있다. 즉, 폭을 기준으로 길이가 폭보다 1배 내지 5배 정도 클 수 있고, 높이는 폭보다 0.2배 내지 2배일 수 있다. 그러나, 이러한 X, Y 및 Z 방향의 크기는 하나의 예로서 적층형 소자가 연결되는 전자기기의 내부 구조, 적층형 소자의 형상 등에 따라 다양하게 변형 가능하다.The stacked body 1000 may be provided in a substantially hexahedral shape. That is, the stacked body 1000 has a predetermined length and width in one direction (for example, X direction) and another direction (for example, Y direction) orthogonal to each other in the horizontal direction, Direction) and a substantially hexahedron shape having a predetermined height. Here, the length in the X direction may be equal to or different from the width in the Y direction, and the width in the Y direction may be equal to or different from the height in the Z direction. For example, the length and width may be the same or different, and the height may vary from length to length. The ratio of length, width, and height may be 1: 5: 1: 0.2 : 2. That is, the length may be about 1 to 5 times as wide as the width, and the height may be about 0.2 to 2 times the width. However, the size in the X, Y, and Z directions can be variously changed according to, for example, the internal structure of the electronic device to which the stacked device is connected, the shape of the stacked device, and the like.

적층체(1000)는 복수의 시트(101 내지 108; 100)가 적층되어 형성될 수 있다. 즉, 적층체(1000)는 X 방향으로 소정의 길이를 갖고 Y 방향으로 소정의 폭을 가지며, Z 방향으로 소정의 두께를 갖는 복수의 시트(100)를 적층하여 형성될 수 있다. 따라서, 시트(100)의 길이 및 폭에 의해 적층체(1000)의 길이 및 폭이 결정되고, 시트(100)의 적층 수에 의해 적층체(1000)의 높이가 결정될 수 있다. 한편, 복수의 시트(100)는 자성체 시트 또는 비자성체 시트일 수 있다. 즉, 복수의 시트(100)가 모두 자성체 시트이거나 비자성체 시트일 수 있다. 그러나, 복수의 시트(100)는 적어도 일부가 자성체 시트일 수 있고, 나머지가 비자성체 시트일 수 있다. 예를 들어, 노이즈 필터부(2000)가 구현된 시트, 즉 제 1 내지 제 6 시트(101 내지 106)는 비자성체 시트일 수 있고, 그 하부 및 상부에 마련된 제 7 및 제 8 시트(107, 108)는 자성체 시트일 수 있다. 한편, 자성체 시트는 예를 들어 NiZnCu 또는 NiZn계 자성체 세라믹을 이용하여 형성할 수 있다. 예를 들어, NiZnCu계 자성체 시트는 Fe2O3, ZnO, NiO, CuO가 혼합되어 형성될 수 있는데, Fe2O3, ZnO, NiO 및 CuO가 예를 들어 5:2:2:1의 비율로 혼합될 수 있다. 또한, 비자성체 시트는 예를 들어 저온 동시 소결 세라믹(Low Temperature Co-fired Ceramic; LTCC)을 이용하여 제작될 수 있다. LTCC 물질은 Al2O3, SiO2, 유리 물질을 포함할 수 있다.The stacked body 1000 may be formed by stacking a plurality of sheets 101 to 108 (100). That is, the stacked body 1000 may be formed by stacking a plurality of sheets 100 having a predetermined length in the X direction, a predetermined width in the Y direction, and a predetermined thickness in the Z direction. Therefore, the length and width of the laminate 1000 can be determined by the length and width of the sheet 100, and the height of the laminate 1000 can be determined by the number of laminations of the sheet 100. [ On the other hand, the plurality of sheets 100 may be a magnetic sheet or a non-magnetic sheet. That is, the plurality of sheets 100 may all be magnetic sheet or non-magnetic sheet. However, the plurality of sheets 100 may at least partially be a magnetic sheet, and the remainder may be a non-magnetic sheet. For example, the sheets on which the noise filter unit 2000 is implemented, that is, the first to sixth sheets 101 to 106 may be nonmagnetic sheets, and the seventh and eighth sheets 107, 108 may be a magnetic sheet. On the other hand, the magnetic sheet can be formed using, for example, NiZnCu or NiZn magnetic ceramic. For example, NiZnCu based magnetic material sheet is Fe 2 O 3, ZnO, NiO , there CuO may be formed of a mixture of, Fe 2 O 3, ZnO, NiO and CuO is for example 5: 1 ratio: 2: 2 ≪ / RTI > Further, the non-magnetic sheet can be manufactured using, for example, a low temperature co-fired ceramic (LTCC). The LTCC material may comprise Al 2 O 3 , SiO 2 , a glass material.

복수의 시트(100)는 소정 두께를 갖는 사각형의 판 형상으로 마련될 수 있다. 예를 들어, 길이 및 폭이 동일한 정사각형의 판 형상으로 마련될 수 있고, 길이 및 폭이 다른 직사각형의 판 형상으로 마련될 수 있다. 또한, 복수의 시트(100)는 모두 동일 두께로 형성될 수 있고, 적어도 어느 하나가 다른 것들에 비해 두껍거나 얇게 형성될 수 있다. 한편, 복수의 시트(100)는 예를 들어 1㎛∼4000㎛의 두께로 형성될 수 있고, 3000㎛ 이하의 두께로 형성될 수 있다. 즉, 적층체(1000)의 두께에 따라 시트(100) 각각의 두께가 1㎛∼4000㎛일 수 있고, 예를 들어 1㎛∼300㎛일 수 있다. 그런데, 적층형 소자의 사이즈에 따라 시트(100)의 두께 및 적층 수 등이 조절될 수 있다. 즉, 두께가 얇거나 사이즈가 작은 적층형 소자에 적용되는 경우 시트(100)는 얇은 두께로 형성될 수 있고, 두께가 두껍거나 사이즈가 큰 적층형 소자에 적용되는 경우 시트(100)는 두꺼운 두께로 형성될 수 있다. 또한, 시트들(100)이 동일한 수로 적층되는 경우 적층형 소자의 사이즈가 작아 높이가 낮을수록 두께가 얇아지고 적층형 소자의 사이즈가 커질수록 두께가 두꺼울 수 있다. 물론, 얇은 시트가 큰 사이즈의 적층형 소자에도 적용될 수 있는데, 이 경우 시트의 적층 수가 증가하게 된다.The plurality of sheets 100 may be provided in a rectangular plate shape having a predetermined thickness. For example, they may be provided in the form of a square having the same length and width, and may be provided in the shape of a rectangular plate having a different length and width. In addition, the plurality of sheets 100 may all be formed to have the same thickness, and at least one of them may be formed thicker or thinner than the others. On the other hand, the plurality of sheets 100 may be formed to have a thickness of, for example, 1 m to 4000 m and 3000 m or less. That is, the thickness of each of the sheets 100 may be 1 탆 to 4000 탆 according to the thickness of the laminate 1000, and may be, for example, 1 탆 to 300 탆. However, the thickness and the number of stacked sheets of the sheet 100 can be adjusted according to the size of the stacked element. That is, the sheet 100 may be formed to have a small thickness when it is applied to a thin-layered or small-size stacked device, and when the stacked device is applied to a stacked-type device having a large thickness or a large size, . Further, when the sheets 100 are laminated in the same number, the size of the stacked elements may be small, the thickness may be thinner as the height is lower, and the thickness may be thicker as the size of the stacked elements is larger. Of course, a thin sheet can also be applied to a large-size stacked device, in which case the number of stacked sheets increases.

또한, 적층체(1000)는 하부 및 상부의 적어도 하나에 마련된 커버층(미도시)을 더 포함할 수 있다. 즉, 적층체(1000)는 최하층 및 최상층에 각각 마련된 커버층을 포함할 수 있다. 이때, 커버층은 상부 또는 하부에 하나만 마련될 수도 있고, 상부 및 하부에 모두 마련될 수도 있다. 물론, 별도의 커버층이 마련되지 않고 최하층의 시트, 즉 제 7 시트(107)가 하부 커버층으로 기능하고, 최상층의 시트, 즉 제 8 시트(108)가 상부 커버층으로 기능할 수도 있다. 하부 및 상부 커버층으로 기능하는 제 7 및 제 8 시트(107, 108)은 그 사이의 시트들(101 내지 106) 각각의 두께보다 두꺼울 수 있다. 이때, 제 7 및 제 8 시트(107, 108), 즉 커버층은 시트들(101 내지 106)과 동일 두께의 시트를 복수 적층하여 형성할 수도 있다. 또한, 제 7 및 제 8 시트(107, 108)는 서로 다른 두께로 형성될 수도 있는데, 예를 들어 제 8 시트(108)가 제 7 시트(107)보다 두꺼울 수 있다. 여기서, 제 7 및 제 8 시트(107, 108)는 자성체 시트로 형성될 수 있으며, 적어도 둘 이상의 자성체 시트가 적층되어 형성될 수도 있다.In addition, the layered structure 1000 may further include a cover layer (not shown) provided on at least one of the lower portion and the upper portion. That is, the stacked body 1000 may include a cover layer provided on each of the lowermost layer and the uppermost layer. At this time, only one cover layer may be provided on the upper or lower portion, or both the upper and lower cover layers may be provided. Of course, a separate cover layer is not provided, and the lowermost sheet, that is, the seventh sheet 107 functions as a lower cover layer, and the uppermost sheet, i.e., the eighth sheet 108, may function as an upper cover layer. The seventh and eighth sheets 107, 108 functioning as the lower and upper cover layers may be thicker than the respective thicknesses of the sheets 101 to 106 therebetween. At this time, the seventh and eighth sheets 107 and 108, that is, the cover layer, may be formed by laminating a plurality of sheets having the same thickness as the sheets 101 to 106. Further, the seventh and eighth sheets 107, 108 may be formed to have different thicknesses, for example, the eighth sheet 108 may be thicker than the seventh sheet 107. [ Here, the seventh and eighth sheets 107 and 108 may be formed of a magnetic material sheet, and at least two or more magnetic material sheets may be laminated.

2. 2. 노이즈noise 필터부The filter unit

노이즈 필터부(2000)는 복수의 시트(100)에 선택적으로 형성된 복수의 코일 패턴(210 내지 260; 200), 적어도 둘 이상의 코일 패턴(200)을 상하 연결하며 도전 물질이 매립된 홀(310 내지 350; 300)로 이루어진 수직 연결 배선(300a, 300b, 300c), 그리고 코일 패턴(200)으로부터 시트(100)의 외부로 노출되도록 인출되는 인출 전극(410 내지 460; 400)을 포함할 수 있다. 즉, 복수의 시트(100)의 상부에는 코일 패턴(210 내지 260; 200)이 각각 형성되고, 시트(100)의 적층 방향, 즉 수직 방향의 적어도 둘 이상의 코일 패턴(200)이 도전 물질이 매립된 홀(310 내지 350: 300), 즉 수직 연결 배선(300a, 300b, 300c)을 통해 연결된다. 따라서, 수직 방향으로 연결된 복수, 예를 들어 두개의 코일 패턴(200)이 하나의 노이즈 필터부(2000)를 각각 형성하고, 예를 들어 세개의 노이즈 필터부(2100, 2200, 2300; 2000)가 수직 방향으로 이격되어 적층된다. 즉, 시트들(100)의 적층 방향으로 적어도 세개의 노이즈 필터부(2000)가 형성된다. 여기서, 노이즈 필터부(2000)는 공통 모드 노이즈를 제거하는 공통 모드 노이즈 필터를 포함한다. 또한, 적어도 세개의 노이즈 필터부(2000)는 적층체(1000) 외부의 외부 전극(3000)과 연결된다.The noise filter unit 2000 includes a plurality of coil patterns 210 to 260 formed selectively on a plurality of sheets 100 and at least two coil patterns 200, 300 and 300 and lead electrodes 410 to 460 extending out from the coil pattern 200 to the outside of the sheet 100. The vertical connection wirings 300a, That is, the coil patterns 210 to 260 (200) are formed on the upper portions of the plurality of sheets 100, and at least two coil patterns 200 in the stacking direction of the sheets 100, And are connected through holes 310 to 350: 300, that is, vertical connection wirings 300a, 300b, and 300c. Accordingly, a plurality of, for example, two coil patterns 200 connected in the vertical direction form one noise filter portion 2000, and three noise filter portions 2100, 2200, 2300, and 2000, for example, And are stacked in the vertical direction. That is, at least three noise filter parts 2000 are formed in the stacking direction of the sheets 100. Here, the noise filter unit 2000 includes a common mode noise filter that removes common mode noise. At least three noise filter parts 2000 are connected to the external electrode 3000 outside the layered structure 1000.

제 1 시트(101)에는 제 1 코일 패턴(210) 및 제 1 인출 전극(410)이 형성된다. 제 1 시트(101) 상측에 마련된 제 2 시트(102)에는 제 2 코일 패턴(220), 도전 물질이 매립된 홀(310) 및 제 2 인출 전극(420)이 형성된다. 제 2 시트(102) 상측에 마련된 제 3 시트(230)에는 제 3 코일 패턴(230), 서로 이격된 복수의 도전 물질이 매립된 홀(321, 322; 320) 및 제 3 인출 전극(430)이 형성된다. 제 3 시트(103) 상측에 마련된 제 4 시트(104)에는 제 4 코일 패턴(240), 서로 이격된 복수의 도전 물질이 매립된 홀(331, 332, 333; 330) 및 제 4 인출 전극(440)이 형성된다. 제 4 시트(104) 상측에 마련된 제 5 시트(105)에는 제 5 코일 패턴(250), 서로 이격된 복수의 도전 물질이 매립된 홀(341, 342; 340) 및 제 5 인출 전극(450)이 형성된다. 제 5 시트(105) 상측에 마련된 제 6 코일 패턴(260), 도전 물질이 매립된 홀(350) 및 제 6 인출 전극(460)이 형성된다.A first coil pattern 210 and a first lead electrode 410 are formed on the first sheet 101. A second coil pattern 220, a hole 310 filled with a conductive material, and a second lead electrode 420 are formed on a second sheet 102 provided on the first sheet 101. The third sheet 230 provided on the second sheet 102 is provided with a third coil pattern 230, holes 321 and 322 and a third lead electrode 430, . The fourth sheet 104 provided on the third sheet 103 is provided with a fourth coil pattern 240, holes 331, 332, 333 and 330 in which a plurality of conductive materials are separated from each other, 440 are formed. A fifth coil pattern 250 is formed on the fifth sheet 105 provided on the fourth sheet 104 and a plurality of holes 341 and 342 340 and a fifth lead electrode 450, . A sixth coil pattern 260 provided on the fifth sheet 105, a hole 350 filled with a conductive material, and a sixth lead electrode 460 are formed.

제 1 내지 제 6 코일 패턴(210 내지 260; 200) 각각은 제 1 내지 제 6 시트(101 내지 106) 각각의 중앙 영역으로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 예를 들어, 제 1 코일 패턴(210)은 제 2 시트(102)의 홀(310)에 대응되는 영역으로부터 일 방향으로 회전하여 형성될 수 있고, 제 2 코일 패턴(220)은 홀(310)과 소정 간격 이격되고 제 3 시트(103)의 홀(321)에 대응되는 영역으로부터 일 방향으로 회전하여 형성될 수 있다. 또한, 제 3 코일 패턴(230)은 서로 이격된 홀들(321, 322)과 소정 간격 이격되고 제 4 시트(104)의 홀(331)과 대응되는 영역으로부터 일 방향으로 회전하여 형성될 수 있고, 제 4 코일 패턴(240)은 제 2 시트(102)의 홀(310)과 제 3 시트(103)의 홀(322)에 대응되는 영역에 형성된 홀(333)로부터 일 방향으로 회전하여 형성될 수 있다. 그리고, 제 5 코일 패턴(250)은 제 4 시트(104)의 홀(332)에 대응되는 영역에 형성된 홀(342)로부터 일 방향으로 회전하여 형성될 수 있고, 제 6 코일 패턴(260)은 제 5 시트(105)의 홀(341)에 대응되는 영역에 형성될 홀(350)로부터 일 방향으로 회전하여 형성될 수 있다. 또한, 코일 패턴(200)은 소정의 회전수로 형성될 수 있는데, 2 내지 20 의 회전수로 형성될 수 있다. 이때, 코일 패턴(200)의 회전수는 적어도 하나가 다를 수 있는데, 예를 들어 제 1, 제 3 및 제 5 코일 패턴(210, 230, 250)이 3 내지 20 의 회전수로 형성되고, 제 2, 제 4 및 제 6 코일 패턴(220, 240, 260)이 각각 2.5 내지 18 의 회전수로 형성될 수 있다. 즉, 제 1, 제 3 및 제 5 코일 패턴(210, 230, 250)의 회전수가 제 2, 제 4 및 제 6 코일 패턴(220, 240, 260)의 회전수와 같거나 많을 수 있다. 또한, 코일 패턴(200)은 소정의 선폭 및 간격을 가지며, 반시계 및 시계 방향의 적어도 어느 한 방향으로 외측으로 회전하는 나선형으로 형성될 수 있다. 이때, 코일 패턴(200)의 선폭은 동일하거나 다를 수 있고, 간격은 동일하거나 다를 수 있다. 즉, 코일 패턴(200)의 회전수에 따라 동일 코일 패턴(200)의 선 간격은 다를 수 있다. 또한, 코일 패턴(200)은 회전 방향이 다를 수 있다. 예를 들어, 제 1, 제 3 및 제 5 코일 패턴(210, 220, 250)은 반시계 방향으로 회전하고, 제 2, 제 4 및 제 6 코일 패턴(220, 240, 260)은 시계 방향으로 회전할 수 있다. 그러나, 모든 코일 패턴(200)이 시계 방향 또는 반시계 방향의 동일 방향으로 회전할 수도 있다. 한편, 코일 패턴(200)은 나선형 이외에 직선, 곡선 형태 등 다양한 형상으로 형성될 수도 있다. 즉, 본 발명의 노이즈 필터부(2000)는 복수의 도전 패턴이 상하 연결될 수 있고, 복수의 도전 패턴의 적어도 어느 하나가 나선형 형태를 가지고, 적어도 다른 하나는 나선형 형태가 아닌 다른 형태를 가질 수도 있다. 또한, 도시되지 않았지만, 적어도 하나의 코일 패턴(300)의 내측에 자심 구조가 형성될 수 있다. 즉, 시트(100)의 중앙부에 자성체 물질이 매립되어 자심이 형성되고 자심을 둘러싸도록 코일 패턴(300)이 형성될 수도 있다.Each of the first to sixth coil patterns 210 to 260 may be formed in a predetermined number of turns by rotating in one direction from the central region of each of the first to sixth sheets 101 to 106. For example, the first coil pattern 210 may be formed by rotating in one direction from a region corresponding to the hole 310 of the second sheet 102, and the second coil pattern 220 may be formed by rotating the hole 310, And may be formed by rotating in one direction from a region corresponding to the hole 321 of the third sheet 103. [ The third coil pattern 230 may be formed by rotating in one direction from a region spaced apart from the holes 321 and 322 spaced apart from each other by a predetermined distance and corresponding to the hole 331 of the fourth sheet 104, The fourth coil pattern 240 may be formed by rotating in one direction from a hole 333 formed in a region corresponding to the hole 310 of the second sheet 102 and the hole 322 of the third sheet 103 have. The fifth coil pattern 250 may be formed by rotating in one direction from a hole 342 formed in an area corresponding to the hole 332 of the fourth sheet 104, May be formed by rotating in one direction from a hole (350) to be formed in an area corresponding to the hole (341) of the fifth sheet (105). In addition, the coil pattern 200 may be formed at a predetermined number of revolutions, and may be formed at a number of revolutions of 2 to 20 . For example, the first, third, and fifth coil patterns 210, 230, and 250 may be formed at a rotational speed of 3 to 20 , and the number of rotations of the coil pattern 200 may be at least one, 2, the fourth and sixth coil patterns 220, 240, and 260 may be formed at a rotational speed of 2.5 to 18 , respectively. That is, the number of rotations of the first, third, and fifth coil patterns 210, 230, and 250 may be equal to or greater than the number of rotations of the second, fourth, and sixth coil patterns 220, Further, the coil pattern 200 may have a predetermined line width and a predetermined interval, and may be formed in a spiral shape that rotates outward in at least one of the counterclockwise direction and the clockwise direction. At this time, the line widths of the coil patterns 200 may be the same or different, and the intervals may be the same or different. That is, the line spacing of the same coil pattern 200 may be different depending on the number of revolutions of the coil pattern 200. Further, the coil pattern 200 may be rotated in different directions. For example, the first, third and fifth coil patterns 210, 220 and 250 are rotated counterclockwise, and the second, fourth and sixth coil patterns 220, 240 and 260 are rotated clockwise It can rotate. However, all of the coil patterns 200 may rotate in the same direction in the clockwise or counterclockwise direction. The coil pattern 200 may be formed in various shapes such as a straight line and a curved shape in addition to the spiral shape. That is, in the noise filter unit 2000 of the present invention, a plurality of conductive patterns may be vertically connected, and at least one of the plurality of conductive patterns may have a spiral shape, and at least the other may have a shape other than a spiral shape . Further, although not shown, a magnetic core structure may be formed inside the at least one coil pattern 300. That is, the coil pattern 300 may be formed so that magnetic material is embedded in the center of the sheet 100 to form a magnetic core and surround the magnetic core.

한편, 코일 패턴(200)은 시트(100)의 외측 방향으로 인출되는 인출 전극(410 내지 460; 400)과 연결될 수 있다. 제 1 코일 패턴(210)과 연결되는 제 1 인출 전극(410)은 제 1 시트(101)의 일 장변의 소정 영역으로 노출되도록 형성된다. 제 2 코일 패턴(220)과 연결되는 제 2 인출 전극(420)은 제 2 시트(102)의 일 장변으로 노출되도록 형성되며, 제 1 인출 전극(410)과 이격되어 형성된다. 제 3 코일 패턴(230)과 연결되는 제 3 인출 전극(430)은 제 3 시트(103)의 일 장변으로 노출되도록 형성되며, 제 1 및 제 2 인출 전극(410, 420)과 이격되어 형성된다. 제 4 코일 패턴(240)과 연결되는 제 4 인출 전극(440)은 제 4 시트(104)의 타 장변으로 노출되도록 형성되며 제 1 인출 전극(410)과 대응되는 영역으로 노출되도록 형성된다. 제 5 코일 패턴(250)과 연결되는 제 5 인출 전극(450)은 제 5 시트(105)의 타 장변으로 노출되도록 형성되며, 제 4 인출 전극(440)과 이격되고 제 2 인출 전극(420)과 대응되도록 형성된다. 제 6 코일 패턴(260)과 연결되는 제 6 인출 전극(460)은 제 6 시트(106)의 타 장변으로 노출되도록 형성되며, 제 4 및 제 5 인출 전극(440, 450)과 이격되고 제 3 인출 전극(430)과 대응되도록 형성된다. 한편, 인출 전극(400)은 코일 패턴(200)의 폭보다 넓은 폭으로 형성되며, 바람직하게는 외부 전극(3000)의 폭보다 좁거나 동일한 폭으로 형성될 수 있다. 인출 전극(400)의 폭이 코일 패턴(200)의 폭보다 넓게 형성됨으로써 외부 전극(3000)과의 접촉 면적을 증가시킬 수 있고, 그에 따라 인출 전극(400)과 외부 전극(3000)의 접촉 저항을 줄일 수 있다. Meanwhile, the coil pattern 200 may be connected to the lead-out electrodes 410 to 460 (400) drawn out to the outside of the sheet 100. The first lead-out electrode 410 connected to the first coil pattern 210 is formed to be exposed to a predetermined region of one side of the first sheet 101. The second outgoing electrode 420 connected to the second coil pattern 220 is formed to be exposed at one side of the second sheet 102 and spaced apart from the first outgoing electrode 410. The third lead electrode 430 connected to the third coil pattern 230 is formed to be exposed at one side of the third sheet 103 and spaced apart from the first and second lead electrodes 410 and 420 . The fourth lead electrode 440 connected to the fourth coil pattern 240 is exposed to the other side of the fourth sheet 104 and is exposed in a region corresponding to the first lead electrode 410. The fifth lead electrode 450 connected to the fifth coil pattern 250 is exposed to the other side of the fifth sheet 105. The fifth lead electrode 450 is spaced apart from the fourth lead electrode 440, As shown in FIG. The sixth lead electrode 460 connected to the sixth coil pattern 260 is formed to be exposed to the other side of the sixth sheet 106 and spaced apart from the fourth and fifth lead electrodes 440 and 450, And is formed so as to correspond to the lead electrode 430. The outgoing electrode 400 may be formed to have a width wider than the width of the coil pattern 200 and preferably be narrower than or equal to the width of the external electrode 3000. The width of the lead electrode 400 is wider than the width of the coil pattern 200 so that the contact area with the external electrode 3000 can be increased and the contact resistance between the lead electrode 400 and the external electrode 3000 .

도 7 및 도 8에 도시된 바와 같이 제 1 및 제 4 코일 패턴(210, 240)이 수직 연결 배선(300a)을 통해 연결되어 제 1 노이즈 필터부(2100)를 이룬다. 즉, 제 4 코일 패턴(240)이 제 4 시트(104)에 형성된 도전 물질이 매립된 홀(333), 제 3 시트(103)에 형성된 도전 물질이 매립된 홀(322), 제 2 시트(102)에 형성된 도전 물질이 매립된 홀(310)을 통해 제 1 코일 패턴(210)과 연결된다. 제 2 및 제 5 코일 패턴(220, 250)이 수직 연결 배선(300b)을 통해 연결되어 제 2 노이즈 필터부(2200)를 이룬다. 즉, 제 5 코일 패턴(250)이 제 5 시트(105)에 형성된 도전 물질이 매립된 홀(342), 제 4 시트(104)에 형성된 도전 물질이 매립된 홀(332), 제 3 시트(103)에 형성된 도전 물질이 매립된 홀(321)을 통해 제 2 코일 패턴(220)과 연결된다. 그리고, 제 3 및 제 6 코일 패턴(230, 260)이 수직 연결 배선(300c)를 통해 연결되어 제 3 노이즈 필터부(2300)를 이룬다. 즉, 제 6 코일 패턴(260)이 제 6 시트(105)에 형성된 도전 물질이 매립된 홀(350), 제 5 시트(104)에 형성된 도전 물질이 매립된 홀(341), 제 4 시트(104)에 형성된 도전 물질이 매립된 홀(331)을 통해 제 3 코일 패턴(230)과 연결된다. 그러나, 서로 이격된 코일 패턴의 연결 방식은 다양하게 변형 가능하며, 예를 들어 도 9에 도시된 바와 같이 제 3 및 제 4 코일 패턴(230, 240)이 제 1 수직 연결 배선(300a)에 의해 연결되고, 제 2 및 제 5 코일 패턴(220, 260)이 제 2 수직 연결 배선(300b)에 의해 연결되며, 제 1 및 제 6 코일 패턴(210, 260)이 제 3 수직 연결 배선(300c)에 의해 연결되어 각각 제 1 내지 제 3 노이즈 필터부(2100, 2200, 2300; 2000)를 이룰 수 있다.As shown in FIGS. 7 and 8, the first and fourth coil patterns 210 and 240 are connected through the vertical connection wiring 300a to form the first noise filter portion 2100. That is, the fourth coil pattern 240 is formed by the hole 333 in which the conductive material formed in the fourth sheet 104 is embedded, the hole 322 in which the conductive material is embedded in the third sheet 103, 102 are connected to the first coil pattern 210 through the hole 310 filled with the conductive material. The second and fifth coil patterns 220 and 250 are connected to each other through the vertical connection wiring 300b to form the second noise filter portion 2200. That is, the fifth coil pattern 250 is formed in the hole 342 in which the conductive material formed in the fifth sheet 105 is embedded, the hole 332 in which the conductive material is embedded in the fourth sheet 104, 103 are connected to the second coil pattern 220 through the hole 321 filled with the conductive material. The third and sixth coil patterns 230 and 260 are connected to each other through the vertical connection wiring line 300c to form the third noise filter portion 2300. That is, the sixth coil pattern 260 is formed by the holes 350 in which the conductive material formed in the sixth sheet 105 is embedded, the holes 341 in which the conductive material is embedded in the fifth sheet 104, 104 are connected to the third coil pattern 230 through the holes 331 filled with the conductive material. For example, as shown in FIG. 9, the third and fourth coil patterns 230 and 240 may be connected to each other by the first vertical connection wiring 300a The second and fifth coil patterns 220 and 260 are connected by the second vertical connection wirings 300b and the first and sixth coil patterns 210 and 260 are connected by the third vertical connection wirings 300c, The first to third noise filter units 2100, 2200, 2300, and 2000 may be connected to each other.

한편, 제 1 코일 패턴(210)과 연결된 제 1 인출 전극(410)은 제 1-1 외부 전극(3110)과 연결되고 제 4 코일 패턴(240)과 연결된 제 4 인출 전극(440)은 제 2-1 외부 전극(3210)과 연결된다. 또한, 제 2 코일 패턴(220)과 연결된 제 2 인출 전극(420)은 제 1-2 외부 전극(3120)과 연결되고 제 5 코일 패턴(250)과 연결된 제 4 인출 전극(450)은 제 2-2 외부 전극(3220)과 연결된다. 또한, 제 3 코일 패턴(230)과 연결된 제 3 인출 전극(430)은 제 1-3 외부 전극(3130)과 연결되고 제 6 코일 패턴(260)과 연결된 제 6 인출 전극(460)은 제 2-3 외부 전극(3230)과 연결된다. 따라서, 따라서, 제 1 노이즈 필터부(2100)는 제 1-1 및 제 2-1 외부 전극(3110, 3210) 사이에 연결되고, 제 2 노이즈 필터부(2200)는 제 1-2 및 제 2-2 외부 전극(3120, 3220) 사이에 연결되며, 제 3 노이즈 필터(2300)은 제 1-3 및 제 2-3 외부 전극(3130, 3230) 사이에 연결된다.The first extraction electrode 410 connected to the first coil pattern 210 is connected to the 1-1 second outer electrode 3110 and the fourth extraction electrode 440 connected to the fourth coil pattern 240 is connected to the second -1 external electrode 3210 in the same manner. The second extraction electrode 420 connected to the second coil pattern 220 is connected to the first and second external electrodes 3120 and the fourth extraction electrode 450 connected to the fifth coil pattern 250 is connected to the second -2 external electrode 3220, as shown in Fig. The third outgoing electrode 430 connected to the third coil pattern 230 is connected to the first to third external electrodes 3130 and the sixth outgoing electrode 460 connected to the sixth coil pattern 260 is connected to the second -3 external electrode 3230, as shown in Fig. Thus, therefore, the first noise filter section 2100 is connected between the 1-1 and 2-1 external electrodes 3110 and 3210, and the second noise filter section 2200 is connected between the 1st and 2nd- -2 external electrodes 3120 and 3220 and the third noise filter 2300 is connected between the first and second external electrodes 3130 and 3230.

한편, 제 1 내지 제 3 노이즈 필터부(2100, 2200, 2300)를 각각 이루는 코일 패턴(200)의 회전 수가 서로 동일할 수도 있고, 각각 다를 수도 있다. 노이즈 필터부(2000)를 이루는 코일 패턴(200)의 회전수가 각각 다름에 따라 하나의 회로 보호 소자가 적어도 둘 이상의 임피던스 특성을 가질 수 있다.On the other hand, the number of rotations of the coil patterns 200 constituting the first to third noise filter portions 2100, 2200, and 2300 may be the same or different from each other. As the number of revolutions of the coil pattern 200 constituting the noise filter unit 2000 is different from each other, one circuit protection element may have at least two impedance characteristics.

3. 외부 전극3. External electrode

외부 전극(3000)은 적층체(1000)의 서로 대향되는 두 측면에 각각 마련될 수 있다. 즉, 시트들(100)의 적층 방향을 수직 방향(즉 Z 방향)이라 할 때 적층체(1000)의 수직 방향의 대향되는 수평 방향(즉 Y 방향)의 서로 대향되는 두 측면에 외부 전극(3000)이 형성될 수 있다. 또한, 외부 전극(3000)은 두 측면에 세개씩 마련될 수 있다. 즉, 세개의 노이즈 필터부(2100, 2200, 2300)에 대하여 두 측면에 각각 두개의 외부 전극(3000)이 형성될 수 있다. 이때, 적층체(1000)이 일 측면에 형성된 외부 전극(3110, 3120, 3130)을 제 1 외부 전극(3100)이라 하고, 타 측면에 형성된 외부 전극(3210, 3220, 3230)을 제 2 외부 전극(3200)이라 한다. 이러한 외부 전극(3000)은 적층체(1000) 내부의 제 1 내지 제 3 노이즈 필터(2100, 2200, 2300)와 연결되며, 적층체(1000) 외부에서 일 단자 및 타 단자, 예를 들어 신호 입력 단자 및 신호 출력 단자에 연결될 수 있다.The external electrodes 3000 may be provided on two opposite sides of the stacked body 1000, respectively. That is, when the stacking direction of the sheets 100 is the vertical direction (that is, the Z direction), the external electrodes 3000 (in the Y direction) facing each other in the opposing horizontal direction May be formed. In addition, three external electrodes 3000 may be provided on both sides. That is, two external electrodes 3000 may be formed on two sides of the three noise filter units 2100, 2200, and 2300, respectively. The external electrodes 3110, 3120 and 3130 formed on one side of the laminated body 1000 are referred to as a first external electrode 3100 and the external electrodes 3210, 3220 and 3230 formed on the other side are referred to as a second external electrode (3200). The external electrode 3000 is connected to the first to third noise filters 2100, 2200 and 2300 in the laminated body 1000 and is connected to a terminal and a terminal other than the laminated body 1000, Terminal and the signal output terminal.

제 1 및 제 2 외부 전극(3100, 3200)은 적층체(1000)의 상부면 및 하부면으로 연장 형성될 수 있다. 즉, 제 1 및 제 2 외부 전극(3100, 3200)은 적층체(1000)의 Z 방향으로 서로 대향되는 두면, 즉 상부면 및 하부면에 연장 형성될 수 있다. 따라서, 외부 전극(3000)은 적층체(1000)의 측면으로부터 상부면 및 하부면에 연장 형성되어 예컨데 "ㄷ"자 형상으로 형성될 수 있다.The first and second external electrodes 3100 and 3200 may extend from the upper surface and the lower surface of the layered body 1000. That is, the first and second external electrodes 3100 and 3200 may be formed on two sides of the stacked body 1000 facing each other in the Z direction, that is, on the upper and lower surfaces. Accordingly, the external electrode 3000 may extend from the side surface of the laminate 1000 to the upper surface and the lower surface, and may be formed, for example, in a "C" shape.

한편, 외부 전극(3000)은 적어도 하나의 층으로 형성될 수 있다. 외부 전극(3000)은 Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 외부 전극(3000)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 또한, 외부 전극(3000)은 예를 들어 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 적층체(1000)의 서로 대향되는 두면에 도포될 수 있다. 이렇게 외부 전극(3000)에 글래스 프릿이 포함됨으로써 외부 전극(3000) 적층체(10)의 밀착력을 향상시킬 수 있고, 인출 전극(400)과 외부 전극(3000)의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(3000)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(3000)이 형성될 수 있다. 예를 들어, 외부 전극(3000)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 한편, 외부 전극(3000)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.Meanwhile, the external electrode 3000 may be formed of at least one layer. The external electrode 3000 may be formed of a metal layer such as Ag, and at least one plating layer may be formed on the metal layer. For example, the external electrode 3000 may be formed by laminating a copper layer, a Ni plating layer, and a Sn or Sn / Ag plating layer. The external electrode 3000 may be formed by mixing a multi-component glass frit containing Bi 2 O 3 or SiO 2 as a main component with, for example, 0.5% to 20% of a metal powder. At this time, a mixture of the glass frit and the metal powder may be prepared in the form of a paste and applied to two opposite surfaces of the laminate 1000. By including the glass frit in the external electrode 3000, the adhesion of the external electrode 3000 laminated body 10 can be improved and the contact response between the external electrode 3000 and the external electrode 3000 can be improved. In addition, after the conductive paste containing glass is applied, at least one plating layer may be formed on the conductive paste to form the external electrode 3000. That is, the outer electrode 3000 may be formed by forming a metal layer including glass and at least one plating layer on the metal layer. For example, the external electrode 3000 may be formed by sequentially forming a Ni plated layer and a Sn plated layer through electrolytic or electroless plating after forming a layer including at least one of glass frit, Ag and Cu. At this time, the Sn plating layer may be formed to have a thickness equal to or thicker than the Ni plating layer. On the other hand, the external electrode 3000 may be formed to a thickness of 2 탆 to 100 탆, a Ni plating layer is formed to a thickness of 1 탆 to 10 탆, and a Sn or Sn / Ag plating layer is formed to a thickness of 2 탆 to 10 탆 .

4. 표면 개질 부재4. Surface modification member

표면 개질 부재(4000)는 적층체(1000) 표면의 적어도 일부에 형성될 수 있다. 즉, 표면 개질 부재(4000)는 적층체(1000)의 표면 전체에 형성될 수도 있고, 적층체(1000)의 외부 전극(3000)과 접촉되는 영역에만 형성될 수 있다. 다시 말하면, 표면 개질 부재(4000)가 적층체(1000) 표면의 일부에 형성되는 표면 개질 부재(4000)는 적층체(1000)와 외부 전극(3000) 사이에 형성될 수 있다. 이때, 표면 개질 부재(4000)는 외부 전극(3000)의 연장 영역에 접촉되어 형성될 수 있다. 즉, 적층체(1000)의 상부면 및 하부면으로 연장 형성된 외부 전극(3000)의 일 영역과 적층체(1000) 사이에 표면 개질 부재(4000)가 마련될 수 있다. 또한, 표면 개질 부재(4000)는 그 상부에 형성되는 외부 전극(3000)보다 같거나 다른 크기로 마련될 수 있다. 예를 들어, 적층체(1000)의 상부면 및 하부면으로 연장 형성된 외부 전극(3000)의 일부의 면적보다 50% 내지 150%의 면적으로 형성될 수 있다. 즉, 표면 개질 부재(4000)는 외부 전극(3000)의 연장 영역의 크기보다 작거나 큰 크기로 형성될 수도 있고, 같은 크기로 형성될 수도 있다. 물론, 표면 개질 부재(4000)는 적층체(1000)의 측면에 형성된 외부 전극(3000)과의 사이에도 형성될 수 있다. 이러한 표면 개질 부재(4000)는 유리(glass) 물질을 포함할 수 있다. 예를 들어, 표면 개질 부재(4000)는 소정 온도, 예를 들어 950℃ 이하에서 소성 가능한 무(無)붕규산 유리(non-borosilicate glass)(SiO2-CaO-ZnO-MgO계 유리)를 포함할 수 있다. 또한, 표면 개질 부재(4000)는 자성체 물질이 더 포함될 수 있다. 즉, 표면 개질 부재(4000)가 형성될 영역이 자성체 시트로 이루어져 있으면 표면 개질 부재(4000)와 자성체 시트의 결합을 용이하게 하기 위해 표면 개질 부재(4000) 내에 자성체 물질이 일부 포함될 수 있다. 이때, 자성체 물질은 예를 들어 NiZnCu계 자성체 분말을 포함하며, 유리 물질 100wt%에 대하여 자성체 물질이 예를 들어 1∼15wt% 포함될 수 있다. 한편, 표면 개질 부재(4000)는 적어도 일부가 적층체(1000)의 표면에 형성될 수 있다. 이때, 유리 물질은 도 10의 (a)에 도시된 바와 같이 적어도 일부가 적층체(1000) 표면에 고르게 분포될 수 있고, 도 10의 (b)에 도시된 바와 같이 적어도 일부가 서로 다른 크기로 불규칙적으로 분포될 수도 있다. 물론, 표면 개질 부재(4000)는 적층체(1000)의 표면에 연속적으로 형성되어 막 형태를 가질 수도 있다. 또한, 도 10의 (c)에 도시된 바와 같이 적층체(1000)의 적어도 일부 표면에는 오목부가 형성될 수도 있다. 즉, 유리 물질이 형성되어 볼록부가 형성되고 유리 물질이 형성되지 않은 영역의 적어도 일부가 패여 오목부가 형성될 수도 있다. 이때, 유리 물질은 적층체(1000) 표면으로부터 소정 깊이로 형성되어 적어도 일부가 적층체(1000) 표면보다 높게 형성될 수 있다. 즉, 표면 개질 부재(4000)는 적어도 일부가 적층체(1000)의 표면과 동일 평면을 이룰 수 있고, 적어도 일부가 적층체(1000)의 표면보다 높게 유지될 수 있다. 이렇게 외부 전극(3000) 형성 이전에 적층체(1000)의 일부 영역에 유리 물질을 분포시켜 표면 개질 부재(4000)를 형성함으로써 적층체(1000) 표면을 개질시킬 수 있고, 그에 따라 표면의 저항을 균일하게 할 수 있다. 따라서, 외부 전극의 형상을 제어할 수 있고, 그에 따라 외부 전극의 형성을 용이하게 할 수 있다. 한편, 표면 개질 부재(4000)를 적층체(1000) 표면의 소정 영역에 형성하기 위해 유리 물질을 포함하는 페이스트를 소정 시트의 소정 영역에 인쇄하거나 도포할 수 있다. 예를 들어, 제 7 시트(107) 하면의 여섯 영역과 제 8 시트(108) 상면의 여섯 영역에 유리 페이스트를 도포한 후 경화시켜 표면 개질 부재(4000)를 형성할 수 있다. 또한, 유리 페이스트는 적층형 소자의 사이즈로 절단하기 이전의 세라믹 그린 시트의 소정 영역에 도포될 수 있다. 즉, 세라믹 그린 시트의 복수의 영역에 유리질 페이스트를 도포한 후 유리질 페이스트가 형성된 부분을 포함하여 적층형 소자 단위의 절단선으로 그린 시트를 절단하고, 이를 노이즈 필터부 등이 형성된 시트와 적층하여 회로 보호 소자를 제작할 수 있다. 이때, 표면 개질 부재(4000)가 적층체(1000)의 가장자리에 형성되므로 유리질 페이스트가 도포된 영역을 중심으로 적층형 소자 단위로 절단될 수 있다. The surface modifying member 4000 may be formed on at least a part of the surface of the laminate 1000. [ That is, the surface modifying member 4000 may be formed on the entire surface of the laminate 1000, or may be formed only in a region of the laminate 1000 in contact with the external electrode 3000. In other words, the surface modifying member 4000 in which the surface modifying member 4000 is formed on a part of the surface of the layered body 1000 may be formed between the layered body 1000 and the external electrode 3000. At this time, the surface modification member 4000 may be formed in contact with the extended region of the external electrode 3000. That is, the surface modification member 4000 may be provided between one side of the external electrode 3000 extending from the upper surface and the lower surface of the layered body 1000 and the layered body 1000. The surface modification member 4000 may be formed to have the same or different size as the external electrode 3000 formed thereon. For example, an area of 50% to 150% of the area of a portion of the external electrode 3000 extending from the upper surface and the lower surface of the layered body 1000 may be formed. That is, the surface modification member 4000 may be formed to have a size smaller or larger than the size of the extension region of the external electrode 3000, or may be formed to have the same size. Of course, the surface modification member 4000 may also be formed between the external electrode 3000 formed on the side surface of the laminated body 1000. The surface modification member 4000 may include a glass material. For example, the surface-modified member (4000) is to include a predetermined temperature, for example below 950 ℃ firing available free (無), borosilicate glass (non-borosilicate glass) (SiO 2 -CaO-ZnO-MgO based glass) in . Further, the surface modification member 4000 may further include a magnetic substance material. That is, if the area in which the surface modifying member 4000 is to be formed is a magnetic substance sheet, the magnetic substance material may be partially contained in the surface modifying member 4000 to facilitate coupling of the surface modifying member 4000 and the magnetic substance sheet. At this time, the magnetic substance material includes, for example, a NiZnCu-based magnetic powder, and the magnetic substance may be contained in an amount of, for example, 1 to 15 wt% with respect to 100 wt% of the glass material. On the other hand, at least a part of the surface modifying member 4000 may be formed on the surface of the laminated body 1000. At this time, at least a part of the glass material may be uniformly distributed on the surface of the laminate 1000 as shown in FIG. 10 (a), and at least a part of the glass material may have a different size as shown in FIG. 10 (b) And may be irregularly distributed. Of course, the surface modifying member 4000 may be formed continuously on the surface of the laminate 1000 to have a film shape. 10 (c), a concave portion may be formed on at least a part of the surface of the laminated body 1000. [ That is, at least a part of the region where the convex portion is formed and the glass material is not formed may be formed by the glass material, and the concave portion may be formed. At this time, the glass material may be formed at a predetermined depth from the surface of the layered body 1000, and at least a portion thereof may be formed higher than the surface of the layered body 1000. That is, at least a part of the surface modifying member 4000 may be flush with the surface of the laminate 1000, and at least a portion thereof may be maintained higher than the surface of the laminate 1000. By forming the surface modifying member 4000 by distributing the glass material in a part of the layered body 1000 before the external electrode 3000 is formed, the surface of the layered body 1000 can be modified, It can be made uniform. Therefore, it is possible to control the shape of the external electrode, thereby facilitating the formation of the external electrode. On the other hand, in order to form the surface modifying member 4000 in a predetermined area on the surface of the laminate 1000, a paste containing a glass material may be printed or applied on a predetermined area of a predetermined sheet. For example, the surface modification member 4000 can be formed by applying glass paste to the six areas on the lower surface of the seventh sheet 107 and the upper surface of the eighth sheet 108, and then curing. In addition, the glass paste can be applied to a predetermined area of the ceramic green sheet before cutting into the size of the layered device. That is, after a glassy paste is applied to a plurality of regions of a ceramic green sheet, a green sheet is cut with a cutting line of a unit of a laminate-type element including a portion where a glassy paste is formed, and the green sheet is laminated with a sheet having a noise filter portion, The device can be manufactured. At this time, since the surface modifying member 4000 is formed at the edge of the laminate 1000, it can be cut in the laminated device unit around the area coated with the glassy paste.

한편, 표면 개질 부재(4000)는 산화물을 이용하여 형성할 수도 있다. 즉, 표면 개질 부재(4000)는 유리질 물질 및 산화물의 적어도 하나를 이용하여 형성할 수 있고, 자성체 물질을 더 포함하여 형성할 수도 있다. 이때, 표면 개질 부재(4000)는 결정 상태 또는 비결정 상태의 산화물이 적층체(1000)의 표면에 분산되어 분포될 수 있고, 표면에 분포된 산화물은 적어도 일부가 용융될 수 있다. 이때, 산화물의 경우에도 도 10의 (a) 내지 도 10의 (c)에 도시된 바와 같이 형성될 수 있다. 또한, 표면 개질 부재(4000)가 산화물로 형성되는 경우에도 산화물이 서로 이격되어 섬 형태로 분포될 수 있고, 적어도 일 영역에는 막 형태로 형성될 수도 있다. 여기서, 입자 상태 또는 용융 상태의 산화물은 예를 들어 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나 이상을 이용할 수 있다.On the other hand, the surface modifying member 4000 may be formed using an oxide. That is, the surface modification member 4000 may be formed using at least one of a vitreous substance and an oxide, and may further include a magnetic substance material. At this time, the surface modifying member 4000 can be dispersed and distributed in the crystalline or amorphous state on the surface of the laminate 1000, and at least a part of the oxide distributed on the surface can be melted. At this time, the oxide may also be formed as shown in Figs. 10 (a) to 10 (c). In addition, even when the surface modifying member 4000 is formed of an oxide, the oxides may be separated from each other and distributed in an island shape, and may be formed in a film form in at least one region. Here, the oxide of a particle state or a molten state is, for example, Bi 2 O 3, BO 2, B 2 O 3, ZnO, Co 3 O 4, SiO 2, Al 2 O 3, MnO, H 2 BO 3, H 2 BO 3 , Ca (CO 3 ) 2 , Ca (NO 3 ) 2 and CaCO 3 .

상기한 바와 같이 본 발명의 일 실시 예는 복수의 시트(100)가 적층된 적층체(1000) 내에 복수의 코일 패턴(200)이 형성되고 적어도 둘 이상의 코일 패턴(200)이 서로 연결되어 하나의 노이즈 필터부(2000)를 형성하며, 이러한 노이즈 필터부(2000)가 적층체(1000) 내에 적어도 셋 이상 구현된다. 또한, 복수의 노이즈 필터부(2000)는 적층체(1000) 외부에 형성된 복수의 외부 전극(3000)과 연결되어 신호 라인 사이에 마련된다. 따라서, 세 신호 라인에서 동시에 발생하는 공통 모드 노이즈와 두 신호 라인 사이에서 발생하는 공통 모드 노이즈를 제거할 수 있고, 그에 따라 시-파이(C-PHY)에 적용 가능하다.As described above, in one embodiment of the present invention, a plurality of coil patterns 200 are formed in a laminated body 1000 in which a plurality of sheets 100 are stacked, and at least two or more coil patterns 200 are connected to each other, And at least three or more noise filter units 2000 are formed in the stacked body 1000. [ The plurality of noise filter units 2000 are connected to the plurality of external electrodes 3000 formed outside the stacked body 1000 and are provided between the signal lines. Therefore, common mode noise occurring simultaneously in three signal lines and common mode noise occurring between the two signal lines can be eliminated, and thus applicable to C-PHY.

또한, 표면 전체에 유리질 층이 형성되지 않음으로써 소자의 두께를 줄일 수 있고, 그에 따라 사이즈가 축소되어 실장 면적 및 높이가 감소되는 전자기기에 대응하여 회로 보호 소자를 장착할 수 있다. 그리고, 표면 전체에 유리질층이 형성되지 않기 때문에 수분의 흡수를 억제할 수 있고, 그에 따라 소자의 신뢰성을 향상시킬 수 있다. 한편, 소자의 사이즈가 작아지면 외부 전극의 면적이 작아져 외부 전극과 적층체의 밀착력이 감소되고 그에 따라 PCB에 실장 시 부착 강도가 낮아질 수 있지만, 본 발명에 의하여 외부 전극과 적층체의 밀착력을 향상시켜 부착 강도를 증가시킬 수 있다. Further, since the glassy layer is not formed on the entire surface, the thickness of the device can be reduced, and the circuit protection device can be mounted corresponding to the electronic device whose size is reduced and the mounting area and height are reduced. Since the glassy layer is not formed on the entire surface, absorption of moisture can be suppressed, and reliability of the device can be improved. On the other hand, as the size of the device decreases, the area of the external electrode becomes smaller to reduce the adhesion between the external electrode and the laminate, thereby lowering the adhesion strength when mounted on the PCB. So that the bonding strength can be increased.

도 11은 은 본 발명의 제 2 실시 예에 따른 회로 보호 소자의 투시 평면도이고, 도 12는 분리 사시도이며, 도 13은 회로도이다. 본 발명의 제 2 실시 예는 복수의 노이즈 필터부(2000)의 적어도 일 영역 사이에 적어도 하나의 내부 전극을 포함하는 캐패시터가 형성된다. 즉, 본 발명의 제 2 실시 예는 도 11 및 도 12에 도시된 바와 같이 적어도 하나의 노이즈 필터부(2000)에 캐패시터가 형성되고, 도 13에 도시된 바와 같이 복수의 노이즈 필터부(2000)에 각각 캐패시터가 형성될 수 있다.Fig. 11 is a perspective plan view of a circuit protection device according to a second embodiment of the present invention, Fig. 12 is an exploded perspective view, and Fig. 13 is a circuit diagram. The second embodiment of the present invention is formed with a capacitor including at least one internal electrode between at least one region of the plurality of noise filter portions 2000. [ 11 and 12, a capacitor is formed in at least one noise filter unit 2000, and a plurality of noise filter units 2000, as shown in FIG. 13, Respectively.

도 11 내지 도 13을 참조하면, 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 복수의 시트(100)가 적층된 적층체(1000)와, 적층체(1000) 내에 마련되며 복수의 코일 패턴(200)을 각각 포함하는 적어도 셋 이상의 노이즈 필터부(2100, 2200, 2300; 2000)와, 적층체(1000)의 서로 대향하는 두 측면에 형성되어 노이즈 필터부(2000)와 연결되는 외부 전극(3100, 3200; 3000)과, 적층체(1000) 내의 소정 영역에 마련된 적어도 하나의 내부 전극(510, 520; 500)을 포함한다.11 to 13, the circuit protection device according to the second embodiment of the present invention includes a laminated body 1000 in which a plurality of sheets 100 are laminated, At least three or more noise filter parts 2100, 2200 and 2300 (2000) each including a plurality of noise filters 200 and an external electrode (not shown) connected to the noise filter part 2000, 3100, 3200, and 3000, and at least one internal electrode 510, 520, 500 provided in a predetermined region in the stacked body 1000.

즉, 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 적층체(1000) 내에 적어도 두개의 내부 전극(510, 520)이 적어도 일부 중첩되도록 마련되어 그 사이에 적어도 하나의 캐패시터가 형성된다. 예를 들어, 제 6 시트(106)와 제 8 시트(108) 사이에 두개의 시트(109, 110)가 각각 마련되고, 각각의 시트(109, 110) 상에 소정 형상의 내부 전극(510, 520)이 적어도 일부 중첩되도록 형성되어 캐패시터가 형성된다. 즉, 제 1 및 제 2 내부 전극(510, 520)과 그 사이에 형성된 제 10 시트(110)에 의해 캐패시터가 형성된다. 여기서, 적어도 둘 이상의 내부 전극(510, 520)은 적층체(1000)의 대향되는 두 측면에 각각 형성된 제 1 및 제 2 외부 전극(3100, 3200)의 적어도 어느 하나와 연결될 수 있다. 예를 들어, 제 1 내부 전극(510)은 제 1-3 외부 전극(3130)과 연결되고 제 2 내부 전극(520)은 제 2-2 외부 전극(3220)과 연결될 수 있다. 이때, 외부 전극(3000)의 적어도 하나는 접지 단자와 연결될 수 있는데, 예를 들어 제 1-3 외부 전극(3130)이 접지 단자와 연결될 수 있다. 한편, 제 1 및 제 2 내부 전극(510, 520)의 적어도 하나가 접지 단자와 연결되기 위해 적층체(1000) 외부에 제 3 외부 전극(미도시)이 형성될 수 있다. 즉, 제 1 및 제 2 내부 전극(510, 520)의 적어도 어느 하나는 제 1 및 제 2 외부 전극(3100, 3200)과 연결되지 않고 제 3 외부 전극과 연결될 수 있다. 이때, 제 3 외부 전극은 제 1 및 제 2 외부 전극(3100, 3200)이 형성되지 않은 적층체(1000)의 서로 대향되는 두 면에 형성될 수 있고, 접지 단자와 연결될 수 있다. 따라서, 이 경우 제 1 및 제 2 내부 전극(510, 520)의 어느 하나가 제 3 외부 전극을 통해 접지 단자와 연결될 수 있다. 한편, 캐패시터는 코일 패턴(200) 사이에 형성될 수도 있다. 예를 들어, 도시되지는 않았지만, 제 3 코일 패턴(230)과 제 4 코일 패턴(240) 사이에 캐패시터가 형성될 수 있다. 이를 위해 각각 제 3 및 제 4 코일 패턴(230, 240)이 각각 형성된 제 3 및 제 4 시트(130, 140) 사이에 적어도 하나 이상의 시트가 더 마련되고 적어도 하나 이상의 시트에 적어도 하나 이상의 내부 전극이 형성되어 캐패시터가 구현될 수 있다. 예를 들어, 제 3 및 제 4 시트(130, 140) 사이에 내부 전극(500)이 각각 형성된 시트(109, 110)가 마련되어 캐패시터가 형성될 수 있다. 또한, 하나의 내부 전극이 형성된 하나의 시트가 코일 패턴(200) 사이에 마련될 수 있다. 이때, 하나의 시트가 더 마련되고 내부 전극이 하나 형성되는 경우 내부 전극과 그 상부의 코일 패턴, 그리고 내부 전극과 그 하부의 코일 패턴 사이에 캐패시터가 형성될 수 있다. 즉, 내부 전극과 시트를 사이에 두고 인접한 코일 패턴 사이에 캐패시터가 형성될 수 있다. 물론, 코일 패턴(200) 사이의 적어도 둘 이상의 영역에 적어도 둘 이상의 내부 전극(500)이 각각 형성되어 적층체(1000) 내에 적어도 둘 이상의 캐패시터가 형성될 수도 있다. 이때, 캐패시터를 형성하기 위한 내부 전극(500)은 다양한 형태로 형성될 수 있고, 코일 패턴(200)을 서로 연결하기 위해 내부 전극(500)이 형성된 시트에도 도전 물질이 매립된 홀이 형성되어야 하고, 도전 물질이 매립된 홀과 소정 간격 이격되어 내부 전극(500)이 형성될 수 있다. 따라서, 적층체(1000) 내에 적어도 하나의 캐패시터가 형성되며, 예를 들어 도 13에 도시된 바와 같이 각각의 노이즈 필터에 각각 캐패시터가 형성될 수 있다.That is, in the circuit protection device according to the second embodiment of the present invention, at least two internal electrodes 510 and 520 are provided so as to overlap at least a part of the stacked body 1000, and at least one capacitor is formed therebetween. For example, two sheets 109 and 110 are provided between the sixth sheet 106 and the eighth sheet 108, and on the respective sheets 109 and 110, the internal electrodes 510, 520 are formed to overlap at least a part to form a capacitor. That is, the capacitor is formed by the first and second internal electrodes 510 and 520 and the tenth sheet 110 formed therebetween. At least two internal electrodes 510 and 520 may be connected to at least one of the first and second external electrodes 3100 and 3200 formed on opposite sides of the stack 1000, respectively. For example, the first inner electrode 510 may be connected to the first to third outer electrodes 3130, and the second inner electrode 520 may be connected to the second to second outer electrodes 3220. At this time, at least one of the external electrodes 3000 may be connected to the ground terminal, for example, the first to third external electrodes 3130 may be connected to the ground terminal. Meanwhile, a third external electrode (not shown) may be formed outside the layered structure 1000 to connect at least one of the first and second internal electrodes 510 and 520 to the ground terminal. That is, at least one of the first and second internal electrodes 510 and 520 may be connected to the third external electrode without being connected to the first and second external electrodes 3100 and 3200. At this time, the third external electrode may be formed on two opposite surfaces of the stacked body 1000 where the first and second external electrodes 3100 and 3200 are not formed, and may be connected to the ground terminal. Therefore, in this case, any one of the first and second internal electrodes 510 and 520 may be connected to the ground terminal through the third external electrode. On the other hand, the capacitor may be formed between the coil patterns 200. For example, although not shown, a capacitor may be formed between the third coil pattern 230 and the fourth coil pattern 240. For this purpose, at least one sheet is further provided between the third and fourth sheets 130 and 140 respectively formed with the third and fourth coil patterns 230 and 240, and at least one internal electrode is provided on at least one sheet So that a capacitor can be realized. For example, a sheet 109, 110 in which the internal electrode 500 is formed between the third and fourth sheets 130, 140 may be provided to form a capacitor. In addition, one sheet having one internal electrode may be provided between the coil patterns 200. At this time, if one sheet is further provided and one internal electrode is formed, a capacitor may be formed between the internal electrode and the upper coil pattern, and between the internal electrode and the lower coil pattern. That is, a capacitor may be formed between adjacent coil patterns with the internal electrode and the sheet sandwiched therebetween. Of course, at least two internal electrodes 500 may be formed in at least two regions between the coil patterns 200, and at least two capacitors may be formed in the stacked body 1000. In this case, the internal electrodes 500 for forming the capacitors may be formed in various shapes. In order to connect the coil patterns 200 to each other, a hole in which a conductive material is buried should be formed in the sheet on which the internal electrode 500 is formed And the internal electrode 500 may be formed at a predetermined distance from the hole filled with the conductive material. Accordingly, at least one capacitor is formed in the stacked body 1000, and each capacitor may be formed in each noise filter, for example, as shown in FIG.

상기한 바와 같은 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 코일 패턴(200)의 회전수, 캐패시터의 내부 전극(500)의 면적, 그리고 코일 패턴(200) 사이의 간격, 즉 시트(102 내지 106)의 두께를 조절함으로써 인덕턴스 및 캐패시턴스를 조절할 수 있고, 그에 따라 억제할 수 있는 주파수의 노이즈를 조절할 수 있다. 예를 들어, 시트(102 내지 106)의 두께를 줄이면 낮은 주파수 대역의 노이즈를 억제할 수 있고, 두께를 증가시키면 높은 주파수 대역의 노이즈를 억제할 수 있다. 이렇게 세개의 노이즈 필터부(2000)와 하나 이상의 캐패시터로 이루어진 회로 보호 소자, 즉 공통 모드 노이즈 필터는 적어도 둘 이상의 주파수 대역의 노이즈를 억제할 수 있다. 따라서, 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 둘 이상의 주파수 대역의 노이즈를 억제할 수 있고, 그에 따라 다양한 주파수의 기능을 채용하는 스마트폰 등의 휴대용 전자기기에 이용되어 전자기기의 품질을 향상시킬 수 있다.The circuit protection device according to the second embodiment of the present invention as described above can be fabricated by using the number of revolutions of the coil pattern 200, the area of the internal electrode 500 of the capacitor, and the interval between the coil patterns 200, To 106), it is possible to adjust the inductance and the capacitance, and thus to control the noise of the suppressed frequency. For example, by reducing the thickness of the sheets 102 to 106, noise in a low frequency band can be suppressed, and noise in a high frequency band can be suppressed by increasing the thickness. The circuit protection element consisting of the three noise filter units 2000 and one or more capacitors, that is, the common mode noise filter, can suppress noise in at least two frequency bands. Therefore, the circuit protection device according to the second embodiment of the present invention can suppress noise in two or more frequency bands and is thus used in portable electronic devices such as smart phones employing various frequency functions, Can be improved.

한편, 본 발명에 따른 회로 보호 소자는 복수의 노이즈 필터부(2000)와 ESD 등의 과전압으로부터 전자기기 등을 보호하기 위한 과전압 보호부가 결합된 구조로 마련될 수도 있다. 즉, 적어도 셋 이상의 노이즈 필터(2000)와 과전압 보호부가 결합되어 회로 보호 소자가 구현될 수 있다. 이러한 본 발명의 제 3 실시 예에 따른 회로 보호 소자를 도 14 및 도 15를 이용하여 설명하면 다음과 같다. 도 14은 본 발명의 제 3 실시 예에 따른 회로 보호 소자의 사시도이고, 도 15는 분해 사시도이다.Meanwhile, the circuit protection device according to the present invention may be provided with a structure in which a plurality of noise filter parts 2000 and an overvoltage protection part for protecting electronic devices from overvoltage of ESD or the like are combined. That is, at least three or more noise filters 2000 and the overvoltage protection unit may be combined to implement the circuit protection device. The circuit protection device according to the third embodiment of the present invention will be described with reference to FIGS. 14 and 15. FIG. FIG. 14 is a perspective view of a circuit protection device according to a third embodiment of the present invention, and FIG. 15 is an exploded perspective view.

도 14 및 도 15를 참조하면, 본 발명의 제 3 실시 예에 따른 회로 보호 소자는 복수의 코일 패턴(200)을 각각 포함하는 적어도 세개의 노이즈 필터부(2100, 2200, 2300; 2000)와, 적층체(1000)의 서로 대향하는 두 측면에 형성되어 적어도 세개의 노이즈 필터부(2000)와 연결되는 제 1 및 제 2 외부 전극(3100, 3200)과, 적층체(1000) 내에 마련된 과전압 보호부(5000)와, 제 1 및 제 2 외부 전극(3100, 3200)과 이격되어 적층체(1000)의 서로 대향되는 두 측면에 형성되며 과전압 보호부(5000)와 연결되는 제 3 외부 전극(3300)을 포함할 수 있다. 여기서, 제 3 외부 전극(3300)은 제 1 및 제 2 외부 전극(3100, 3200)이 형성되지 않은 적층체(1000)의 측면에 형성될 수 있다. 예를 들어, 제 1 및 제 2 외부 전극(3100, 3200)이 적층체(1000)의 Y 방향으로 대향되는 두 측면에 형성되고, 제 3 외부 전극(3300)은 적층체(1000)의 X 방향으로 대향되는 두 측면에 형성될 수 있다. 즉, 본 발명의 또 다른 실시 예에 따른 회로 보호 소자는 각각 복수의 코일 패턴(200)을 포함하는 적어도 셋 이상의 노이즈 필터부(2000)가 제 1 및 제 2 외부 전극(3100, 3200)과 연결되고, 적층체(1000) 내부에서 노이즈 필터부(2000)와 이격되어 과전압 보호부(5000)가 마련되어 제 3 외부 전극(3300)과 연결된다. 한편, 도시되지 않았지만, 본 발명의 제 2 실시 예에서 설명된 적어도 하나의 내부 전극을 포함하는 캐패시터가 본 발명의 제 3 실시 예도 적용될 수 있다.14 and 15, the circuit protection device according to the third embodiment of the present invention includes at least three noise filter portions 2100, 2200, 2300, 2000 each including a plurality of coil patterns 200, First and second external electrodes 3100 and 3200 formed on two mutually opposing sides of the layered structure 1000 and connected to at least three noise filter parts 2000 and an overvoltage protection part A third external electrode 3300 formed on two opposite sides of the stack 1000 separated from the first and second external electrodes 3100 and 3200 and connected to the overvoltage protection unit 5000, . ≪ / RTI > Here, the third external electrode 3300 may be formed on the side surface of the layered body 1000 where the first and second external electrodes 3100 and 3200 are not formed. For example, the first and second external electrodes 3100 and 3200 are formed on two sides of the layered body 1000 facing each other in the Y direction, and the third external electrode 3300 is formed in the X direction of the layered body 1000 As shown in Fig. That is, in the circuit protection device according to another embodiment of the present invention, at least three or more noise filter parts 2000 including a plurality of coil patterns 200 are connected to the first and second external electrodes 3100 and 3200 And the overvoltage protection unit 5000 is disposed inside the layered structure 1000 and spaced apart from the noise filter unit 2000 to be connected to the third external electrode 3300. On the other hand, although not shown, a capacitor including at least one internal electrode described in the second embodiment of the present invention can also be applied to the third embodiment of the present invention.

과전압 보호부(5000)는 인출 전극(471 내지 476, 480) 및 홀(361 내지 366)이 각각 선택적으로 형성된 적어도 둘 이상의 시트(111, 112)가 적층되어 구성된다. 여기서, 시트들(111, 112)은 제 1 시트(101)와 제 7 시트(107), 즉 제 1 시트(101)와 하부 커버층 사이에 마련될 수 있다. 물론, 시트들(111, 112)은 제 6 시트(106)와 제 8 시트(108), 즉 제 6 시트(106)와 상부 커버층 사이에 마련될 수도 있다. 시트들(111, 112)은 노이즈 필터부(2000)를 이루는 시트들(100)과 동일 두께 및 동일 형상을 갖는 사각형의 판 형상으로 마련될 수 있다. 또한, 시트들(111, 112)은 비자성체 시트 또는 자성체 시트로 이루어질 수 있다. 예를 들어, 노이즈 필터부(2000)를 이루는 시트들(101 내지 106)은 비자성체 시트로 이루어질 수 있고, 하부 및 상부 커버층으로 이용되는 제 7 및 제 8 시트(107, 108)와 과전압 보호부(5000)가 구성되는 시트들(111, 112)은 자성체 시트로 이루어질 수 있다.The overvoltage protection unit 5000 is formed by stacking at least two sheets 111 and 112 on which lead electrodes 471 to 476 and 480 and holes 361 to 366 are selectively formed, respectively. Here, the sheets 111 and 112 may be provided between the first sheet 101 and the seventh sheet 107, that is, between the first sheet 101 and the lower cover layer. Of course, the sheets 111 and 112 may be provided between the sixth sheet 106 and the eighth sheet 108, that is, between the sixth sheet 106 and the top cover layer. The sheets 111 and 112 may be provided in the shape of a rectangular plate having the same thickness and shape as those of the sheets 100 constituting the noise filter unit 2000. Further, the sheets 111 and 112 may be made of a nonmagnetic sheet or a magnetic sheet. For example, the sheets 101 to 106 constituting the noise filter portion 2000 may be made of a non-magnetic sheet, and the seventh and eighth sheets 107 and 108 used as lower and upper cover layers and the overvoltage protection The sheets 111 and 112 constituting the part 5000 may be made of a magnetic sheet.

시트(112)의 상면에는 복수의 인출 전극(471 내지 476; 470)이 형성된다. 복수의 인출 전극(470)은 제 1 및 제 2 외부 전극(3100, 3200)과 연결되는 복수의 노이즈 필터부(2000)의 인출 전극(410 내지 460)과 각각 동일 위치에 형성될 수 있다. 따라서, 인출 전극(471)은 제 1-1 외부 전극(3110)과 접속되고, 인출 전극(422)은 제 1-2 외부 전극(3120)과 접속되며, 인출 전극(473)은 제 1-3 외부 전극(3130)과 접속될 수 있다. 또한, 인출 전극(474)은 제 2-1 외부 전극(3210)과 접속되고, 인출 전극(475)은 제 2-2 외부 전극(3220)과 접속되며, 인출 전극(476)은 제 2-3 외부 전극(3230)과 접속될 수 있다. 또한, 시트(112) 상에는 복수의 홀(361 내지 366)이 형성되는데, 복수의 홀(361 내지 366)은 복수의 인출 전극(471 내지 476)의 일 단부에 각각 형성될 수 있다. 또한, 복수의 홀(361 내지 366)은 각각 과전압 보호 물질에 의해 매립된다. 과전압 보호 물질은 PVA(Polyvinyl Alcohol) 또는 PVB(Polyvinyl Butyral) 등의 유기물에 Ru, Pt, Pd, Ag, Au, Ni, Cr, W, Fe 등에서 선택된 적어도 하나의 도전성 물질을 혼합한 물질로 형성할 수 있다. 또한, 과전압 보호 물질은 상기 혼합 물질에 ZnO 등의 바리스터 물질 또는 Al2O3 등의 절연성 세라믹 물질을 더 혼합하여 형성할 수 도 있다. 물론, 과전압 보호 물질은 상기 물질 이외에 다양한 물질이 이용될 수 있다. 예를 들어, 과전압 보호 물질은 다공성의 절연 물질 및 공극(void)의 적어도 어느 하나를 이용할 수 있다. 즉, 다공성의 절연 물질이 홀에 매립 또는 도포될 수도 있고, 홀 내에 공극이 형성될 수도 있으며, 다공성의 절연 물질과 도전 물질의 혼합 물질이 홀에 매립 또는 도포될 수도 있다. 또한, 다공성의 절연 물질, 도전 물질 및 공극이 홀 내에서 층을 이루어 형성될 수도 있다. 예를 들어, 도전층 사이에 다공성의 절연층이 형성되며, 절연층 사이에 공극이 형성될 수도 있다. 이때, 공극은 절연층의 복수의 기공이 서로 연결되어 형성될 수도 있다. 여기서, 다공성의 절연 물질은 50∼50000 정도의 유전율을 갖는 강유전체 세라믹이 이용될 수 있다. 예를 들어, 절연성 세라믹은 MLCC 등의 유전체 재료 분말, ZrO, ZnO, BaTiO3, Nd2O5, BaCO3, TiO2, Nd, Bi, Zn, Al2O3 중의 하나 이상을 포함한 혼합물을 이용하여 형성할 수 있다. 이러한 다공성의 절연 물질은 1㎚∼5㎛ 정도 크기의 기공이 복수 형성되어 30%∼80%의 기공률로 형성된 다공성 구조로 형성될 수 있다. 이때, 기공 사이의 최단 거리는 1㎚∼5㎛ 정도일 수 있다. 또한, 과전압 보호 물질로 이용되는 도전 물질은 도전성 세라믹을 이용하여 형성할 수 있으며, 도전성 세라믹은 La, Ni, Co, Cu, Zn, Ru, Bi 중의 하나 이상을 포함한 혼합물을 이용할 수 있다. 한편, 복수의 홀(361 내지 366) 내부가 비어 빈 공간을 유지하고 빈 공간이 과전압 보호 부재로 이용될 수도 있다.A plurality of lead electrodes 471 to 476 (470) are formed on the upper surface of the sheet 112. The plurality of extraction electrodes 470 may be formed at the same positions as the extraction electrodes 410 to 460 of the plurality of noise filter units 2000 connected to the first and second outer electrodes 3100 and 3200, respectively. The lead electrode 471 is connected to the 1-1 external electrode 3110. The lead electrode 422 is connected to the 1-2 external electrode 3120. The lead electrode 473 is connected to the And may be connected to the external electrode 3130. The lead electrode 474 is connected to the 2-1 external electrode 3210. The lead electrode 475 is connected to the 2-2 external electrode 3220. The lead electrode 476 is connected to the 2- And may be connected to the external electrode 3230. A plurality of holes 361 to 366 are formed on the sheet 112. The plurality of holes 361 to 366 may be formed at one end of the plurality of extraction electrodes 471 to 476, respectively. Further, the plurality of holes 361 to 366 are each buried by the overvoltage protection material. The overvoltage protection material may be formed of a material in which at least one conductive material selected from Ru, Pt, Pd, Ag, Au, Ni, Cr, W and Fe is mixed with an organic material such as polyvinyl alcohol (PVA) or polyvinyl butyral . The overvoltage protection material may be formed by further mixing a varistor material such as ZnO or an insulating ceramic material such as Al 2 O 3 to the mixed material. Of course, various materials other than the above-mentioned materials may be used as the overvoltage protection material. For example, the overvoltage protection material may use at least one of porous insulating material and void. That is, a porous insulating material may be embedded or coated in the hole, a void may be formed in the hole, or a mixed material of the porous insulating material and the conductive material may be embedded or coated in the hole. Porous insulating materials, conductive materials and voids may also be formed in layers in the holes. For example, a porous insulating layer may be formed between the conductive layers, and voids may be formed between the insulating layers. At this time, the voids may be formed by connecting a plurality of pores of the insulating layer to each other. Here, as the porous insulating material, a ferroelectric ceramic having a dielectric constant of about 50 to 50,000 can be used. For example, the insulating ceramics may be formed by using a dielectric material powder such as MLCC, a mixture containing at least one of ZrO 2, ZnO, BaTiO 3 , Nd 2 O 5 , BaCO 3 , TiO 2 , Nd, Bi, Zn and Al 2 O 3 . Such a porous insulating material can be formed into a porous structure having a plurality of pores each having a size of 1 nm to 5 탆 and formed with a porosity of 30% to 80%. At this time, the shortest distance between the pores may be about 1 nm to 5 탆. The conductive ceramic used as the overvoltage protection material may be formed using a conductive ceramic. The conductive ceramic may be a mixture containing at least one of La, Ni, Co, Cu, Zn, Ru, and Bi. On the other hand, the inside of the plurality of holes 361 to 366 may maintain a vacant space and the vacant space may be used as the overvoltage protection member.

시트(111)는 시트(112)의 하측에 마련되며, 그 상부에는 인출 전극(480)이 형성된다. 인출 전극(480)은 시트(195)의 일 변으로부터 이와 대향되는 타 변으로 각각 노출되도록 형성될 수 있다. 즉, 인출 전극(480)은 시트(112) 상에 형성된 인출 전극들(471 내지 476)이 노출되는 변과 직교하는 변에 각각 노출되도록 형성된다. 이러한 인출 전극(480)은 적층체(1000)의 서로 대향되는 두 측면에 형성된 제 3 외부 전극(3310, 3320; 3300)과 연결된다. 또한, 인출 전극(480)의 소정 영역은 시트(111)의 홀들(361 내지 366)과 연결되는데, 이를 위해 홀들(361 내지 366)과 연결되는 부분은 다른 영역에 비해 폭이 넓도록 형성될 수 있다.The sheet 111 is provided on the lower side of the sheet 112, and the lead electrode 480 is formed on the sheet 111. The lead electrode 480 may be formed so as to be exposed from one side of the sheet 195 to the other side opposite thereto. That is, the lead electrode 480 is formed so as to be exposed at the side orthogonal to the side on which the lead electrodes 471 to 476 formed on the sheet 112 are exposed. The lead electrodes 480 are connected to third external electrodes 3310, 3320, and 3300 formed on two mutually opposing sides of the layered body 1000. A predetermined region of the lead electrode 480 is connected to the holes 361 to 366 of the sheet 111. To this end, a portion connected to the holes 361 to 366 may be formed to have a width larger than other regions have.

또한, 시트(112) 상에는 시트(미도시)가 마련될 수 있다. 미도시된 시트는 노이즈 필터부(2000)와 과전압 보호부(5000)을 분리하기 위해 마련되며, 이들 사이의 간섭을 억제하는 두께로 형성될 수 있다. 미도시된 시트는 시트들(111, 112)과 동일 두께를 갖는 복수의 시트가 적층되어 형성될 수 있다.Further, a sheet (not shown) may be provided on the sheet 112. The unshown sheet is provided for separating the noise filter unit 2000 and the overvoltage protection unit 5000 and may be formed to have a thickness that suppresses interference therebetween. The unshown sheet may be formed by laminating a plurality of sheets having the same thickness as the sheets 111 and 112.

상기와 같은 본 발명의 제 3 실시 예에 따른 복수의 노이즈 필터부(2000)와 과전압 보호부(5000)가 복합된 회로 보호 소자는 전자기기에 사용되는 신호 입력 단자와 시스템 사이에 제 1 및 제 2 외부 전극(3100, 3200)이 접속되고, 접지 단자에 제 3 외부 전극(3300)이 접속되어 공통 모드 노이즈를 제거할 뿐만 아니라 입출력 단자로 유입되는 정전기 등의 고전압을 접지 단자로 흘려줄 수 있다. 즉, 과전압 보호부(5000)가 입력 단자와 출력 단자 사이에서 접지 단자와 연결되어 회로 보호 소자의 양단 사이에 원하지 않는 소정 전압 이상의 전압이 인가되면, 과전압 보호 물질의 전도성 입자 사이에 방전이 일어나게 되어 접지 단자로 전류를 흘려주고, 해당 회로 보호 소자의 양단 사이의 전압 차이를 줄이게 된다. 예를 들어, 과전압 보호부(5000)는 홀들(361 내지 366) 내에 매립된 과전압 보호 물질이 전도성 물질과 다공성의 절연성 물질이 소정의 비율로 혼합된 상태로 존재할 수 있다. 즉, 절연성 물질 사이에 전도성 입자가 존재하게 되며, 인출 전극(471 내지 476)에 소정 전압 이하의 전압이 인가되는 경우에는 절연 상태를 유지하고, 인출 전극(471 내지 476)에 소정 전압 이상의 전압이 인가되는 경우에는 전도성 입자 사이에 방전이 일어나게 되어 해당 인출 전극(471 내지 476) 사이의 전압 차이를 줄이게 된다. 이때, 회로 보호 소자의 양단은 도통 상태가 되는 것이 아니기 때문에, 입력 신호는 왜곡 없이 그대로 입출력 단자에 전달된다. 즉, 회로 보호 소자는 정전기 발생시에도 해당 정전기는 해당 회로 보호 소자를 통하여 접지로 빠져나가게 되어 회로를 보호하는 동시에 시스템이 주고받는 신호는 그대로 유지된다.The circuit protection device in which the plurality of noise filter units 2000 and the overvoltage protection unit 5000 according to the third embodiment of the present invention are combined has a first input terminal and a second input output terminal, 2 external electrodes 3100 and 3200 are connected to the ground terminal and the third external electrode 3300 is connected to the ground terminal to remove the common mode noise and to flow a high voltage such as static electricity to the input and output terminals to the ground terminal . That is, when the overvoltage protection unit 5000 is connected to the ground terminal between the input terminal and the output terminal and a voltage equal to or higher than an undesired predetermined voltage is applied between both terminals of the circuit protection element, a discharge occurs between the conductive particles of the overvoltage protection material The current is supplied to the ground terminal and the voltage difference between both ends of the circuit protection element is reduced. For example, the overvoltage protection unit 5000 may include the overvoltage protection material embedded in the holes 361 to 366 in a state where the conductive material and the porous insulating material are mixed at a predetermined ratio. That is, when conductive particles are present between the insulating materials and a voltage lower than a predetermined voltage is applied to the drawing electrodes 471 to 476, the insulating state is maintained, and a voltage higher than a predetermined voltage is applied to the drawing electrodes 471 to 476 A discharge is generated between the conductive particles, thereby reducing the voltage difference between the corresponding extraction electrodes 471 to 476. At this time, since both ends of the circuit protection element are not in a conductive state, the input signal is directly transmitted to the input / output terminal without distortion. That is, even when a static electricity is generated in the circuit protection device, the static electricity is discharged to the ground through the corresponding circuit protection device, thereby protecting the circuit, and the signal transmitted and received by the system is maintained.

도 16 내지 도 20은 본 발명의 제 4 실시 예에 따른 회로 보호 소자를 설명하기 위한 도면들이다. 즉, 도 16은 회로도이고, 도 17 및 도 19은 제 4 실시 예들에 따른 개략 투시 평면도이며, 도 18 및 도 20는 도 17 및 도 19의 일부 분리 사시도이다.16 to 20 are views for explaining a circuit protection device according to a fourth embodiment of the present invention. 16 is a circuit diagram, Figs. 17 and 19 are a schematic perspective plan view according to the fourth embodiment, and Figs. 18 and 20 are a partially separated perspective view of Figs. 17 and 19. Fig.

도 16에 도시된 바와 같이, 회로 보호 소자와 연결된 세개의 라인, 즉 각각 세개의 입력 라인 및 출력 라인에 캐패시터가 형성된다. 이렇게 접지 단자로 동일한 캐패시턴스를 구현하면 차동 신호는 캐패시턴스를 인식하지 못하고 통과하지만 공통 모드만 캐패시턴스에 의해 필터링된다. 이를 위해 입력 단자와 출력 단자에 모두 연결되거나, 입력 단자 또는 출력 단자의 어느 한쪽에만 연결될 수 있다. 구체적으로, 도 17 및 도 18에 도시된 바와 같이 제 1 및 제 2 외부 전극(3100, 3200)에 각각 연결된 복수의 내부 전극(511, 512, 513, 521, 522, 523)과 내부 전극의 하측 또는 상측에 제 3 외부 전극(3300)과 연결된 공통 전극(530)이 마련될 수 있다. 이때, 복수의 내부 전극들(511, 512, 513, 521, 522, 523)은 서로 이격되며 공통 전극(530)과 소정 영역 중첩될 수 있다. 또한, 내부 전극들(511, 512, 513, 521, 522, 523)이 형성된 시트(114)의 하측 또는 상측에 공통 전극(530)이 형성된 시트(113)이 마련되며, 이들 시트(114, 115)는 본 발명의 실시 예들에 따른 적층체(1000) 내부에 마련될 수 있다. 예를 들어, 본 발명의 제 1 및 제 3 실시 예의 노이즈 필터부(2000)와 상부 커버층, 즉 제 8 시트(108) 사이에 마련될 수 있다. 물론, 본 발명의 제 2 실시 예의 내부 전극이 형성된 시트, 즉 도 12의 시트(109, 110) 대신에 시트들(114, 115)가 마련될 수 있다. 따라서, 내부 전극들(511, 512, 513, 521, 522, 523)과 공통 전극(530) 사이에 캐패시턴스가 구현될 수 있다. 또한, 이러한 캐패시터는 과전압 보호부와 함께 구현될 수도 있다.As shown in Fig. 16, a capacitor is formed in three lines connected to the circuit protection element, i.e., three input lines and three output lines, respectively. When the same capacitance is realized by the ground terminal, the differential signal passes through the capacitor without recognizing the capacitance, but only the common mode is filtered by the capacitance. To this end, it may be connected to both the input terminal and the output terminal, or to either the input terminal or the output terminal. Specifically, as shown in FIGS. 17 and 18, a plurality of internal electrodes 511, 512, 513, 521, 522, and 523 connected to the first and second external electrodes 3100 and 3200, Or a common electrode 530 connected to the third external electrode 3300 on the upper side. At this time, the plurality of internal electrodes 511, 512, 513, 521, 522, 523 are spaced apart from each other and overlap the common electrode 530 in a predetermined area. A sheet 113 on which a common electrode 530 is formed is provided below or above the sheet 114 on which the internal electrodes 511, 512, 513, 521, 522, 523 are formed, May be provided inside the laminated body 1000 according to the embodiments of the present invention. For example, it may be provided between the noise filter portion 2000 of the first and third embodiments of the present invention and the upper cover layer, i.e., the eighth sheet 108. Of course, the sheet 114, 115 may be provided instead of the sheet 109, 110 of FIG. 12, in which the internal electrode of the second embodiment of the present invention is formed. Therefore, a capacitance can be realized between the internal electrodes 511, 512, 513, 521, 522, 523 and the common electrode 530. Also, such a capacitor may be implemented together with an overvoltage protection unit.

또한, 도 18에 도시된 바와 같이 제 1 외부 전극(5100)에 각각 연결된 내부 전극들(511, 512, 513)과, 그 하측에 마련되며 제 3 외부 전극(6300)과 연결된 된 공통 전극(530)과, 그 하측에 마련되며 제 2 외부 전극(5200)에 각각 연결된 내부 전극들(521, 522, 523)이 형성될 수 있다. 즉, 내부 전극들(510), 공통 전극(530) 및 내부 전극들(520)이 적층될 수 있다. 이때, 내부 전극들(510)과 내부 전극들(520)은 중첩되며, 공통 전극(530)과 중첩될 수 있다. 또한, 내부 전극들(511, 512, 513)이 소정의 시트(115) 상에 형성되고, 공통 전극(530)이 소정의 시트(114) 상에 형성되며, 내부 전극들(521, 522, 523)이 소정의 시트(113) 상에 형성되어 이들 시트(113, 114, 115)가 적층될 수 있다. 또한, 이들 시트들(113, 114, 115)는 본 발명의 실시 예들에 따른 적층체(1000) 내부에 마련될 수 있다. 예를 들어, 본 발명의 제 1 및 제 3 실시 예의 노이즈 필터부(2000)와 상부 커버층, 즉 제 8 시트(108) 사이에 마련될 수 있다. 물론, 본 발명의 제 2 실시 예의 내부 전극이 형성된 시트, 즉 도 12의 시트(109, 110) 대신에 시트들(114, 115)가 마련될 수 있다. 따라서, 내부 전극들(511, 512, 513, 521, 522, 523)과 공통 전극(530) 사이에 캐패시턴스가 구현될 수 있다. 또한, 이러한 캐패시터는 과전압 보호부와 함께 구현될 수도 있다.18, inner electrodes 511, 512 and 513 connected to the first outer electrode 5100 and a common electrode 530 connected to the third outer electrode 6300, which are provided below the inner electrodes 511, 512 and 513, respectively, And internal electrodes 521, 522 and 523 provided on the lower side thereof and connected to the second external electrode 5200, respectively. That is, the internal electrodes 510, the common electrode 530, and the internal electrodes 520 may be stacked. At this time, the internal electrodes 510 and the internal electrodes 520 overlap and can overlap with the common electrode 530. Internal electrodes 511, 512 and 513 are formed on a predetermined sheet 115, a common electrode 530 is formed on a predetermined sheet 114, and internal electrodes 521, 522 and 523 Are formed on the predetermined sheet 113 so that these sheets 113, 114, and 115 can be laminated. In addition, these sheets 113, 114, and 115 may be provided inside the laminated body 1000 according to the embodiments of the present invention. For example, it may be provided between the noise filter portion 2000 of the first and third embodiments of the present invention and the upper cover layer, i.e., the eighth sheet 108. Of course, the sheet 114, 115 may be provided instead of the sheet 109, 110 of FIG. 12, in which the internal electrode of the second embodiment of the present invention is formed. Therefore, a capacitance can be realized between the internal electrodes 511, 512, 513, 521, 522, 523 and the common electrode 530. Also, such a capacitor may be implemented together with an overvoltage protection unit.

도 21 및 도 22는 본 발명의 실시 예들에 따른 공통 모드 노이즈를 제거할 수 있는 회로 보호 소자의 회로도 및 그에 따른 공통 모드 노이즈의 파형도이다.21 and 22 are circuit diagrams of a circuit protection element capable of removing common mode noise according to embodiments of the present invention, and waveforms of common mode noise according to the circuit diagram.

도 21 의 (a)는 본 발명의 제 1 실시 예로서 세 개의 신호 라인에 각각 노이즈 필터부가 형성된 회로 보호 소자의 회로도이다. 즉, 본 발명의 제 1 실시 예에 따른 적층체 내에 세개의 노이즈 필터부가 마련된 회로 보호 소자의 회로도이다. 또한, 도 21의 (b)는 본 발명의 제 1 실시 예에 따른 회로 보호 소자를 적용하지 않는 경우와 적용한 경우의 공통 모드 노이즈의 파형도이다. 여기서, 도면 부호 20은 본 발명에 따른 회로 보호 소자를 적용하지 않은 경우의 공통 모드 노이즈 성분이고, 도면 부호 30은 회로 보호 소자를 적용한 경우의 공통 모드 노이즈 성분이다. 도시된 바와 같이 회로 보호 소자를 적용하지 않은 경우 공통 모드 노이즈 성분이 크게 나타나지만, 회로 보호 소자를 적용하는 경우 공통 모드 노이즈 성분을 크게 줄일 수 있다.21A is a circuit diagram of a circuit protection element in which noise filter portions are respectively provided in three signal lines as a first embodiment of the present invention. That is, it is a circuit diagram of a circuit protection element provided with three noise filter portions in a laminate according to the first embodiment of the present invention. FIG. 21 (b) is a waveform diagram of common mode noise when the circuit protection device according to the first embodiment of the present invention is not applied and when it is applied. FIG. Here, reference numeral 20 denotes a common mode noise component when the circuit protection element according to the present invention is not applied, and reference numeral 30 denotes a common mode noise component when a circuit protection element is applied. As shown, the common mode noise component is large when the circuit protection element is not applied, but the common mode noise component can be greatly reduced when the circuit protection element is applied.

도 22의 (a)는 본 발명의 제 2 실시 예로서 세 개의 신호 라인에 복수의 노이즈 필터 및 캐패시터가 형성된 회로 보호 소자의 회로도이다. 즉, 본 발명의 제 2 실시 예에 따른 적층체 내에 세 개의 노이즈 필터부가 마련되고 이들 사이에 캐패시터가 형성된 회로 보호 소자의 회로도이다. 또한, 도 22의 (b)는 이러한 회로 보호 소자를 적용하지 않는 경우(도면 부호 40)와 적용한 경우(도면 부호 50)의 공통 모드 노이즈의 파형도이다. 도시된 바와 같이 회로 보호 소자를 적용한 경우 공통 모드 노이즈 성분을 크게 줄일 수 있다. 한편, 이러한 회로의 예시 이외에 다양한 L, C, 공통 모드 필터의 조합으로 공통 모드 노이즈를 제거할 수 있다.22 (a) is a circuit diagram of a circuit protection element in which a plurality of noise filters and capacitors are formed on three signal lines, according to a second embodiment of the present invention. That is, it is a circuit diagram of a circuit protection element in which three noise filter portions are provided in the stacked body according to the second embodiment of the present invention, and a capacitor is formed therebetween. Fig. 22 (b) is a waveform diagram of the common mode noise when the circuit protection element is not applied (reference numeral 40) and when the circuit protection element is applied (reference numeral 50). As shown in the figure, when a circuit protection element is applied, the common mode noise component can be greatly reduced. On the other hand, common mode noise can be removed by a combination of various L, C, and common mode filters in addition to the circuit example.

본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.The present invention is not limited to the above-described embodiments, but may be embodied in various forms. In other words, the above-described embodiments are provided so that the disclosure of the present invention is complete, and those skilled in the art will fully understand the scope of the invention, and the scope of the present invention should be understood by the appended claims .

1000 : 적층체 2000 : 노이즈 필터부
3000 : 외부 전극 4000 : 표면 개질 부재
5000 : 과전압 보호부
1000: laminate 2000: noise filter part
3000: external electrode 4000: surface modification member
5000: Overvoltage Protection Unit

Claims (13)

수직 방향으로 마련된 하부 커버층 및 상부 커버층;
상기 하부 커버층과 상부 커버층 사이에 마련된 복수의 시트;
상기 복수의 시트 상에 스파이럴 형태로 각각 형성된 코일 패턴을 포함하고,
적어도 두개의 코일 패턴이 상하 연결되어 하나의 노이즈 필터부를 구성하며,
서로 수직 방향으로 형성된 적어도 셋 이상의 노이즈 필터부를 포함하는 회로 보호 소자.
A lower cover layer and an upper cover layer provided in a vertical direction;
A plurality of sheets provided between the lower cover layer and the upper cover layer;
And a coil pattern formed on the plurality of sheets in a spiral shape,
At least two coil patterns are vertically connected to constitute one noise filter section,
And at least three or more noise filter portions formed in mutually perpendicular directions.
청구항 1에 있어서, 하부 커버층, 복수의 시트 및 상부 커버층이 적층된 적층체의 외부에 마련되며, 상기 셋 이상의 노이즈 필터부와 각각 연결된 복수의 외부 전극을 포함하는 회로 보호 소자.
The circuit protection device according to claim 1, comprising a lower cover layer, a plurality of sheets, and a plurality of external electrodes provided outside the stacked layers of the upper cover layers and connected to the at least three noise filter portions.
청구항 2에 있어서, 상기 셋 이상의 노이즈 필터부와 각각 연결된 외부 전극은 노이즈 필터부의 수에 대응되는 수의 신호 라인에 각각 연결된 회로 보호 소자.
The circuit protection device according to claim 2, wherein the external electrodes connected to the at least three noise filter portions are respectively connected to the number of signal lines corresponding to the number of the noise filter portions.
청구항 3에 있어서, 상기 세개의 신호 라인 각각의 공통 모드 노이즈와 두 신호 라인 사이의 공통 모드 노이즈를 제거하는 회로 보호 소자.
4. The circuit protection device of claim 3, wherein common mode noise of each of the three signal lines and common mode noise between the two signal lines are eliminated.
청구항 2에 있어서, 수직 방향으로 적층된 제 1 내지 제 6 시트와,
상기 제 1 내지 제 6 시트 상에 각각 스파이럴 형태로 형성된 제 1 내지 제 6 코일 패턴을 포함하고,
제 1 및 제 4 코일 패턴이 연결되고, 제 2 내지 제 5 코일 패턴이 연결되며, 제 3 및 제 6 코일 패턴이 연결된 회로 보호 소자.
The image forming apparatus according to claim 2, further comprising first through sixth sheets stacked in a vertical direction,
And first to sixth coil patterns formed in a spiral shape on the first to sixth sheets, respectively,
The first and fourth coil patterns are connected, the second to fifth coil patterns are connected, and the third and sixth coil patterns are connected.
청구항 2에 있어서, 수직 방향으로 적층된 제 1 내지 제 6 시트와,
상기 제 1 내지 제 6 시트 상에 각각 형성된 제 1 내지 제 6 코일 패턴을 포함하고,
제 3 및 제 4 코일 패턴이 연결되고, 제 2 내지 제 5 코일 패턴이 연결되며, 제 1 및 제 6 코일 패턴이 연결된 회로 보호 소자.
The image forming apparatus according to claim 2, further comprising first through sixth sheets stacked in a vertical direction,
And first to sixth coil patterns respectively formed on the first to sixth sheets,
The third and fourth coil patterns are connected, the second to fifth coil patterns are connected, and the first and sixth coil patterns are connected.
청구항 1에 있어서, 적어도 하나의 노이즈 필터부는 코일 패턴의 회전 수가 다른 회로 보호 소자.The circuit protection element according to claim 1, wherein the at least one noise filter portion has a number of revolutions of the coil pattern. 청구항 1에 있어서, 적어도 하나의 노이즈 필터부는 코일 패턴의 중심에 형성된 자심을 더 포함하는 회로 보호 소자.
The circuit protection element of claim 1, wherein the at least one noise filter portion further comprises a magnetic core formed at the center of the coil pattern.
청구항 1에 있어서, 상기 적층체 내에 마련된 적어도 하나의 캐패시터를 더 포함하는 회로 보호 소자.
The circuit protection element of claim 1, further comprising at least one capacitor provided in the stack.
청구항 2 내지 청구항 9 중 어느 한 항에 있어서, 적층체 내에 마련된 적어도 하나의 과전압 보호부를 더 포함하는 회로 보호 소자.
The circuit protection device according to any one of claims 2 to 9, further comprising at least one overvoltage protection portion provided in the laminate.
청구항 10에 있어서, 상기 노이즈 필터부가 형성된 시트는 비자성체 시트이고, 상기 과전압 보호부가 형성된 시트는 자성체 시트인 회로 보호 소자.
11. The circuit protection device according to claim 10, wherein the sheet on which the noise filter section is formed is a non-magnetic substance sheet, and the sheet on which the overvoltage protection section is formed is a magnetic substance sheet.
청구항 2에 있어서, 상기 적층체 표면의 적어도 일부에 형성되며, 상기 적층체의 표면과는 다른 재질의 표면 개질 부재를 더 포함하는 회로 보호 소자.
The circuit protection device according to claim 2, further comprising a surface modification member formed on at least a part of the surface of the laminate, the surface modification member being made of a material different from the surface of the laminate.
상부 및 하부 커버층과, 상기 상부 및 하부 커버층 사이에 복수의 시트가 적층된 적층체;
상기 상부 및 하부 커버층 사이에 마련된 셋 이상의 노이즈 필터부와 적어도 하나의 과전압 보호부; 및
상기 적층체 표면의 적어도 일부에 형성되며, 상기 적층체의 표면과는 다른 재질의 표면 개질 부재를 포함하고,
상기 셋 이상의 노이즈 필터부는 상기 적층체 내의 상기 상부 커버층과 상기 과전압 보호부 사이에 서로 이격되어 마련되며, 각각 복수의 코일 패턴을 구비하고,
상기 과전압 보호부는 상기 적층체 내의 상기 노이즈 필터부와 상기 하부 커버층 사이에 마련되며,
상기 노이즈 필터부는 비자성체 시트에 형성되고, 상기 과전압 보호부는 자성체 시트에 형성되며,
상기 표면 개질 부재는 산화물이 분산되어 형성된 회로 보호 소자.
A laminate in which a plurality of sheets are stacked between an upper and a lower cover layer, and between the upper and lower cover layers;
At least one over-voltage protecting portion, at least three noise filter portions provided between the upper and lower cover layers; And
And a surface modification member formed on at least a part of the surface of the laminate and made of a material different from that of the surface of the laminate,
The three or more noise filter portions are provided to be spaced apart from each other between the upper cover layer and the overvoltage protection portion in the laminate and each have a plurality of coil patterns,
Wherein the overvoltage protection portion is provided between the noise filter portion and the lower cover layer in the laminate,
Wherein the noise filter portion is formed in a non-magnetic sheet, the overvoltage protection portion is formed in a magnetic sheet,
Wherein the surface modification member is formed by dispersing oxides.
KR1020180086076A 2016-03-07 2018-07-24 Circuit protection device KR102216555B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160027325 2016-03-07
KR20160027325 2016-03-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160180228A Division KR20170104366A (en) 2016-03-07 2016-12-27 Circuit protection device

Publications (2)

Publication Number Publication Date
KR20180088611A true KR20180088611A (en) 2018-08-06
KR102216555B1 KR102216555B1 (en) 2021-02-17

Family

ID=59926946

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160180228A KR20170104366A (en) 2016-03-07 2016-12-27 Circuit protection device
KR1020180086076A KR102216555B1 (en) 2016-03-07 2018-07-24 Circuit protection device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160180228A KR20170104366A (en) 2016-03-07 2016-12-27 Circuit protection device

Country Status (4)

Country Link
JP (1) JP2019514196A (en)
KR (2) KR20170104366A (en)
CN (1) CN108780795B (en)
TW (1) TWI655747B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019112329A1 (en) * 2017-12-07 2019-06-13 주식회사 아모텍 Diode composite device and manufacturing method therefor
KR102084066B1 (en) * 2018-06-12 2020-03-04 주식회사 모다이노칩 Sheet laminated device
KR20240030266A (en) * 2022-08-30 2024-03-07 주식회사 아모텍 Multilayer common mode filter
KR20240030264A (en) * 2022-08-30 2024-03-07 주식회사 아모텍 Multilayer common mode filter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273953A (en) * 1998-03-24 1999-10-08 Murata Mfg Co Ltd Laminated common mode choke coil
JP2007259026A (en) * 2006-03-23 2007-10-04 Mitsubishi Materials Corp Multilayer noise filter
KR100876206B1 (en) 2007-04-11 2008-12-31 주식회사 이노칩테크놀로지 Circuit protection device and manufacturing method thereof
JP4458093B2 (en) * 2005-01-07 2010-04-28 株式会社村田製作所 Electronic component and electronic component manufacturing method
KR101135354B1 (en) * 2010-10-14 2012-04-16 주식회사 이노칩테크놀로지 Circuit protection device and method of manufacturing the same
WO2013031842A1 (en) * 2011-09-02 2013-03-07 株式会社 村田製作所 Ferrite ceramic composition, ceramic electronic component, and production method for ceramic electronic component
KR101554333B1 (en) * 2014-03-28 2015-09-21 주식회사 이노칩테크놀로지 Circuit protection device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358017A (en) * 2000-06-12 2001-12-26 Murata Mfg Co Ltd Laminated coil component
CN1220328C (en) * 2001-06-21 2005-09-21 株式会社村田制作所 Noise filter
JP2004072006A (en) * 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd Laminated common-mode noise filter
JP2004214643A (en) * 2002-12-17 2004-07-29 Tdk Corp Laminated chip varistor and manufacturing method therefor
JP2005223262A (en) * 2004-02-09 2005-08-18 Mitsubishi Materials Corp Multilayer common mode choke coil and its manufacturing process
KR100845948B1 (en) * 2007-04-11 2008-07-11 주식회사 이노칩테크놀로지 Circuit protection device and method of manufacturing the same
WO2013031873A1 (en) * 2011-08-31 2013-03-07 株式会社村田製作所 Laminated common mode choke coil, and high-frequency component
WO2013038893A1 (en) * 2011-09-14 2013-03-21 株式会社村田製作所 Esd protection device and method of manufacturing same
WO2013164952A1 (en) * 2012-05-02 2013-11-07 株式会社村田製作所 Electronic component
JP6074653B2 (en) * 2012-09-07 2017-02-08 パナソニックIpマネジメント株式会社 Common mode noise filter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11273953A (en) * 1998-03-24 1999-10-08 Murata Mfg Co Ltd Laminated common mode choke coil
JP4458093B2 (en) * 2005-01-07 2010-04-28 株式会社村田製作所 Electronic component and electronic component manufacturing method
JP2007259026A (en) * 2006-03-23 2007-10-04 Mitsubishi Materials Corp Multilayer noise filter
KR100876206B1 (en) 2007-04-11 2008-12-31 주식회사 이노칩테크놀로지 Circuit protection device and manufacturing method thereof
KR101135354B1 (en) * 2010-10-14 2012-04-16 주식회사 이노칩테크놀로지 Circuit protection device and method of manufacturing the same
WO2013031842A1 (en) * 2011-09-02 2013-03-07 株式会社 村田製作所 Ferrite ceramic composition, ceramic electronic component, and production method for ceramic electronic component
KR101554333B1 (en) * 2014-03-28 2015-09-21 주식회사 이노칩테크놀로지 Circuit protection device

Also Published As

Publication number Publication date
TWI655747B (en) 2019-04-01
JP2019514196A (en) 2019-05-30
TW201803083A (en) 2018-01-16
CN108780795B (en) 2023-06-20
KR20170104366A (en) 2017-09-15
KR102216555B1 (en) 2021-02-17
CN108780795A (en) 2018-11-09

Similar Documents

Publication Publication Date Title
KR102216555B1 (en) Circuit protection device
KR102084066B1 (en) Sheet laminated device
US8493704B2 (en) Circuit protection device and method of manufacturing the same
KR101825695B1 (en) Circuit protection device
KR101554333B1 (en) Circuit protection device
TWI614990B (en) Circuit protection device
KR102084737B1 (en) Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same
KR101900881B1 (en) Laminate type device
KR101949442B1 (en) Complex component and electronic device having the same
JP2007214509A (en) Laminated electronic component
KR102053356B1 (en) Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same
KR102122026B1 (en) Stacking type filter
KR101934084B1 (en) Complex component and electronic device having the same
KR102053355B1 (en) Laminated component and electronic device having the same
KR102522082B1 (en) Laminated device
WO2017155250A1 (en) Circuit protection element
KR20180044018A (en) Circuit protection device
KR20090037099A (en) Laminated chip element
KR20070090677A (en) Laminated chip device and method of manufacturing thereof
WO2019107984A1 (en) Stacked filter
WO2018124492A1 (en) Complex device and electronic device having same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant