KR20180044018A - Circuit protection device - Google Patents

Circuit protection device Download PDF

Info

Publication number
KR20180044018A
KR20180044018A KR1020160137564A KR20160137564A KR20180044018A KR 20180044018 A KR20180044018 A KR 20180044018A KR 1020160137564 A KR1020160137564 A KR 1020160137564A KR 20160137564 A KR20160137564 A KR 20160137564A KR 20180044018 A KR20180044018 A KR 20180044018A
Authority
KR
South Korea
Prior art keywords
circuit protection
electrode
electrodes
protection device
sheet
Prior art date
Application number
KR1020160137564A
Other languages
Korean (ko)
Inventor
박인길
노태형
조승훈
이명호
남병문
남재연
Original Assignee
주식회사 모다이노칩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 모다이노칩 filed Critical 주식회사 모다이노칩
Priority to KR1020160137564A priority Critical patent/KR20180044018A/en
Publication of KR20180044018A publication Critical patent/KR20180044018A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F2017/0093Common mode choke coil

Abstract

The present invention provides a circuit protection device which simultaneously restrains or removes a common mode noise and a differential mode noise. The circuit protection device comprises: a laminate in which a plurality of sheets are stacked; at least one inductor provided in the laminate; at least one capacitor unit provided in the laminate; and first and second external electrodes selectively connected to the inductor and the capacitor unit.

Description

회로 보호 소자{Circuit protection device}Circuit protection device < RTI ID = 0.0 >

본 발명은 회로 보호 소자에 관한 것으로, 특히 공통 모드(common mode) 및 차동 모드(differential mode)의 노이즈를 제거 또는 억제할 수 있는 회로 보호 소자에 관한 것이다.The present invention relates to a circuit protection device, and more particularly, to a circuit protection device capable of removing or suppressing noise in a common mode and a differential mode.

최근들어, 휴대용 전자 기기, 예컨데 스마트폰 등의 다기능화에 따라 다양한 주파수 대역이 사용되고 있다. 즉, 하나의 스마트폰 내에서 무선 LAN(wireless LAN), 블루투스(bluetooth), GPS 등 다른 주파수 대역을 이용하는 복수의 기능을 채용하게 되었고, 그에 따라 스마트폰은 단순히 통신 수단을 넘어 멀티미디어 기기로 이용되고 있다. 또한, 지속적으로 HD급 고화질 영상에 대한 요구가 지속되고 있다. 이러한 요구에 따라 고속 통신 방식인 차동 시그널링(differential signalling)이 스마트폰의 LCD, 카메라, USB 라인에 적용되었다.2. Description of the Related Art In recent years, various frequency bands have been used in accordance with multifunctionality of portable electronic devices, for example, smart phones. That is, a plurality of functions using different frequency bands such as a wireless LAN (wireless LAN), a bluetooth, and a GPS are adopted in one smart phone, and thus a smart phone is used as a multimedia device beyond communication means have. Also, there is a continuing demand for high-definition (HD) quality video. In response to these demands, differential signaling, a high-speed communication method, has been applied to LCDs, cameras and USB lines of smart phones.

차동 시그널링 전송 방식은 공통 모드 노이즈를 발생시키며, 이는 안테나의 성능을 저하시키는 문제를 발생시킨다. 이러한 공통 모드 노이즈를 제거하기 위해 공통 모드 필터가 널리 이용되고 있다. 공통 모드 필터는 두 개의 초크 코일(choke coil)이 하나로 합체된 구조를 가지며, 차동 모드(differential mode)의 신호 전류를 통과시키고 공통 모드의 노이즈 전류만을 제거할 수 있다. 즉, 공통 모드 필터는 교류 전류인 차동 모드의 신호 전류와 공통 모드의 노이즈 전류를 분류 및 제거할 수 있다. 뿐만 아니라, 스마트폰 등의 휴대용 전자 기기의 다양한 주파수의 노이즈를 억제하고, 내부 회로 사이의 노이즈를 억제하기 위해 복수의 회로 보호 소자가 이용되고 있다. The differential signaling transmission scheme generates a common mode noise, which causes a problem of deteriorating the performance of the antenna. Common mode filters are widely used to eliminate such common mode noise. The common mode filter has a structure in which two choke coils are combined into one, can pass a signal current in a differential mode, and can remove only a common mode noise current. That is, the common mode filter can classify and remove the signal current of the differential mode and the noise current of the common mode, which are alternating currents. In addition, a plurality of circuit protection elements are used to suppress noise at various frequencies of portable electronic devices such as smart phones and to suppress noise between internal circuits.

그런데, 공통 모드 노이즈 뿐만 아니라 차동 모드 노이즈까지 제거할 경우 안테나 성능이 좋아지는 경우가 더러 있었으며, 이에 따라 두가지 성분 모두를 제거할 수 있는 필터가 필요하게 되었다. 이는 모든 스마트폰에 적용되는 것은 아니며 차동 모드가 주요 노이즈원일 경우에 이러한 필터를 사용할 필요가 있다.However, when the common mode noise as well as the differential mode noise are removed, the antenna performance is improved. Therefore, a filter capable of removing both components is required. This does not apply to all smartphones and it is necessary to use these filters when the differential mode is a major source of noise.

한국특허등록 제10-0578296호Korea Patent No. 10-0578296

본 발명은 공통 모드 노이즈 및 차동 모드 노이즈를 모두 제거 또는 억제할 수 있는 회로 보호 소자를 제공한다.The present invention provides a circuit protection element that can eliminate or suppress both common mode noise and differential mode noise.

본 발명의 일 양태에 따른 회로 보호 소자는 복수의 시트가 적층된 적층체; 상기 적층체 내부에 마련된 적어도 하나의 인덕터; 상기 적층체 내부에 마련된 적어도 하나의 캐패시터부; 및 상기 인덕터 및 캐패시터부와 선택적으로 연결되는 제 1 및 제 2 외부 전극을 포함하고, 공통 모드 노이즈 및 차동 모드 노이즈를 동시에 억제 또는 제거한다.According to an aspect of the present invention, there is provided a circuit protection device comprising: a laminate in which a plurality of sheets are stacked; At least one inductor provided in the laminate; At least one capacitor portion provided in the laminate; And first and second external electrodes selectively connected to the inductor and the capacitor unit, wherein the common mode noise and the differential mode noise are simultaneously suppressed or eliminated.

상기 시트는 페라이트, LTCC, MLCC, HTCC, 바리스터 재료의 적어도 하나를 포함한다.The sheet comprises at least one of ferrite, LTCC, MLCC, HTCC, and varistor materials.

상기 적층체의 최외곽에 유리질의 층이 더 형성되거나, 표면 개질 부재가 더 형성된다.A glassy layer is further formed on the outermost portion of the laminate or a surface modifying member is further formed.

상기 인덕터는 복수의 코일 패턴을 포함하고, 상기 캐패시터부는 복수의 내부 전극을 포함한다.The inductor includes a plurality of coil patterns, and the capacitor portion includes a plurality of internal electrodes.

상기 코일 패턴은 선폭 및 선간 사이의 간격의 비가 0.5 내지 2이거나, 상기 코일 패턴의 두께와 상기 내부 전극의 두께의 비가 0.5 내지 2이다.The ratio of the line width to the line-to-line spacing is 0.5 to 2 or the ratio of the thickness of the coil pattern to the thickness of the internal electrode is 0.5 to 2.

상기 복수의 코일 패턴은 수직 방향으로 형성된 전도성 물질이 매립된 홀을 통해 연결되고, 상기 전도성 물질이 매립된 홀은 50㎛ 내지 500㎛ 직경의 다양한 형상으로 형성된다.The plurality of coil patterns are connected to each other through a hole filled with a conductive material formed in a vertical direction, and the hole into which the conductive material is embedded is formed into various shapes with a diameter of 50 mu m to 500 mu m.

상기 코일 패턴과 연결되어 외부로 인출되는 제 1 인출 전극 및 상기 내부 회로와 연결되어 외부로 인출되는 제 2 인출 전극을 더 포함한다.A first lead-out electrode connected to the coil pattern and drawn out to the outside, and a second lead-out electrode connected to the inner circuit and drawn out to the outside.

상기 내부 전극은 상기 코일 패턴과 함께 제 1 외부 전극과 연결되는 데이터 전극과, 상기 코일 패턴이 연결되지 않는 제 2 외부 전극과 연결되는 접지 전극을 포함한다.The internal electrode includes a data electrode connected to the first external electrode together with the coil pattern, and a ground electrode connected to a second external electrode to which the coil pattern is not connected.

상기 제 2 외부 전극은 접지 단자와 연결되며, 접지 단자 양단간의 저항은 10Ω 이하이다.The second external electrode is connected to the ground terminal, and the resistance between the both ends of the ground terminal is 10? Or less.

상기 코일 패턴 및 내부 전극은 Ag, Ag/Pd, Ag/Pt, Pd, Pt, Cu, Al 중 적어도 하나로 형성된다.The coil pattern and the internal electrode are formed of at least one of Ag, Ag / Pd, Ag / Pt, Pd, Pt, Cu and Al.

상기 코일 패턴 사이의 도선 저항이 50Ω 이하이고, 상기 캐패시터 전극과 상기 접지 전극 사이의 캐패시턴스가 100pF 이하이다.And the capacitance between the capacitor electrode and the ground electrode is 100 pF or less.

상기 제 1 및 제 2 인출 전극은 상기 코일 패턴 및 내부 전극으로 각각 이용되는 물질 중 적어도 한 물질로 형성된다.The first and second lead-out electrodes are formed of at least one of materials used as the coil pattern and the inner electrode, respectively.

상기 제 1 및 제 2 인출 전극은 상기 코일 패턴 및 내부 전극으로 각각 이용되는 물질과 동일한 성분의 함량비가 다르다.The first and second lead electrodes have different content ratios of the same components as the materials used for the coil pattern and the internal electrode, respectively.

상기 적층체는 최상부 및 최하부의 시트 두께가 상기 인덕터와 캐패시터부 사이의 시트 두께보다 두껍거나 같다.The laminate has the uppermost and lowermost sheet thicknesses equal to or thicker than the sheet thickness between the inductor and the capacitor portion.

상기 적층체는 최상부 및 최하부의 시트 두께가 상기 인덕터의 시트 두께 또는 상기 캐패시터부의 시트 두께보다 두껍다.The laminate has the uppermost and lowermost sheet thicknesses larger than the sheet thickness of the inductor or the sheet thickness of the capacitor section.

상기 인덕터와 캐패시터부 사이의 시트 두께는 상기 인덕터의 시트 두께 또는 상기 캐패시터부의 시트 두께보다 두껍다.The thickness of the sheet between the inductor and the capacitor is greater than the thickness of the inductor or the thickness of the capacitor.

상기 캐패시터부의 접지 전극은 소정 영역에서 소정 간격 이격되고, 상기 이격 간격은 상기 캐패시터부의 시트 두께보다 크다.The ground electrode of the capacitor portion is spaced apart from the predetermined region by a predetermined distance, and the spacing distance is larger than the sheet thickness of the capacitor portion.

상기 제 1 및 제 2 외부 전극은 상기 적층체와 동일한 성분이 1종 이상 포함된 전도성 물질로 이루어진다.The first and second external electrodes are made of a conductive material containing at least one of the same components as the layered body.

상기 제 1 및 제 2 외부 전극의 폭은 상기 제 1 및 제 2 인출 전극의 폭보다 크거나 같고, 상기 제 1 및 제 2 인출 전극의 폭은 상기 코일 패턴의 폭보다 크다.The width of the first and second external electrodes is greater than or equal to the width of the first and second extraction electrodes and the width of the first and second extraction electrodes is larger than the width of the coil pattern.

본 발명의 실시 예들에 따른 회로 보호 소자는 적층체 내부에 인덕터를 사이에 두고 캐패시터부가 마련되며, 인덕터는 제 1 외부 전극을 통해 데이터 단자와 연결되고 캐패시터부는 일부가 제 1 외부 전극을 통해 데이터 단자와 연결되고 일부가 제 2 외부 전극을 통해 접지 단자와 연결된다.In the circuit protection device according to the embodiments of the present invention, a capacitor is provided in an inductor in a laminated body, an inductor is connected to a data terminal through a first external electrode, and a capacitor part is connected to a data terminal And a part thereof is connected to the ground terminal through the second external electrode.

이러한 회로 보호 소자는 코일 패턴의 턴수, 캐패시터부의 내부 전극의 면적, 내부 전극 사이의 간격, 그리고 코일 패턴 사이의 간격을 조절함으로써 인덕턴스 및 캐패시턴스를 조절할 수 있고, 그에 따라 억제할 수 있는 주파수의 노이즈를 조절할 수 있다.Such a circuit protection element can control the inductance and capacitance by adjusting the number of turns of the coil pattern, the area of the internal electrode of the capacitor, the interval between the internal electrodes, and the interval between the coil patterns, Can be adjusted.

따라서, 공통 모드 뿐만 아니라 차동 모드 노이즈를 제거 또는 억제할 수 있다.Therefore, it is possible to eliminate or suppress the differential mode noise as well as the common mode.

도 1 및 도 2는 본 발명의 일 실시 예에 따른 회로 보호 소자의 외형을 도시한 결합 사시도 및 분해 사시도.
도 3, 도 4 및 도 5는 도 1의 A-A', B-B' 및 C-C' 라인을 각각 절취한 단면 개략도.
도 6 및 도 7은 종래의 회로 보호 소자와 본 발명의 일 실시 예에 따른 회로 보호 소자의 특성 그래프.
도 8 내지 도 23은 본 발명의 다양한 실시 예 및 변형 예에 따른 회로 보호 소자의 개념도 및 등가 회로도.
도 24 내지 도 27은 본 발명의 또다른 실시 예 및 그 변형 예에 따른 보호부의 단면도.
1 and 2 are an assembled perspective view and an exploded perspective view showing the outline of a circuit protection device according to an embodiment of the present invention.
FIGS. 3, 4 and 5 are schematic cross-sectional views taken along lines A-A ', BB' and CC 'of FIG. 1, respectively.
FIGS. 6 and 7 are graphs illustrating characteristics of a conventional circuit protection device and a circuit protection device according to an embodiment of the present invention.
8 to 23 are a conceptual diagram and an equivalent circuit diagram of a circuit protection element according to various embodiments and modifications of the present invention.
FIGS. 24-27 are cross-sectional views of a protective portion according to another embodiment of the present invention and variations thereof. FIG.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely. In the drawings, the thickness is enlarged to clearly illustrate the various layers and regions, and the same reference numerals denote the same elements in the drawings.

도 1은 본 발명의 일 실시 예에 따른 회로 보호 소자의 외형을 도시한 결합 사시도이고, 도 2는 분해 사시도이며, 도 3, 도 4 및 도 5는 도 1의 A-A', B-B' 및 C-C' 라인을 각각 절취한 단면 개략도이다. 이때, 도 3 및 도 5는 중앙부를 경유하여 절취한 단면 개략도이다. 또한, 도 6 및 도 7은 종래의 회로 보호 소자와 본 발명의 일 실시 예에 따른 회로 보호 소자의 특성 그래프이다.1 is an exploded perspective view showing the outline of a circuit protection device according to an embodiment of the present invention, FIG. 2 is an exploded perspective view, FIGS. 3, 4 and 5 are cross- CC 'line in FIG. 3 and 5 are schematic cross-sectional views taken through a central portion. 6 and 7 are characteristic graphs of a conventional circuit protection device and a circuit protection device according to an embodiment of the present invention.

도 1 내지 도 5를 참조하면, 본 발명의 일 실시 예에 따른 회로 보호 소자는 복수의 시트(100)가 적층되어 형성된 적층체(1000)와, 적층체(1000) 내부에 마련된 제 1 및 제 2 인덕터(2000, 4000)와, 제 1 및 제 2 인덕터(2000, 4000) 사이에 마련된 캐패시터부(3000)와, 적층체(1000) 외부에 마련되어 제 1 및 제 2 인덕터(2000, 4000)와 연결되는 제 1 외부 전극(5000)과, 적층체(1000) 외부에 마련되어 캐패시터부(3000)와 연결되는 제 2 외부 전극(6000)을 포함할 수 있다. 즉, 본 발명에 따른 회로 보호 소자는 적층체(1000) 내부에 적어도 하나의 인덕터(2000, 4000)와, 적어도 하나의 캐패시터부(3000)가 마련되고, 적층체(1000) 외부에 인덕터(2000, 4000) 및 캐패시터부(3000)와 연결되는 제 1 및 제 2 외부 전극(5000, 6000)이 마련된다.1 to 5, a circuit protection device according to an embodiment of the present invention includes a laminate 1000 formed by laminating a plurality of sheets 100, first and second laminate members 1000 provided inside the laminate 1000, A capacitor unit 3000 provided between the first and second inductors 2000 and 4000 and a capacitor unit 3000 provided between the first and second inductors 2000 and 4000 and the first and second inductors 2000 and 4000, A first external electrode 5000 connected to the capacitor unit 3000 and a second external electrode 6000 provided outside the multilayer body 1000 and connected to the capacitor unit 3000. That is, in the circuit protection device according to the present invention, at least one inductor 2000, 4000 and at least one capacitor 3000 are provided in the stacked body 1000, and an inductor 2000 The first and second external electrodes 5000 and 6000 are connected to the capacitor unit 3000 and the capacitor unit 3000, respectively.

1. One. 적층체The laminate

적층체(1000)는 대략 육면체 형상으로 마련될 수 있다. 즉, 적층체(1000)는 수평 방향으로 서로 직교하는 일 방향(예를 들어 X 방향) 및 타 방향(예를 들어 Y 방향)으로 각각 소정의 길이 및 폭을 갖고, 수직 방향(예를 들어 Z 방향)으로 소정의 높이를 갖는 대략 육면체 형상으로 마련될 수 있다. 여기서, X 방향으로의 길이는 Y 방향으로의 폭 및 Z 방향으로의 높이보다 크고, Y 방향으로의 폭은 Z 방향으로의 높이와 같거나 다를 수 있다. 폭(Y 방향)과 높이(Z 방향)가 다를 경우 폭은 높이보다 크거나 작을 수 있다. 예를 들어, 길이, 폭 및 높이의 비는 2∼5:1:0.3∼1일 수 있다. 즉, 폭을 기준으로 길이가 폭보다 2배 내지 5배 정도 클 수 있고, 높이는 폭보다 0.3배 내지 1배일 수 있다. 그러나, 이러한 X, Y 및 Z 방향의 크기는 하나의 예로서 회로 보호 소자가 연결되는 전자기기의 내부 구조, 회로 보호 소자의 형상 등에 따라 다양하게 변형 가능하다. 또한, 적층체(1000) 내부에는 제 1 및 제 2 인덕터(2000, 4000)와, 캐패시터부(3000)가 형성되며, 적층체(1000) 외부에는 제 1 및 제 2 외부 전극(5000, 6000)이 형성된다.The stacked body 1000 may be provided in a substantially hexahedral shape. That is, the stacked body 1000 has a predetermined length and width in one direction (for example, X direction) and another direction (for example, Y direction) orthogonal to each other in the horizontal direction, Direction) and a substantially hexahedron shape having a predetermined height. Here, the length in the X direction is larger than the width in the Y direction and the height in the Z direction, and the width in the Y direction may be equal to or different from the height in the Z direction. If the width (Y direction) and the height (Z direction) are different, the width may be larger or smaller than the height. For example, the ratio of length, width, and height may be 2: 5: 1: 0.3-1. That is, the length may be about two to five times greater than the width based on the width, and the height may be about 0.3 to about 1 times the width. However, the sizes in the X, Y, and Z directions can be variously modified depending on, for example, the internal structure of the electronic device to which the circuit protection device is connected, the shape of the circuit protection device, and the like. The first and second inductors 2000 and 4000 and the capacitor unit 3000 are formed in the stacked body 1000 and the first and second external electrodes 5000 and 6000 are formed outside the stacked body 1000, .

적층체(1000)는 소정 두께를 갖는 복수의 시트(101 내지 117; 100)가 적층되어 형성될 수 있다. 즉, 적층체(1000)는 X 방향으로 소정의 길이를 갖고 Y 방향으로 소정의 폭을 가지며, Z 방향으로 소정의 두께를 갖는 복수의 시트를 적층하여 형성될 수 있다. 따라서, 시트의 길이 및 폭에 의해 적층체(1000)의 길이 및 폭이 결정되고, 시트의 적층 수에 의해 적층체(1000)의 높이가 결정될 수 있다. 한편, 적층체(1000)를 이루는 복수의 시트는 MLCC, LTCC, HTCC 등의 유전체 재료를 이용하여 형성할 수 있다. 여기서, MLCC 유전체 물질은 BaTiO3 및 NdTiO3의 적어도 어느 하나를 주성분으로 Bi2O3, SiO2, CuO, MgO, ZnO 중 적어도 하나 이상이 첨가되고, LTCC 유전체 물질은 Al2O3, SiO2, 글래스 물질을 포함할 수 있다. 또한, 시트는 MLCC, LTCC, HTCC 이외에 BaTiO3, NdTiO3, Bi2O3, BaCO3, TiO2, Nd2O3, SiO2, CuO, MgO, Zn0, Al2O3 중의 하나 이상을 포함하는 물질로 형성될 수 있다. 그리고, 시트는 상기 물질들 이외에 예를 들어 Pr계, Bi계, ST계 세라믹 물질 등 바리스터 특성을 가지는 재료로 형성될 수도 있고, 페라이트 물질로 형성될 수도 있다. 따라서, 시트는 재질에 따라 각각 소정의 유전율, 예를 들어 5∼20000, 바람직하게는 7∼5000, 더욱 바람직하게는 200∼3000의 유전율을 가질 수 있다. The stacked body 1000 may be formed by stacking a plurality of sheets 101 to 117 (100) having a predetermined thickness. That is, the stacked body 1000 can be formed by stacking a plurality of sheets having a predetermined length in the X direction, a predetermined width in the Y direction, and a predetermined thickness in the Z direction. Therefore, the length and width of the laminate 1000 are determined by the length and width of the sheet, and the height of the laminate 1000 can be determined by the number of laminated sheets. On the other hand, a plurality of sheets constituting the laminate 1000 can be formed using dielectric materials such as MLCC, LTCC, and HTCC. At least one of Bi 2 O 3 , SiO 2 , CuO, MgO, and ZnO is added to the MLCC dielectric material as a main component of at least one of BaTiO 3 and NdTiO 3 , and the LTCC dielectric material is Al 2 O 3 , SiO 2 , And glass materials. The sheet may contain at least one of BaTiO 3 , NdTiO 3 , Bi 2 O 3 , BaCO 3 , TiO 2 , Nd 2 O 3 , SiO 2 , CuO, MgO, ZnO and Al 2 O 3 in addition to MLCC, Or the like. In addition to the above materials, the sheet may be formed of a material having a varistor characteristic such as a Pr-based material, a Bi-based material or an ST-based ceramic material, or may be formed of a ferrite material. Therefore, the sheet may have a predetermined dielectric constant, for example, 5 to 20,000, preferably 7 to 5,000, and more preferably 200 to 3000 depending on the material.

또한, 복수의 시트는 모두 동일 두께로 형성될 수 있고, 적어도 어느 하나가 다른 것들에 비해 두껍거나 얇게 형성될 수 있다. 예를 들어, 제 1 및 제 2 인덕터(2000, 4000)를 구성하는 시트들의 두께는 각각 동일할 수 있고, 캐패시터부(3000)를 구성하는 시트들의 두께를 각각 동일할 수 있으며, 캐패시터부(3000)를 구성하는 시트들의 두께는 제 1 및 제 2 인덕터(2000, 4000)를 구성하는 시트들의 두께와 다를 수 있다. 또한, 제 1 인덕터(2000)와 캐패시터부(3000) 사이의 시트(106)와 캐패시터부(3000)와 제 2 인덕터(4000) 사이의 시트(112)는 다른 시트들보다 두꺼울 수 있다. 물론, 복수의 시트들(100)의 두께가 모두 동일하고 적어도 하나의 선택된 영역에는 적어도 둘 이상의 시트가 마련되어 다른 영역보다 두꺼울 수 있다. 한편, 복수의 시트(100)는 예를 들어 1㎛∼5000㎛의 두께로 형성될 수 있고, 3000㎛ 이하의 두께로 형성될 수 있다. 즉, 적층체(1000)의 두께에 따라 시트(100) 각각의 두께가 1㎛∼5000㎛일 수 있고, 바람직하게는 5㎛∼300㎛일 수 있다. 또한, 회로 보호 소자의 사이즈에 따라 시트의 두께 및 적층 수 등이 조절될 수 있다. 즉, 사이즈가 작은 회로 보호 소자에 적용되는 경우 시트는 얇은 두께로 형성될 수 있고, 사이즈가 큰 회로 보호 소자에 적용되는 경우 두꺼운 두께로 형성될 수 있다. 또한, 시트들이 동일한 수로 적층되는 경우 회로 보호 소자의 사이즈가 작아 높이가 낮을수록 두께가 얇아지고 회로 보호 소자의 사이즈가 커질수록 두께가 두꺼울 수 있다. 물론, 얇은 시트가 큰 사이즈의 회로 보호 소자에도 적용될 수 있는데, 이 경우 시트의 적층 수가 증가하게 된다. 이때, 시트는 ESD 인가 시 파괴되지 않는 두께로 형성될 수 있다. 즉, 시트들의 적층 수 또는 두께가 다르게 형성되는 경우에도 적어도 하나의 시트가 ESD의 반복적인 인가에 의해 파괴되지 않는 두께로 형성될 수 있다. Further, the plurality of sheets may all be formed to have the same thickness, and at least one of them may be formed thicker or thinner than the others. For example, the thicknesses of the sheets constituting the first and second inductors 2000 and 4000 may be the same, the thickness of the sheets constituting the capacitor unit 3000 may be the same, May be different from the thickness of the sheets constituting the first and second inductors 2000 and 4000. [ The sheet 106 between the first inductor 2000 and the capacitor unit 3000 and the sheet 112 between the capacitor unit 3000 and the second inductor 4000 may be thicker than the other sheets. Of course, the thicknesses of the plurality of sheets 100 are all the same, and at least one selected region may have at least two sheets and be thicker than the other regions. On the other hand, the plurality of sheets 100 may be formed to a thickness of, for example, 1 m to 5000 m and a thickness of 3000 m or less. That is, the thickness of each of the sheets 100 may be 1 to 5,000 mu m, preferably 5 to 300 mu m, depending on the thickness of the laminate 1000. In addition, the thickness of the sheet and the number of stacked layers can be adjusted according to the size of the circuit protection element. That is, the sheet may be formed to have a thin thickness when applied to a circuit protection device having a small size, and may be formed to have a thick thickness when applied to a circuit protection device having a large size. Further, when the sheets are stacked in the same number, the size of the circuit protection element may be small, the thickness may be thinner as the height is lower, and the thickness may be thicker as the size of the circuit protection element is larger. Of course, a thin sheet can also be applied to a large-sized circuit protection element, in which case the number of sheets stacked increases. At this time, the sheet may be formed to a thickness that is not broken when ESD is applied. That is, even when the number of stacked sheets or thickness is different, at least one of the sheets may be formed to have a thickness that is not destroyed by repeated application of ESD.

한편, 적층체(1000)는 최하층 및 최상층에 각각 마련된 하부 커버층(미도시) 및 상부 커버층(미도시)을 더 포함할 수 있다. 물론, 최하층의 시트(117)가 하부 커버층으로 기능하고 최상층의 시트(101)가 상부 커버층으로 기능할 수도 있다. 별도로 마련되는 하부 및 상부 커버층은 동일 두께로 형성될 수 있으며, 자성체 시트가 복수 적층되어 마련될 수 있다. 그러나, 하부 및 상부 커버층은 다른 두께로도 형성될 수 있는데, 예를 들어 상부 커버층이 하부 커버층보다 두껍게 형성될 수 있다. 여기서, 자성체 시트로 이루어진 하부 및 상부 커버층의 표면, 즉 하부 표면 및 상부 표면에 비자성 시트, 예를 들어 유리질 시트가 더 형성될 수 있다. 또한, 하부 및 상부 커버층은 내부의 시트보다 두꺼울 수 있다. 즉, 커버층은 시트 하나의 두께보다 두꺼울 수 있다. 따라서, 최하층 및 최상층의 시트가 하부 및 상부 커버층으로 기능하는 경우 그 사이의 시트들 각각보다 두껍게 형성될 수 있다. 한편, 하부 및 상부 커버층은 유리질 시트로 형성될 수도 있고, 적층체(1000)의 표면이 폴리머, 글래스 재질로 코팅될 수도 있다.The stacked body 1000 may further include a lower cover layer (not shown) and an upper cover layer (not shown) provided on the lowermost layer and the uppermost layer, respectively. Of course, the lowermost sheet 117 may function as a lower cover layer and the uppermost sheet 101 may function as an upper cover layer. The lower and upper cover layers provided separately may have the same thickness, and a plurality of magnetic substance sheets may be stacked. However, the lower and upper cover layers may also be formed with different thicknesses, for example, the upper cover layer may be formed thicker than the lower cover layer. Here, a nonmagnetic sheet such as a glassy sheet may be further formed on the surfaces of the lower and upper cover layers made up of the magnetic sheet, that is, the lower surface and the upper surface. In addition, the lower and upper cover layers may be thicker than the inner sheet. That is, the cover layer may be thicker than the thickness of one sheet. Thus, if the sheets of the bottom and top layers function as the bottom and top cover layers, they can be formed thicker than each of the sheets therebetween. On the other hand, the lower and upper cover layers may be formed of a glassy sheet, and the surface of the laminate 1000 may be coated with a polymer or a glass material.

최상층 및 최하층 시트, 즉 제 1 및 제 17 시트(101, 107)의 두께는 제 1 및 제 2 인덕터(2000, 4000)와 캐패시터부(3000) 사이의 시트, 즉 제 6 및 제 12 시트(106, 112)의 두께보다 두껍거나 같을 수 있고, 바람직하게는 두꺼울 수 있다. 또한, 최상층 및 최하층 시트, 즉 제 1 및 제 17 시트(101, 107)의 두께는 캐패시터부(3000)를 이루는 시트들(107 내지 111) 각각의 두께보다 두껍거나 같을 수 있고, 바람직하게는 두꺼울 수 있다. 그리고, 제 1 및 제 2 인덕터(2000, 4000)와 캐패시터부(3000) 사이의 시트, 즉 제 6 및 제 12 시트(106, 112)의 두께는 제 1 및 제 2 인덕터(2000, 4000)를 이루는 시트들(102 내지 105, 113 내지 116)보다 두껍거나 같을 수 있고, 바람직하게는 두꺼울 수 있다. The thickness of the top and bottom sheets, i.e. the first and seventeenth sheets 101,107, is determined by the thickness of the sheet between the first and second inductors 2000, 4000 and the capacitor portion 3000, , 112), and may be preferably thick. The thickness of the uppermost and lowermost layers, that is, the first and seventeenth sheets 101 and 107, may be equal to or greater than the thickness of each of the sheets 107 to 111 constituting the capacitor portion 3000, . The thicknesses of the sheets between the first and second inductors 2000 and 4000 and the capacitor unit 3000, that is, the sixth and the twelfth sheets 106 and 112, are the same as the thicknesses of the first and second inductors 2000 and 4000 May be thicker or equal to, and preferably thicker than, the sheets 102-105, 113-116.

2. 2. 제 11st 인덕터 Inductor

제 1 인덕터(2000)는 도 2에 도시된 바와 같이 복수의 시트(102 내지 106)가 적층될 수 있는데, 복수의 시트(101 내지 106)에는 코일 패턴, 전도성 물질이 매립된 홀이 선택적으로 형성될 수 있다. 즉, 제 1 인덕터(2000)는 복수의 시트(102 내지 106)와, 복수의 시트(102 내지 106)에 선택적으로 형성되어 도전 물질이 매립된 홀(251, 252, 253)과, 선택된 시트들(102 내지 105) 상에 각각 형성된 코일 패턴(210, 220, 230, 240)을 포함할 수 있다. 또한, 코일 패턴(210 내지 240)은 시트들(102 내지 105) 상에 적어도 하나 형성될 수 있다. 즉, 코일 패턴(210 내지 240)은 일 시트 상에 수평 방향으로 이격되어 둘 이상 형성될 수도 있다. 이러한 제 1 인덕터(2000)의 구성을 보다 상세히 설명하면 다음과 같다.As shown in FIG. 2, the first inductor 2000 may be formed by stacking a plurality of sheets 102 to 106. In the plurality of sheets 101 to 106, a coil pattern, a hole filled with a conductive material, . That is, the first inductor 2000 includes a plurality of sheets 102 to 106, holes (251, 252, 253) selectively formed in the plurality of sheets (102 to 106) Coil patterns 210, 220, 230, and 240, respectively, formed on the substrate 102-105. In addition, the coil patterns 210 to 240 may be formed on the sheets 102 to 105 at least one. That is, the coil patterns 210 to 240 may be formed in two or more spaced apart in the horizontal direction on one sheet. The configuration of the first inductor 2000 will be described in more detail as follows.

시트(102)에는 홀(251) 및 코일 패턴(210)이 형성될 수 있다. 홀(251)은 시트(102)의 소정 영역, 예를 들어 정중앙에 형성될 수 있다. 정중앙 지점은 네 모서리로부터 대각선으로 가상의 선을 그었을 때 두 대각선이 만나는 지점으로 정의될 수 있다. 홀(251)은 예를 들어 50㎛∼500㎛의 직경으로 형성될 수 있고, 이후 설명되는 홀들은 모두 50㎛∼500㎛의 직경으로 형성될 수 있다. 또한, 홀들은 모두 같은 직경으로 형성될 수 있고, 적어도 일부가 다른 직경으로 형성될 수 있다. 또한, 홀(251)을 포함한 홀들은 다양한 형태로 형성될 수 있는데, 상부 및 하부가 동일 직경을 갖는 형태, 적어도 일 영역의 두께가 다른 영역과 다른 예컨데 계란형 형태, 하측으로부터 상측으로 갈수록 직경이 감소하거나 증가하는 형태 등 다양한 형태로 형성될 수 있다. 한편, 홀(251)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. 또한, 코일 패턴(210)은 홀(251)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 이때, 코일 패턴(210)은 시트(102)의 중앙 영역을 지나지 않도록 형성될 수 있다. 예를 들어, 코일 패턴(210)은 소정의 폭 및 간격을 가지며, 반시계 방향으로 외측으로 회전하는 나선형으로 형성될 수 있다. 이때, 코일 패턴(210)의 선폭 및 간격은 동일할 수 있다. 또한, 코일 패턴(210)의 끝단은 시트(102)의 일 변의 소정 영역으로 노출되도록 인출될 수 있다. 예를 들어, 인출 영역은 시트(102)의 일 장변에 노출되도록 형성된다. 이때, 인출 영역은 소정의 폭, 예를 들어 코일 패턴(210)의 폭보다 넓은 폭으로 형성될 수 있다. 이렇게 시트(102)의 일 장변으로 노출되도록 인출된 영역은 제 1-1 외부 전극(5100)과 전기적으로 연결될 수 있다.A hole 251 and a coil pattern 210 may be formed on the sheet 102. The hole 251 may be formed in a predetermined region of the sheet 102, for example, in the center. A midpoint can be defined as the point at which two diagonal lines meet when a hypothetical line is drawn diagonally from four corners. The holes 251 may be formed to have a diameter of, for example, 50 mu m to 500 mu m, and holes described later may all be formed to have diameters of 50 mu m to 500 mu m. Further, the holes may be all formed to have the same diameter, and at least part of them may be formed to have different diameters. In addition, the holes including the holes 251 may be formed in various shapes, for example, shapes in which the upper and lower portions have the same diameter, regions having different thicknesses in at least one region and shapes different from each other, for example, Or increased in number. On the other hand, a conductive material is buried in the hole 251, and it can be buried using a paste of a metal material. In addition, the coil pattern 210 may be formed in a predetermined number of turns by rotating in one direction from the hole 251. At this time, the coil pattern 210 may be formed so as not to pass through the central region of the sheet 102. For example, the coil pattern 210 may have a predetermined width and spacing, and may be formed in a spiral shape that rotates outward in a counterclockwise direction. At this time, the line width and the interval of the coil pattern 210 may be the same. In addition, the end of the coil pattern 210 may be drawn so as to be exposed to a predetermined region of one side of the sheet 102. [ For example, the lead-out area is formed so as to be exposed at one side of the sheet 102. [ At this time, the lead-out area may be formed to have a predetermined width, for example, a width wider than the width of the coil pattern 210. The region drawn to be exposed to one side of the sheet 102 may be electrically connected to the 1-1 external electrode 5100.

시트(103)에는 홀(252) 및 코일 패턴(220)이 형성될 수 있다. 코일 패턴(220)은 시트(102)에 형성되어 도전성 물질이 매립된 홀(251)와 연결될 수 있다. 이러한 코일 패턴(220)은 시트(103)의 중앙 영역으로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 이때, 코일 패턴(220)은 시트(103)의 중앙 영역을 지나지 않도록 형성될 수 있다. 코일 패턴(220)은 소정의 폭 및 간격을 가지며, 코일 패턴(210)과 동일 방향 또는 반대 방향으로 회전하는 나선형으로 형성될 수 있다. 예를 들어, 코일 패턴(220)는 반시계 방향으로 회전하는 나선형으로 형성될 수 있다. 또한, 코일 패턴(220)는 코일 패턴(210)과 동일 턴 수로 형성될 수도 있고, 다른 턴 수로 형성될 수도 있다. 코일 패턴(220)의 선폭 및 간격은 동일할 수 있고, 코일 패턴(210)의 선폭 및 간격과 동일할 수도 있다. 코일 패턴(220)의 말단부에는 홀(252)이 형성될 수 있다. 홀(252)은 시트(103)의 중앙부에서 일 단변 방향으로 소정 거리 이격된 영역, 예를 들어 시트(103)의 중앙부와 일 단변의 사이를 5등분하여 중앙부로부터 4/5 정도되는 영역에 형성될 수 있다. 홀(252)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. A hole 252 and a coil pattern 220 may be formed on the sheet 103. The coil pattern 220 may be formed on the sheet 102 and connected to the hole 251 in which the conductive material is embedded. The coil pattern 220 may be formed in a predetermined number of turns by rotating in one direction from the central region of the sheet 103. [ At this time, the coil pattern 220 may be formed so as not to pass through the central region of the sheet 103. The coil pattern 220 has a predetermined width and an interval and may be formed in a spiral shape that rotates in the same or opposite direction as the coil pattern 210. For example, the coil pattern 220 may be formed in a spiral shape that rotates counterclockwise. Further, the coil pattern 220 may be formed at the same number of turns as the coil pattern 210, or may be formed at another number of turns. The line width and the interval of the coil pattern 220 may be the same and may be the same as the line width and the interval of the coil pattern 210. A hole 252 may be formed at the distal end of the coil pattern 220. The hole 252 is formed in a region spaced apart from the central portion of the sheet 103 by a predetermined distance in the direction of one side of the sheet, for example, the area between the central portion of the sheet 103 and the one- . The hole 252 is filled with a conductive material, which may be filled with a paste of a metal material.

시트(104)에는 홀(253) 및 코일 패턴(230)이 형성될 수 있다. 코일 패턴(230)은 시트(103)에 형성되어 도전성 물질이 매립된 홀(252)와 연결될 수 있다. 이러한 코일 패턴(230)은 시트(104)의 중앙 영역으로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 이때, 코일 패턴(230)은 시트(103)의 중앙 영역을 지나지 않도록 형성될 수 있다. 코일 패턴(230)은 소정의 폭 및 간격을 가지며, 코일 패턴(210, 220)과 동일 방향 또는 반대 방향으로 회전하는 나선형으로 형성될 수 있다. 예를 들어, 코일 패턴(230)는 시계 방향으로 회전하는 나선형으로 형성될 수 있다. 또한, 코일 패턴(230)은 코일 패턴(210, 220)과 동일 턴 수로 형성될 수도 있고, 다른 턴 수로 형성될 수도 있다. 코일 패턴(230)의 선폭 및 간격은 동일할 수 있고, 코일 패턴(210, 220)의 선폭 및 간격과 동일할 수도 있다. 코일 패턴(230)의 중앙부에는 홀(253)이 형성될 수 있다. 즉, 홀(253)은 시트(104)의 정중앙 영역에 형성될 수 있다. 이때, 홀(253)은 시트(102)에 형성된 홀(251)과 중첩되도록 형성될 수도 있고, 중앙 영역에서 소정 간격 이격되어 형성될 수도 있다. 홀(252)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. A hole 253 and a coil pattern 230 may be formed on the sheet 104. [ The coil pattern 230 may be formed on the sheet 103 and connected to a hole 252 filled with a conductive material. The coil pattern 230 may be formed in a predetermined number of turns by rotating in one direction from the central region of the sheet 104. [ At this time, the coil pattern 230 may be formed so as not to pass through the central region of the sheet 103. The coil pattern 230 has a predetermined width and an interval and may be formed in a spiral shape that rotates in the same or opposite direction as the coil patterns 210 and 220. For example, the coil pattern 230 may be formed in a spiral shape that rotates clockwise. Also, the coil pattern 230 may be formed with the same number of turns as the coil patterns 210 and 220, or may be formed with another number of turns. The line widths and intervals of the coil patterns 230 may be the same and may be the same as the line widths and intervals of the coil patterns 210 and 220. A hole 253 may be formed at the center of the coil pattern 230. That is, the holes 253 may be formed in the central region of the sheet 104. At this time, the holes 253 may be formed to overlap with the holes 251 formed in the sheet 102, or may be spaced apart from the central region by a predetermined distance. The hole 252 is filled with a conductive material, which may be filled with a paste of a metal material.

시트(105)에는 코일 패턴(240)이 형성될 수 있다. 코일 패턴(240)은 시트(104)에 형성되어 도전성 물질이 매립된 홀(253)과 연결될 수 있다. 또한, 코일 패턴(240)은 홀(253)과 연결되는 영역, 즉 시트(105)의 정중앙 영역으로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 이러한 코일 패턴(240)은 소정의 폭 및 간격을 가지며, 코일 패턴들(210, 220, 230)과 동일 방향 또는 반대 방향으로 회전하는 나선형으로 형성될 수 있다. 예를 들어, 코일 패턴(240)은 시계 방향으로 회전하는 나선형으로 형성될 수 있다. 이때, 코일 패턴(240)의 선폭 및 간격은 동일할 수 있고, 코일 패턴들(210, 220, 230)과 선폭, 간격 및 회전 수가 동일할 수 있다. 물론, 코일 패턴들(210, 220, 230, 240)은 적어도 둘 이상이 동일한 선폭, 간격 및 회전 수를 가지고 적어도 둘 이상의 다른 선폭, 간격 및 회전 수를 가질 수 있고, 코일 패턴들(210, 220, 230, 240)이 모두 다른 선폭, 간격 및 회전 수를 가질 수도 있다. 또한, 코일 패턴(240)의 끝단은 시트(105)의 일 변의 소정 영역으로 노출되도록 인출될 수 있다. 예를 들어, 인출 영역은 코일 패턴(210)이 인출된 영역과 반대 영역으로 인출되도록 시트(105)의 타 장변에 노출되도록 형성된다. 이때, 인출 영역은 소정의 폭, 예를 들어 코일 패턴(240)의 폭보다 넓은 폭으로 형성될 수 있다. 이렇게 시트(105)의 일 장변으로 노출되도록 인출된 영역은 제 1-2 외부 전극(5200)과 전기적으로 연결될 수 있다.A coil pattern 240 may be formed on the sheet 105. The coil pattern 240 may be formed on the sheet 104 and connected to the hole 253 filled with the conductive material. In addition, the coil pattern 240 may be formed in a predetermined number of turns by rotating in one direction from a region connected to the hole 253, that is, a central region of the sheet 105. The coil pattern 240 has a predetermined width and an interval and may be formed in a spiral shape that rotates in the same or opposite direction as the coil patterns 210, 220, and 230. For example, the coil pattern 240 may be formed in a spiral shape that rotates clockwise. At this time, the line width and the interval of the coil pattern 240 may be the same, and the line width, interval, and number of revolutions may be the same as the coil patterns 210, 220, and 230. Of course, the coil patterns 210, 220, 230, and 240 may have at least two different linewidths, intervals, and revolutions with at least two identical linewidths, intervals, , 230, and 240 may have different line widths, intervals, and revolutions. In addition, the end of the coil pattern 240 may be drawn out to a predetermined region of one side of the sheet 105. For example, the lead-out area is formed so as to be exposed to the other side of the sheet 105 so as to be drawn out to the area opposite to the area where the coil pattern 210 is drawn out. At this time, the lead-out area may be formed to have a predetermined width, for example, a width wider than the width of the coil pattern 240. The region drawn to be exposed by one side of the sheet 105 may be electrically connected to the first and second external electrodes 5200.

시트(106)은 제 1 인덕터(2000)와 캐패시터부(3000) 사이에 형성되며, 다른 시트들보다 두껍게 형성될 수 있다. 물론, 시트(106)는 다른 시트들과 동일 두께로 형성된 둘 이상의 시트가 적층되어 형성될 수도 있다.The sheet 106 is formed between the first inductor 2000 and the capacitor unit 3000 and may be formed thicker than the other sheets. Of course, the sheet 106 may be formed by stacking two or more sheets formed with the same thickness as the other sheets.

한편, 코일 패턴들(210 내지 240)은 도전성 물질로 형성될 수 있는데, 예를 들어 Al, Ag, Au, Pt, Pd, Ni, Cu 중 어느 하나 이상의 성분을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 또한, 코일 패턴들(210, 240)은 도전성 페이스트를 이용한 인쇄 공정으로 형성할 수도 있고, 증착 공정으로 형성할 수도 있으며, 도금 공정으로 형성할 수도 있다. 또한, 코일 패턴들(210 내지 240) 사이의 도전 저항은 1Ω∼50Ω일 수 있다. 한편, 코일 패턴들(210 내지 240)의 선폭 및 간격의 비는 0.5 내지 2일 수 있고, 선폭이 5㎛∼50㎛일 수 있다. The coil patterns 210 to 240 may be formed of a conductive material and may be formed of a metal or a metal alloy containing any one or more of Al, Ag, Au, Pt, Pd, Ni, . The coil patterns 210 and 240 may be formed by a printing process using a conductive paste, a deposition process, or a plating process. Also, the conductive resistance between the coil patterns 210 to 240 may be 1? To 50 ?. Meanwhile, the ratio of the line width and the interval of the coil patterns 210 to 240 may be 0.5 to 2, and the line width may be 5 to 50 占 퐉.

또한, 코일 패턴들(210 내지 240)과 연결되어 외부로 인출되는 영역, 즉 인출 영역은 코일 패턴들(210 내지 240)과 동일 물질로 형성될 수도 있고, 다른 물질로 형성될 수도 있다. 즉, 인출 영역은 코일 패턴들(210 내지 240)로 사용되는 물질 중 적어도 어느 하나의 물질을 이용하여 형성할 수 있고, 동일한 성분의 함량이 다른 물질로 형성될 수 있다.In addition, the region connected to the coil patterns 210 to 240 and drawn out to the outside, that is, the lead-out region may be formed of the same material as the coil patterns 210 to 240, or may be formed of another material. That is, the lead-out region may be formed using at least one of the materials used as the coil patterns 210 to 240, and the same content may be formed of a different material.

한편, 코일 패턴(210 내지 240)과 적층체(1000)의 외부면 사이의 거리, 즉 코일 패턴(210, 240)의 외주부와 시트(102 내지 105)의 일변 사이의 거리는 코일 패턴(210 내지 240)의 선폭 또는 간격보다 클 수 있고, 시트(102 내지 105)의 두께보다 클 수 있다.The distance between the coil patterns 210 to 240 and the outer surface of the laminate 1000, that is, the distance between the outer periphery of the coil patterns 210 and 240 and one side of the sheets 102 to 105, Or may be greater than the thickness of the sheets 102-105.

상기한 바와 같이 제 1 인덕터(2000)는 복수의 시트(102, 103, 104, 105) 상에 코일 패턴(210, 220, 230, 240)이 각각 형성되고, 서로 인접한 두 코일 패턴은 시트에 형성된 도전성 물질이 매립된 홀에 의해 연결된다. 이러한 제 1 인덕터(2000)는 제 1-1 및 제 1-2 외부 전극(5100, 5200)과 연결될 수 있다.As described above, the first inductor 2000 includes coil patterns 210, 220, 230, and 240 formed on a plurality of sheets 102, 103, 104, and 105, The conductive material is connected by a buried hole. The first inductor 2000 may be connected to the 1-1 and 1-2 external electrodes 5100 and 5200.

3. 3. 캐패시터부The capacitor portion

캐패시터부(3000)는 적층체(1000) 내부의 제 1 및 제 2 인덕터(2000, 4000) 사이에 마련되며, 적어도 둘 이상의 내부 전극과, 이들 사이에 마련된 적어도 둘 이상의 시트를 포함할 수 있다. 예를 들어, 캐패시터부(4000)는 시트들(107 내지 112)와, 시트들(107 내지 111) 상에 각각 형성된 내부 전극들(310, 320, 330, 340, 350)을 포함할 수 있다. 내부 전극들(310 내지 350)은 예를 들어 1㎛∼10㎛의 두께로 형성할 수 있다. 여기서, 내부 전극들의 일부는 제 1 외부 전극(5000)과 연결되고 일부는 제 2 외부 전극(6000)과 연결될 수 있다. 즉, 제 1, 제 3 및 제 5 내부 전극(310, 330, 350)은 제 2 외부 전극(6000)과 연결되고, 제 2 및 제 4 외부 전극(320, 340)은 제 1 외부 전극(5000)과 연결될 수 있다. 이때, 내부 전극들(310 내지 350)은 시트들(107 내지 111) 각각의 면적 대비 10% 내지 85%의 면적으로 각각 형성된다. 또한, 내부 전극들(310 내지 350)은 이들 전극 각각의 면적 대비 10% 내지 85%의 면적으로 중첩되도록 형성된다. 한편, 내부 전극들(310 내지 350)은 예를 들어 정사각형, 직사각형, 소정의 패턴 형상, 소정 폭 및 간격을 갖는 스파이럴 형상 등 다양한 형상으로 형성될 수 있다.The capacitor unit 3000 may be provided between the first and second inductors 2000 and 4000 in the stacked body 1000 and may include at least two internal electrodes and at least two sheets provided therebetween. For example, the capacitor portion 4000 may include sheets 107 to 112 and internal electrodes 310, 320, 330, 340, and 350 formed on the sheets 107 to 111, respectively. The internal electrodes 310 to 350 may be formed to have a thickness of 1 占 퐉 to 10 占 퐉, for example. Here, a part of the internal electrodes may be connected to the first external electrode 5000 and a part of the internal electrodes may be connected to the second external electrode 6000. That is, the first, third and fifth internal electrodes 310, 330 and 350 are connected to the second external electrode 6000, and the second and fourth external electrodes 320 and 340 are connected to the first external electrode 5000 Lt; / RTI > At this time, the internal electrodes 310 to 350 are formed in an area of 10% to 85% of the area of each of the sheets 107 to 111, respectively. In addition, the internal electrodes 310 to 350 are formed so as to overlap with an area of 10% to 85% of the area of each of the electrodes. Meanwhile, the internal electrodes 310 to 350 may be formed in various shapes such as, for example, a square, a rectangle, a predetermined pattern shape, a spiral shape having a predetermined width and an interval.

한편, 내부 전극들(310 내지 350)은 적어도 일부가 서로 다른 형상으로 형성될 수 있다. 즉, 제 1, 제 3 및 제 5 내부 전극(310, 330, 350)은 시트(107, 109, 111) 상에 각각 형성되며, 일 단 및 타 단이 시트의 서로 대향되는 두 단변으로 노출되도록 인출된다. 또한, 제 1, 제 3 및 제 5 내부 전극(310, 330, 350)의 시트의 단변으로 노출된 영역은 제 2-1 및 제 2-2 외부 전극(6100, 6200)과 각각 연결된다. 또한, 제 2 및 제 4 내부 전극(320, 340)은 중앙 영역에서 서로 소정 간격 이격된 둘 이상의 패턴으로 형성될 수 있다. 즉, 제 2 내부 전극(320)은 시트의 장변 방향, 즉 X 방향의 중앙부에서 소정 간격 이격되어 제 2-1 및 제 2-2 내부 전극(321, 322)로 분할되어 형성될 수 있다. 또한, 제 4 내부 전극(340)은 시트의 장변 방향, 즉 X 방향의 중앙부에서 소정 간격 이격되어 제 4-1 및 제 4-2 내부 전극(341, 342)로 분할되어 형성될 수 있다. 이때, 제 2 및 제 4 내부 전극(320, 340)의 분할된 두 전극은 각각 제 1 외부 전극(5000)과 연결될 수 있다. 즉, 제 2-1 및 제 4-1 내부 전극(321, 341)은 제 1-1 및 제 1-2 외부 전극(5100, 5200)과 연결되고, 제 2-2 및 제 4-2 내부 전극(322, 342)는 제 1-3 및 제 1-4 외부 전극(5300, 5400)과 연결될 수 있다. 제 1 외부 전극(5000)은 데이터 라인 사이에 연결될 수 있고, 제 2 외부 전극(6000)은 접지 단자에 연결될 수 있다. 이때, 데이터 라인과 연결되는 내부 전극, 즉 제 2 및 제 4 내부 전극(320, 340)과 접지 단자에 연결되는 내부 전극, 즉 제 1, 제 3 및 제 5 내부 전극(310, 330, 350) 사이의 캐패시턴스값은 1 내지 100pF일 수 있다. 즉, 접지 단자와 데이터 라인 사이의 캐패시턴스가 1 내지 100pF일 수 있다. Meanwhile, at least a part of the internal electrodes 310 to 350 may be formed in different shapes. That is, the first, third, and fifth internal electrodes 310, 330, and 350 are formed on the sheets 107, 109, and 111, respectively, so that one end and the other end are exposed to two mutually opposing short sides . The exposed regions of the sheets of the first, third, and fifth internal electrodes 310, 330, and 350 are connected to the second-1 and second-2 external electrodes 6100 and 6200, respectively. In addition, the second and fourth internal electrodes 320 and 340 may be formed in two or more patterns spaced apart from each other by a predetermined distance in the central region. That is, the second internal electrode 320 may be divided into the 2-1 and 2-2 internal electrodes 321 and 322 by a predetermined distance from the long side of the sheet, that is, the central portion in the X direction. The fourth internal electrode 340 may be divided into 4-1 and 4-2 internal electrodes 341 and 342 spaced apart from each other by a predetermined distance in the longitudinal direction of the sheet, that is, the central portion in the X direction. At this time, the divided two electrodes of the second and fourth internal electrodes 320 and 340 may be connected to the first external electrode 5000, respectively. That is, the 2-1 and 4-1 internal electrodes 321 and 341 are connected to the 1-1 and 1-2 external electrodes 5100 and 5200, and the 2-2 and 4-2 internal electrodes The first and second external electrodes 322 and 342 may be connected to the first and fourth external electrodes 5300 and 5400, respectively. The first outer electrode 5000 may be connected between the data lines and the second outer electrode 6000 may be connected to the ground terminal. The first, third, and fifth internal electrodes 310, 330, and 350, which are connected to the internal electrodes, that is, the second and fourth internal electrodes 320 and 340 and the ground terminal, May be between 1 and 100 pF. That is, the capacitance between the ground terminal and the data line may be between 1 and 100 pF.

이러한 내부 전극들(310 내지 3500)은 도전성 물질로 형성될 수 있는데, 예를 들어 Ag, Ag/Pd, Ag/Pt, Pd, Pt, Cu, Al 중 어느 하나 이상의 성분을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 합금의 경우 예를 들어 Ag와 Pd 합금 또는 Ag와 Pt 합금을 이용할 수 있다. 한편, Al은 소성 중 표면에 알루미늄 옥사이드(Al2O3)가 형성되고 내부는 Al을 유지할 수 있다. 즉, Al을 시트 상에 형성할 때 공기와 접촉하게 되는데, 이러한 Al은 소성 공정에서 표면이 산화되어 Al2O3가 형성되고, 내부는 Al을 그대로 유지한다. 따라서, 내부 전극들(310 내지 350)은 표면에 다공성의 얇은 절연층인 Al2O3로 피복된 Al로 형성될 수 있다. 물론, Al 이외에 표면에 절연층, 바람직하게는 다공성의 절연층이 형성되는 다양한 금속이 이용될 수 있다. 또한, 내부 전극들(310 내지 350)은 적어도 일 영역의 두께가 얇거나 적어도 일 영역이 제거되어 시트가 노출되도록 형성될 수 있다. 그러나, 내부 전극의 적어도 일 영역의 두께가 얇거나 적어도 일 영역이 제거되더라도 전체적으로 연결된 상태를 유지하므로 전기 전도성에는 전혀 문제가 발생되지 않는다.The internal electrodes 310 to 3500 may be formed of a conductive material such as a metal or metal alloy containing at least one of Ag, Ag / Pd, Ag / Pt, Pd, Pt, As shown in FIG. For the alloy, for example, Ag and Pd alloys or Ag and Pt alloys can be used. On the other hand, Al can form aluminum oxide (Al 2 O 3 ) on its surface during firing and can keep Al inside. That is, when Al is formed on the sheet, it comes into contact with air. In the sintering process, the surface of the Al is oxidized to form Al 2 O 3 , and the Al remains intact. Accordingly, the internal electrodes 310 to 350 may be formed of Al coated with Al 2 O 3 , which is a porous thin insulating layer on the surface. Of course, a variety of metals other than Al, in which an insulating layer, preferably a porous insulating layer, is formed on the surface can be used. In addition, the internal electrodes 310 to 350 may be formed such that at least one region is thin or at least one region is removed to expose the sheet. However, since at least one region of the internal electrode has a small thickness or at least one region is removed, the entirety of the internal electrode remains connected, so that no problem occurs in the electric conductivity.

또한, 내부 전극들(310 내지 350)으로부터 외측으로 인출되는 영역, 즉 인출 영역은 내부 전극들(310 내지 350)과 동일 물질로 형성될 수도 있고, 다른 물질로 형성될 수도 있다. 즉, 인출 영역은 내부 전극들(310 내지 350)로 사용되는 물질 중 적어도 어느 하나의 물질을 이용하여 형성할 수 있고, 동일한 성분의 함량이 다른 물질로 형성될 수 있다.In addition, the region drawn out from the internal electrodes 310 to 350, that is, the lead-out region may be formed of the same material as the internal electrodes 310 to 350, or may be formed of another material. That is, the lead-out region may be formed using at least one of the materials used as the internal electrodes 310 to 350, and may be formed of a material having the same component.

한편, 제 2-1 및 제 2-2 내부 전극(321, 322) 사이의 이격 거리와 제 4-1 및 제 4-2 내부 전극(341, 342) 사이의 이격 거리는 캐패시터부(3000)를 이루는 시트들(107 내지 111) 각각의 두께보다 크거나 같을 수 있고, 바람직하게는 클 수 있다. 또한, 내부 전극들(310 내지 350)과 코일 패턴들(210 내지 240, 410 내지 440)의 두께는 동일할 수도 있고, 서로 다를 수도 있는데, 내부 전극들(310 내지 350)과 코일 패턴들(210 내지 240, 410 내지 440)의 두께의 비가 0.5:1 내지 2:1일 수 있다. 그리고, 제 2 및 제 4 내부 전극(320, 340)의 외곽과 시트(108, 110)의 일변 사이의 거리는 시트들(107 내지 111)의 두께보다 두꺼울 수 있다.On the other hand, the distance between the second and first internal electrodes 321 and 322 and the distance between the fourth and fourth internal electrodes 341 and 342 are determined by the distance between the first and second internal electrodes 321 and 322, May be equal to or greater than the thickness of each of the sheets 107 to 111, and may preferably be large. The inner electrodes 310 to 350 and the coil patterns 210 to 240 and 410 to 440 may have the same thickness or may be different from each other. The inner electrodes 310 to 350 and the coil patterns 210 To 240, 410 to 440) may be 0.5: 1 to 2: 1. The distance between the outer edges of the second and fourth inner electrodes 320 and 340 and one side of the sheets 108 and 110 may be greater than the thickness of the sheets 107 to 111. [

이러한 캐패시터부(3000)는 내부 전극들(310 내지 350) 사이에 캐패시턴스가 각각 형성되며, 캐패시턴스는 내부 전극(310 내지 350)의 중첩 면적, 시트들(107 내지 110)의 두께 등에 따라 조절될 수 있다. 한편, 캐패시터부(3000)는 제 1 내지 제 5 내부 전극(310 내지 350) 이외에 적어도 하나 이상의 내부 전극이 더 형성되고, 적어도 하나의 내부 전극이 형성되는 적어도 하나의 시트가 더 형성될 수도 있다.The capacitors 3000 may have capacitances between the internal electrodes 310 to 350 and capacitances may be adjusted according to the overlapping area of the internal electrodes 310 to 350 and the thickness of the sheets 107 to 110 have. The capacitor unit 3000 may include at least one internal electrode in addition to the first to fifth internal electrodes 310 to 350 and at least one sheet having at least one internal electrode.

4. 4. 제 2Second 인덕터 Inductor

제 2 인덕터(4000)는 도 2에 도시된 바와 같이 복수의 시트(113 내지 116)가 적층될 수 있는데, 복수의 시트(113 내지 116)에는 코일 패턴, 전도성 물질이 매립된 홀이 선택적으로 형성될 수 있다. 즉, 제 2 인덕터(4000)는 복수의 시트(113 내지 116)와, 복수의 시트(113 내지 116)에 선택적으로 형성되어 도전 물질이 매립된 홀(451, 452, 453)과, 시트들(113 내지 116) 상에 각각 형성된 코일 패턴(410, 420, 430, 440)을 포함할 수 있다. 또한, 코일 패턴(410 내지 440)은 시트들(113 내지 116) 상에 적어도 하나 형성될 수 있다. 즉, 코일 패턴(410 내지 440)은 일 시트 상에 수평 방향으로 이격되어 둘 이상 형성될 수도 있다. 이러한 제 2 인덕터(3000)의 구성을 보다 상세히 설명하면 다음과 같다.As shown in FIG. 2, the second inductor 4000 may have a plurality of sheets 113 to 116 stacked thereon. In the plurality of sheets 113 to 116, a coil pattern, a hole filled with a conductive material, . That is, the second inductor 4000 includes a plurality of sheets 113 to 116, holes 451, 452, and 453 selectively formed in the plurality of sheets 113 to 116 and filled with a conductive material, 113, and 116, respectively. The coil patterns 410, 420, 430, In addition, the coil patterns 410 to 440 may be formed on the sheets 113 to 116 at least one. That is, the coil patterns 410 to 440 may be formed in two or more spaced apart in the horizontal direction on one sheet. The structure of the second inductor 3000 will be described in more detail as follows.

시트(113)에는 홀(451) 및 코일 패턴(410)이 형성될 수 있다. 홀(451)은 시트(113)의 소정 영역, 예를 들어 정중앙에 형성될 수 있다. 홀(451)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. 또한, 코일 패턴(410)은 홀(451)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 이때, 코일 패턴(410)은 시트(113)의 중앙 영역을 지나지 않도록 형성될 수 있다. 예를 들어, 코일 패턴(410)은 소정의 폭 및 간격을 가지며, 반시계 방향으로 외측으로 회전하는 나선형으로 형성될 수 있다. 이때, 코일 패턴(410)의 선폭 및 간격은 동일할 수 있다. 또한, 코일 패턴(410)의 끝단은 시트(113)의 일 변의 소정 영역으로 노출되도록 인출될 수 있다. 예를 들어, 인출 영역은 제 1 인덕터(2000)의 코일 패턴(210)이 인출된 방향과 동일 방향으로 소정 간격 이격되어 노출되도록 형성된다. 이때, 인출 영역은 소정의 폭, 예를 들어 코일 패턴(410)의 폭보다 넓은 폭으로 형성될 수 있다. 이렇게 시트(113)의 일 장변으로 노출되도록 인출된 영역은 제 1-3 외부 전극(5300)과 전기적으로 연결될 수 있다.A hole 451 and a coil pattern 410 may be formed on the sheet 113. The hole 451 may be formed in a predetermined area of the sheet 113, for example, in the center. The hole 451 is filled with a conductive material, which may be filled with a paste of a metal material. In addition, the coil pattern 410 may be formed in a predetermined number of turns by rotating in one direction from the hole 451. At this time, the coil pattern 410 may be formed so as not to pass through the central region of the sheet 113. For example, the coil pattern 410 may have a predetermined width and spacing, and may be formed in a spiral shape that rotates outward in a counterclockwise direction. At this time, the line width and the interval of the coil pattern 410 may be the same. In addition, the end of the coil pattern 410 may be drawn so as to be exposed to a predetermined region of one side of the sheet 113. For example, the lead-out area is formed such that the coil pattern 210 of the first inductor 2000 is exposed at a predetermined interval in the same direction as the lead-out direction. At this time, the lead-out area may be formed to have a predetermined width, for example, a width wider than the width of the coil pattern 410. The region drawn to be exposed to one side of the sheet 113 may be electrically connected to the first to third external electrodes 5300.

시트(114)에는 홀(452) 및 코일 패턴(420)이 형성될 수 있다. 코일 패턴(420)은 시트(113)에 형성되어 도전성 물질이 매립된 홀(451)와 연결될 수 있다. 이러한 코일 패턴(420)은 시트(114)의 중앙 영역으로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 이때, 코일 패턴(420)은 시트(114)의 중앙 영역을 지나지 않도록 형성될 수 있다. 코일 패턴(420)은 소정의 폭 및 간격을 가지며, 코일 패턴(410)과 동일 방향 또는 반대 방향으로 회전하는 나선형으로 형성될 수 있다. 예를 들어, 코일 패턴(420)는 반시계 방향으로 회전하는 나선형으로 형성될 수 있다. 또한, 코일 패턴(420)는 코일 패턴(410)과 동일 턴 수로 형성될 수도 있고, 다른 턴 수로 형성될 수도 있다. 코일 패턴(420)의 선폭 및 간격은 동일할 수 있고, 코일 패턴(410)의 선폭 및 간격과 동일할 수도 있다. 코일 패턴(420)의 말단부에는 홀(452)이 형성될 수 있다. 홀(452)은 시트(114)의 중앙부에서 일 단변 방향으로 소정 거리 이격된 영역, 예를 들어 시트(114)의 중앙부와 일 단변의 사이를 5등분하여 중앙부로부터 4/5 정도되는 영역에 형성될 수 있다. 홀(452)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. A hole 452 and a coil pattern 420 may be formed on the sheet 114. [ The coil pattern 420 may be formed on the sheet 113 and connected to a hole 451 filled with a conductive material. The coil pattern 420 may be formed in a predetermined number of turns by rotating in one direction from the central area of the sheet 114. [ At this time, the coil pattern 420 may be formed so as not to pass through the central region of the sheet 114. The coil pattern 420 may have a predetermined width and an interval and may be formed in a spiral shape that rotates in the same or opposite direction as the coil pattern 410. For example, the coil pattern 420 may be formed in a spiral shape that rotates counterclockwise. In addition, the coil pattern 420 may be formed at the same number of turns as the coil pattern 410, or may be formed at another number of turns. The line width and the interval of the coil pattern 420 may be the same and may be the same as the line width and the interval of the coil pattern 410. A hole 452 may be formed at the distal end of the coil pattern 420. The hole 452 is formed in a region spaced apart from the center of the sheet 114 by a predetermined distance in the direction of the one short side, for example, five times between the central portion and the short side of the sheet 114, . The hole 452 is filled with a conductive material, which can be filled with a paste of a metal material.

시트(115)에는 홀(453) 및 코일 패턴(430)이 형성될 수 있다. 코일 패턴(430)은 시트(114)에 형성되어 도전성 물질이 매립된 홀(452)와 연결될 수 있다. 이러한 코일 패턴(430)은 시트(115)의 중앙 영역으로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 코일 패턴(430)은 소정의 폭 및 간격을 가지며, 코일 패턴(410, 420)과 동일 방향 또는 반대 방향으로 회전하는 나선형으로 형성될 수 있다. 예를 들어, 코일 패턴(430)는 시계 방향으로 회전하는 나선형으로 형성될 수 있다. 또한, 코일 패턴(430)은 코일 패턴(410, 420)과 동일 턴 수로 형성될 수도 있고, 다른 턴 수로 형성될 수도 있다. 코일 패턴(430)의 선폭 및 간격은 동일할 수 있고, 코일 패턴(410, 420)의 선폭 및 간격과 동일할 수도 있다. 코일 패턴(430)의 중앙부에는 홀(453)이 형성될 수 있다. 즉, 홀(453)은 시트(115)의 정중앙 영역에 형성될 수 있다. 이때, 홀(453)은 시트(113)에 형성된 홀(451)과 중첩되도록 형성될 수도 있고, 중앙 영역에서 소정 간격 이격되어 형성될 수도 있다. 홀(453)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. A hole 453 and a coil pattern 430 may be formed on the sheet 115. The coil pattern 430 may be formed on the sheet 114 and connected to a hole 452 filled with a conductive material. The coil pattern 430 may be formed in a predetermined number of turns by rotating in one direction from the central region of the sheet 115. The coil pattern 430 has a predetermined width and an interval and may be formed in a spiral shape that rotates in the same or opposite direction as the coil patterns 410 and 420. For example, the coil pattern 430 may be formed in a spiral shape that rotates clockwise. In addition, the coil pattern 430 may be formed at the same number of turns as the coil patterns 410 and 420, or at different turns. The line width and the interval of the coil pattern 430 may be the same and may be the same as the line width and the interval of the coil patterns 410 and 420. A hole 453 may be formed at the center of the coil pattern 430. That is, the holes 453 may be formed in the central region of the sheet 115. At this time, the holes 453 may be formed to overlap with the holes 451 formed in the sheet 113, or may be spaced apart from the central region by a predetermined distance. A conductive material is buried in the hole 453, which can be buried using a paste of a metal material.

시트(116)에는 코일 패턴(440)이 형성될 수 있다. 코일 패턴(440)은 시트(115)에 형성되어 도전성 물질이 매립된 홀(453)과 연결될 수 있다. 또한, 코일 패턴(440)은 홀(453)과 연결되는 영역, 즉 시트(116)의 정중앙 영역으로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 이러한 코일 패턴(440)은 소정의 폭 및 간격을 가지며, 코일 패턴들(410, 420, 430)과 동일 방향 또는 반대 방향으로 회전하는 나선형으로 형성될 수 있다. 예를 들어, 코일 패턴(440)은 시계 방향으로 회전하는 나선형으로 형성될 수 있다. 이때, 코일 패턴(440)의 선폭 및 간격은 동일할 수 있고, 코일 패턴들(410, 420, 430)과 선폭, 간격 및 회전 수가 동일할 수 있다. 물론, 코일 패턴들(410, 420, 430, 440)은 적어도 둘 이상이 동일한 선폭, 간격 및 회전 수를 가지고 적어도 둘 이상의 다른 선폭, 간격 및 회전 수를 가질 수 있고, 코일 패턴들(410, 420, 430, 440)이 모두 다른 선폭, 간격 및 회전 수를 가질 수도 있다. 또한, 코일 패턴(440)의 끝단은 시트(116)의 일 변의 소정 영역으로 노출되도록 인출될 수 있다. 예를 들어, 인출 영역은 코일 패턴(410)이 인출된 영역과 반대 영역으로 인출되도록 시트(116)의 타 장변에 노출되도록 형성된다. 이때, 인출 영역은 소정의 폭, 예를 들어 코일 패턴(440)의 폭보다 넓은 폭으로 형성될 수 있다. 이렇게 시트(116)의 일 장변으로 노출되도록 인출된 영역은 제 1-4 외부 전극(5400)과 전기적으로 연결될 수 있다.A coil pattern 440 may be formed on the sheet 116. The coil pattern 440 may be formed on the sheet 115 and connected to a hole 453 filled with a conductive material. In addition, the coil pattern 440 may be formed in a predetermined number of turns by rotating in one direction from a region connected to the hole 453, that is, a central region of the sheet 116. The coil pattern 440 has a predetermined width and an interval and may be formed in a spiral shape that rotates in the same or opposite direction as the coil patterns 410, 420, and 430. For example, the coil pattern 440 may be formed in a spiral shape that rotates clockwise. At this time, the line width and the interval of the coil pattern 440 may be the same, and the line width, the interval, and the number of revolutions may be the same as the coil patterns 410, 420, and 430. Of course, the coil patterns 410, 420, 430, and 440 may have at least two different line widths, intervals, and rotations with at least two identical linewidths, intervals, 430, and 440 may have different line widths, intervals, and revolutions. In addition, the end of the coil pattern 440 may be drawn so as to be exposed to a predetermined region of one side of the sheet 116. For example, the lead-out area is formed so as to be exposed to the other side of the sheet 116 so as to be drawn out to the area opposite to the area where the coil pattern 410 is drawn. At this time, the lead-out area may be formed to have a predetermined width, for example, a width wider than the width of the coil pattern 440. The region drawn to be exposed to one side of the sheet 116 may be electrically connected to the first to fourth external electrodes 5400.

한편, 코일 패턴들(410 내지 440)은 도전성 물질로 형성될 수 있는데, 예를 들어 Ag, Ag/Pd, Ag/Pt, Pd, Pt, Cu, Al 중 어느 하나 이상의 성분을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 또한, 코일 패턴들(410, 440)은 도전성 페이스트를 이용한 인쇄 공정으로 형성할 수도 있고, 증착 공정으로 형성할 수도 있으며, 도금 공정으로 형성할 수도 있다. 그리고, 코일 패턴들(410 내지 440) 사이의 도전 저항은 1Ω∼50Ω일 수 있다. 한편, 코일 패턴들(410 내지 440)의 선폭 및 간격의 비는 0.5 내지 2일 수 있고, 선폭이 5㎛∼50㎛일 수 있다. The coil patterns 410 to 440 may be formed of a conductive material. For example, the coil patterns 410 to 440 may include a metal or a metal containing at least one of Ag, Ag / Pd, Ag / Pt, Pd, Pt, Alloy. The coil patterns 410 and 440 may be formed by a printing process using a conductive paste, a deposition process, or a plating process. The conductive resistances between the coil patterns 410 to 440 may be 1? Meanwhile, the ratio of the line width and the interval of the coil patterns 410 to 440 may be 0.5 to 2, and the line width may be 5 to 50 占 퐉.

또한, 코일 패턴들(410 내지 440)과 연결되어 외부로 인출되는 영역, 즉 인출 영역은 코일 패턴들(410 내지 440)과 동일 물질로 형성될 수도 있고, 다른 물질로 형성될 수도 있다. 즉, 인출 영역은 코일 패턴들(410 내지 440)로 사용되는 물질 중 적어도 어느 하나의 물질을 이용하여 형성할 수 있고, 동일한 성분의 함량이 다른 물질로 형성될 수 있다.In addition, the area connected to the coil patterns 410 to 440 and drawn out to the outside, that is, the lead-out area may be formed of the same material as the coil patterns 410 to 440, or may be formed of different materials. That is, the lead-out region may be formed using at least one of the materials used as the coil patterns 410 to 440, and the same content may be formed of a different material.

한편, 코일 패턴(410 내지 440)과 적층체(1000)의 외부면 사이의 거리, 즉 코일 패턴(410 내지 440)의 외주부와 시트(113 내지 116)의 일변 사이의 거리는 코일 패턴(410 내지 440)의 선폭 또는 간격보다 클 수 있고, 시트(113 내지 116)의 두께보다 클 수 있다.The distance between the coil patterns 410 to 440 and the outer surface of the laminate 1000, that is, the distance between the outer periphery of the coil patterns 410 to 440 and one side of the sheets 113 to 116, Or may be larger than the thickness of the sheets 113 to 116. [

상기한 바와 같이 제 2 인덕터(4000)는 복수의 시트(113 내지 116) 상에 코일 패턴(410, 420, 430, 440)이 각각 형성되고, 서로 인접한 두 코일 패턴은 시트에 형성된 도전성 물질이 매립된 홀에 의해 연결된다. 이러한 제 2 인덕터(4000)는 제 1-3 및 제 1-4 외부 전극(5300, 5400)과 연결될 수 있다.As described above, in the second inductor 4000, the coil patterns 410, 420, 430, and 440 are formed on the plurality of sheets 113 to 116, and the two coil patterns adjacent to each other are formed by the conductive material Hole. The second inductor 4000 may be connected to the 1-3 and 1-4 external electrodes 5300 and 5400.

한편, 캐패시터부(2000) 상측 및 하측의 제 1 및 제 2 인턱터(2000, 4000)는 캐패시터부(2000) 상측 및 하측에서 복수의 코일 패턴이 서로 연결되지만, 복수의 코일 패턴은 캐패시터부(2000)를 관통하여 상하 연결될 수도 있다. 즉, 캐패시터부(2000) 상측의 적어도 어느 하나의 코일 패턴이 캐패시터부(2000) 하측의 적어도 어느 하나의 코일 패턴과 연결될 수도 있다. 이렇게 코일 패턴의 연결 방식은 다양하게 변경 가능하다. The first and second inductors 2000 and 4000 on the upper and lower sides of the capacitor unit 2000 are connected to a plurality of coil patterns on the upper side and the lower side of the capacitor unit 2000. The plurality of coil patterns are connected to the capacitor unit 2000 And may be vertically connected. That is, at least one coil pattern on the upper side of the capacitor unit 2000 may be connected to at least one coil pattern below the capacitor unit 2000. Thus, the connection pattern of the coil pattern can be variously changed.

5. 5. 제 11st  And 제 2Second 외부 전극 External electrode

제 1 외부 전극(5100, 5200, 5300, 5400; 5000)는 적층체(1000) 외부의 서로 대향되는 제 1 및 제 2 면에 마련될 수 있고, 제 2 외부 전극(6100, 6200; 6000)은 적층체(1000) 외부의 제 1 및 제 2 면과 직교하는 제 3 및 제 4 면에 마련될 수 있다. 예를 들어, 제 1 외부 전극(5000)은 Y 방향으로 대향되는 두 측면에 형성되고, 제 2 외부 전극(6000)은 X 방향으로 대향되는 두 측면에 형성될 수 있다. 이러한 제 1 외부 전극(5000)은 데이터 라인 사이에 연결될 수 있고, 제 2 외부 전극(6000)은 접지 단자에 연결될 수 있다. 이때, 제 2 외부 전극(6000)이 연결되는 접지 단자 양단간의 저항은 10Ω 이하일 수 있다. 한편, 제 1 및 제 2 외부 전극(5000, 6000)은 측면 뿐만 아니라 하부면 및 상부면에 각각 연장 형성될 수 있다. 즉, 제 1 및 제 2 외부 전극(5000, 6000)의 Z 방향으로 서로 대향되는 하부면 및 상부면의 적어도 일부에 연장 형성될 수 있다. 물론, 하부면 및 상부면에 연장 형성되는 부분은 서로 접촉되지 않도록 소정 간격 이격되어 형성될 수 있다. 또한, 제 1 외부 전극(5000)은 제 1 및 제 2 인덕터(2000, 4000)와 캐패시터부(3000)의 일부와 연결될 수 있고, 제 2 외부 전극(6000)은 캐패시터부(3000)의 일부와 연결될 수 있다. 한편, 제 1 및 제 2 외부 전극(5000, 6000)의 폭은 제 1 및 제 2 인덕터(2000, 4000)와 캐패시터부(3000)의 인출 영역이 폭보다 크거나 같을 수 있고, 인출 영역의 폭은 인덕터(2000, 4000)의 코일 패턴의 폭보다 클 수 있다.The first external electrodes 5100, 5200, 5300, 5400, 5000 may be provided on the first and second surfaces facing each other outside the layered body 1000, and the second external electrodes 6100, 6200, And may be provided on the third and fourth surfaces orthogonal to the first and second surfaces outside the layered structure 1000. [ For example, the first external electrode 5000 may be formed on two sides facing each other in the Y direction, and the second external electrode 6000 may be formed on two sides facing each other in the X direction. The first outer electrode 5000 may be connected between the data lines and the second outer electrode 6000 may be connected to the ground terminal. At this time, the resistance between the both ends of the ground terminal to which the second external electrode 6000 is connected may be 10? Or less. On the other hand, the first and second external electrodes 5000 and 6000 may be formed on the lower surface and the upper surface, respectively, as well as on the side surface. That is, the first external electrode 5000 and the second external electrode 5000 may be extended to at least part of the lower surface and the upper surface facing each other in the Z direction. Of course, the portions extending from the lower surface and the upper surface may be spaced apart from each other by a predetermined distance so as not to be in contact with each other. The first external electrode 5000 may be connected to the first and second inductors 2000 and 4000 and a part of the capacitor unit 3000 and the second external electrode 6000 may be connected to a part of the capacitor unit 3000 Can be connected. The width of the first and second external electrodes 5000 and 6000 may be equal to or greater than the width of the first and second inductors 2000 and 4000 and the width of the outgoing region of the capacitor unit 3000, May be greater than the width of the coil pattern of inductors 2000, 4000.

이러한 제 1 및 제 2 외부 전극(5000, 6000)은 다양한 방법으로 형성될 수 있다. 즉, 제 1 및 제 2 외부 전극(5000, 6000)은 도전성 페이스트를 이용하여 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 다양한 방법으로 형성될 수도 있다. 또한, 제 1 및 제 2 외부 전극(5000, 6000)은 전기 전도성을 가지는 금속으로 형성될 수 있는데, 예를 들어 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상의 금속으로 형성될 수 있다. 이때, 제 1 및 제 2 인덕터(2000, 4000)과 연결되는 제 1 외부 전극(5000)의 적어도 일부, 즉 적층체(1000)의 적어도 일 표면에 형성되어 인덕터(2000, 4000)와 연결되는 제 1 외부 전극(5000)의 일부는 인덕터(2000, 4000)과 동일 물질로 형성될 수 있다. 예를 들어, 인덕터(2000, 4000), 즉 코일 패턴들이 구리를 이용하여 형성되는 경우 제 1 외부 전극(5000)의 코일 패턴들과 접촉되는 영역으로부터 적어도 일부는 구리를 이용하여 형성할 수 있다. 이때, 구리는 앞서 설명한 바와 같이 도전성 페이스트를 이용한 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 방법으로 형성할 수 있다. 바람직하게는 제 1 외부 전극(5000)은 도금으로 형성할 수 있다. 뿐만 아니라 제 2 외부 전극(6000) 또한 도금으로 형성할 수 있다. 도금 공정으로 제 1 및 제 2 외부 전극(5000, 6000)을 형성하기 위해 적층체(1000)의 표면 적어도 일부에 시드층을 형성한 후 시드층으로부터 도금층을 형성하여 제 1 및 제 2 외부 전극(5000, 6000)을 형성할 수 있다.The first and second external electrodes 5000 and 6000 may be formed by various methods. That is, the first and second external electrodes 5000 and 6000 may be formed by an immersion or printing method using a conductive paste, or may be formed by various methods such as vapor deposition, sputtering, and plating. The first and second external electrodes 5000 and 6000 may be formed of an electrically conductive metal such as gold, silver, platinum, copper, nickel, palladium, and alloys thereof. Or more. At this time, at least a part of the first external electrode 5000 connected to the first and second inductors 2000 and 4000, that is, at least part of the first external electrode 5000 connected to the inductors 2000 and 4000, 1 A part of the external electrode 5000 may be formed of the same material as the inductors 2000 and 4000. For example, when the inductors 2000 and 4000, that is, the coil patterns are formed using copper, at least a portion from a region in contact with the coil patterns of the first external electrode 5000 can be formed using copper. At this time, copper may be formed by an immersion or printing method using a conductive paste as described above, or may be formed by vapor deposition, sputtering, plating or the like. Preferably, the first external electrode 5000 may be formed by plating. In addition, the second external electrode 6000 may be formed by plating. A seed layer is formed on at least a part of the surface of the layered body 1000 in order to form the first and second external electrodes 5000 and 6000 by a plating process and then a plating layer is formed from the seed layer to form first and second external electrodes 5000, 6000) can be formed.

또한, 제 1 및 제 2 외부 전극(5000, 6000)은 적어도 하나의 도금층을 더 포함할 수 있다. 제 1 및 제 2 외부 전극(5000, 6000)은 Cu, Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 제 1 및 제 2 외부 전극(5000, 6000)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 물론, 도금층은 Cu 도금층 및 Sn 도금층이 적층될 수도 있으며, Cu 도금층, Ni 도금층 및 Sn 도금층이 적층될 수도 있다. 또한, 제 1 및 제 2 외부 전극(5000, 6000)은 적층체(1000)와 동일한 성분이 적어도 1종 포함된 도전성 물질로 형성될 수 있다. 예를 들어, 제 1 및 제 2 외부 전극(5000, 6000)은 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 적층체(1000)의 두면에 도포될 수 있다. 이렇게 제 1 및 제 2 외부 전극(5000, 6000)에 글래스 프릿이 포함됨으로써 제 1 및 제 2 외부 전극(5000, 6000)과 적층체(1000)의 밀착력을 향상시킬 수 있고, 내부에 형성된 도전체, 즉 코일 패턴 및 내부 전극과 제 1 및 제 2 외부 전극(5000, 6000)의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 제 1 및 제 2 외부 전극(5000, 6000)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 제 1 및 제 2 외부 전극(5000, 6000)이 형성될 수 있다. 예를 들어, 제 1 및 제 2 외부 전극(5000, 6000)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 물론, 제 1 및 제 2 외부 전극(5000, 6000)은 적어도 하나의 도금층만으로 형성될 수도 있다. 즉, 페이스트를 도포하지 않고 적어도 1회의 도금 공정을 이용하여 적어도 일층의 도금층을 형성하여 제 1 및 제 2 외부 전극(5000, 6000)을 형성할 수도 있다. 한편, 제 1 및 제 2 외부 전극(5000, 6000)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.In addition, the first and second external electrodes 5000 and 6000 may further include at least one plating layer. The first and second external electrodes 5000 and 6000 may be formed of a metal layer such as Cu or Ag, and at least one plating layer may be formed on the metal layer. For example, the first and second external electrodes 5000 and 6000 may be formed by laminating a copper layer, a Ni plating layer, and a Sn or Sn / Ag plating layer. Of course, the plating layer may be laminated with a Cu plating layer and a Sn plating layer, or a Cu plating layer, a Ni plating layer and a Sn plating layer may be laminated. In addition, the first and second external electrodes 5000 and 6000 may be formed of a conductive material including at least one of the same components as the layered body 1000. For example, the first and second external electrodes 5000 and 6000 may be formed by mixing a multi-component glass frit composed mainly of Bi 2 O 3 or SiO 2 of 0.5% to 20% can do. At this time, the mixture of the glass frit and the metal powder may be prepared in the form of a paste and applied to the two sides of the laminate 1000. By including the glass frit in the first and second external electrodes 5000 and 6000, the adhesion between the first and second external electrodes 5000 and 6000 and the layered body 1000 can be improved, That is, the coil pattern and the contact between the internal electrode and the first and second external electrodes 5000 and 6000 can be improved. In addition, after the conductive paste containing glass is applied, at least one plating layer may be formed on the conductive paste to form the first and second external electrodes 5000 and 6000. That is, the first and second outer electrodes 5000 and 6000 may be formed by forming a metal layer containing glass and at least one plating layer on the metal layer. For example, the first and second external electrodes 5000 and 6000 may be formed by sequentially forming a Ni plated layer and a Sn plated layer through electrolytic or electroless plating after forming a layer including at least one of glass frit, Ag and Cu . At this time, the Sn plating layer may be formed to have a thickness equal to or thicker than the Ni plating layer. Of course, the first and second outer electrodes 5000 and 6000 may be formed of at least one plating layer only. That is, the first and second external electrodes 5000 and 6000 may be formed by forming at least one plating layer using at least one plating process without applying the paste. On the other hand, the first and second external electrodes 5000 and 6000 may be formed to have a thickness of 2 탆 to 100 탆, a Ni plating layer is formed to a thickness of 1 탆 to 10 탆, and a Sn or Sn / And may be formed to a thickness of 10 to 10 mu m.

6. 표면 개질 부재6. Surface modification member

한편, 적층체(1000)의 적어도 일 표면에는 표면 개질 부재(미도시)가 형성될 수 있다. 이러한 표면 개질 부재는 제 1 및 제 2 외부 전극(5000, 6000)을 형성하기 이전에 적층체(1000)의 표면에 예를 들어 산화물을 분포시켜 형성할 수 있다. 여기서, 산화물은 결정 상태 또는 비결정 상태로 적층체(1000)의 표면에 분산되어 분포될 수 있다. 표면 개질 부재는 도금 공정으로 제 1 및 제 2 외부 전극(5000, 6000)을 형성할 때 도금 공정 이전에 적층체(1000) 표면에 분포될 수 있다. 즉, 표면 개질 부재는 제 1 및 제 2 외부 전극(5000, 6000)의 일부를 인쇄 공정으로 형성하기 이전에 분포시킬 수도 있고, 인쇄 공정 후 도금 공정을 실시하기 이전에 분포시킬 수도 있다. 물론, 인쇄 공정을 실시하지 않는 경우 표면 개질 부재를 분포시킨 후 도금 공정을 실시할 수 있다. 이때, 표면에 분포된 표면 개질 부재는 적어도 일부가 용융될 수 있다.On the other hand, a surface modifying member (not shown) may be formed on at least one surface of the layered body 1000. The surface modification member may be formed by distributing an oxide, for example, on the surface of the layered body 1000 before the first and second external electrodes 5000 and 6000 are formed. Here, the oxide may be dispersed and distributed on the surface of the laminate 1000 in a crystalline state or an amorphous state. The surface modifying member may be distributed on the surface of the laminate 1000 before the plating process when the first and second external electrodes 5000 and 6000 are formed by a plating process. That is, the surface modification member may be distributed before forming the first and second external electrodes 5000 and 6000 in the printing process, or may be distributed before the plating process after the printing process. Of course, in the case where the printing process is not performed, the plating process can be performed after distributing the surface modifying member. At this time, at least a part of the surface modification member distributed on the surface can be melted.

한편, 표면 개질 부재는 적어도 일부가 동일한 크기로 적층체(1000)의 표면에 고르게 분포될 수 있고, 적어도 일부가 서로 다른 크기로 불규칙하게 분포될 수도 있다. 또한, 적층체(1000)의 적어도 일부 표면에는 오목부가 형성될 수도 있다. 즉, 표면 개질 부재가 형성되어 볼록부가 형성되고 표면 개질 부재가 형성되지 않은 영역의 적어도 일부가 패여 오목부가 형성될 수도 있다. 이때, 표면 개질 부재는 적어도 일부가 적층체(1000)의 표면보다 깊이 형성될 수 있다. 즉, 표면 개질 부재는 소정 두께가 적층체(1000)의 소정 깊이로 박히고 나머지 두께가 적층체(1000)의 표면보다 높게 형성될 수 있다. 이때, 적층체(1000)에 박히는 두께는 산화물 입자의 평균 직경의 1/20 내지 1일 수 있다. 즉, 산화물 입자는 적층체(1000) 내부로 모두 함입될 수 있고, 적어도 일부가 함입될 수 있다. 물론, 산화물 입자는 적층체(1000)의 표면에만 형성될 수 있다. 따라서, 산화물 입자는 적층체(1000)의 표면에서 반구형으로 형성될 수도 있고, 구 형태로 형성될 수도 있다. 또한, 표면 개질 부재는 상기한 바와 같이 적층체(1000)의 표면에 부분적으로 분포될 수도 있으며, 적어도 일 영역에 막 형태로 분포될 수도 있다. 즉, 산화물 입자가 적층체(1000)의 표면에 섬(island) 형태로 분포되어 표면 개질 부재가 형성될 수 있다. 즉, 적층체(1000) 표면에 결정 상태 또는 비결정 상태의 산화물이 서로 이격되어 섬 형태로 분포될 수 있고, 그에 따라 적층체(1000) 표면의 적어도 일부가 노출될 수 있다. 또한, 산화물은 표면 개질 부재는 적어도 둘 이상이 연결되어 적어도 일 영역에는 막으로 형성되고, 적어도 일부에는 섬 형태로 형성될 수 있다. 즉, 적어도 둘 이상의 산화물 입자가 응집되거나 인접한 산화물 입자가 연결되어 막 형태를 이룰 수 있다. 그러나, 산화물이 입자 상태로 존재하거나, 둘 이상의 입자가 응집되거나 연결된 경우에도 적층체(1000) 표면의 적어도 일부는 표면 개질 부재에 의해 외부로 노출된다. On the other hand, the surface modifying members may be evenly distributed on the surface of the laminate 1000 at least partially in the same size, and may be irregularly distributed at least in part in different sizes. Also, at least a part of the surface of the laminate 1000 may be provided with a recess. That is, at least a part of the region where the surface modifying member is formed and the convex portion is formed and the surface modifying member is not formed may be formed as a concave portion. At this time, at least a part of the surface modification member can be formed deeper than the surface of the layered body 1000. That is, the surface modifying member may be formed such that a predetermined thickness is embedded in a predetermined depth of the laminate 1000 and the remaining thickness thereof is higher than the surface of the laminate 1000. At this time, the thickness of the layered body 1000 may be 1/20 to 1 of the average diameter of the oxide particles. That is, the oxide particles can be embedded all within the laminate 1000, and at least a part thereof can be embedded. Of course, the oxide particles can be formed only on the surface of the laminate 1000. Therefore, the oxide particles may be formed hemispherically on the surface of the laminate 1000, or may be formed in a spherical shape. In addition, the surface modifying member may be partially distributed on the surface of the laminate 1000 as described above, and may be distributed in a film form in at least one region. That is, the oxide particles may be distributed in the form of islands on the surface of the layered body 1000 to form the surface modification member. That is, oxides in a crystalline state or an amorphous state may be spaced apart from each other on the surface of the layered body 1000 so that at least a part of the surface of the layered body 1000 may be exposed. Further, at least two or more of the surface modification members of the oxide may be connected to form a film in at least one region, and may be formed in an island form at least in part. That is, at least two oxide particles may aggregate or adjacent oxide particles may be connected to form a film. However, even when the oxide exists in a particle state, or when two or more particles are aggregated or connected, at least a part of the surface of the laminate 1000 is exposed to the outside by the surface modification member.

이때, 표면 개질 부재의 총 면적은 적층체(1000) 표면 전체 면적의 예를 들어 5% 내지 90%일 수 있다. 표면 개질 부재의 면적에 따라 적층체(1000) 표면의 도금 번짐 현상이 제어될 수 있지만, 표면 개질 부재가 너무 많이 형성되면 적층체(1000) 내부의 도전 패턴과 외부 전극(400)의 접촉이 어려울 수 있다. 즉, 표면 개질 부재가 적층체(1000) 표면적의 5% 미만으로 형성될 경우 도금 번짐 현상의 제어가 어렵고, 90%를 초과하여 형성될 경우 적층체(1000) 내부의 도전 패턴과 외부 전극(400)이 접촉되지 않을 수 있다. 따라서, 표면 개질 부재는 도금 번짐 현상을 제어할 수 있고 적층체(1000) 내부의 도전 패턴과 외부 전극(400)의 접촉될 수 있는 정도의 면적으로 형성하는 것이 바람직하다. 이를 위해 표면 개질 부재는 적층체(1000) 표면적의 10% 내지 90%로 형성될 수 있고, 바람직하게는 30% 내지 70%의 면적으로 형성될 수 있으며, 더욱 바람직하게는 40% 내지 50%의 면적으로 형성될 수 있다. 이때, 적층체(1000)의 표면적은 일 면의 표면적일 수도 있고, 육면체를 이루는 적층체(1000)의 여섯면의 표면적일 수도 있다. 한편, 표면 개질 부재는 적층체(1000) 두께의 10% 이하의 두께로 형성될 수 있다. 즉, 표면 개질 부재는 적층체(1000) 두께의 0.01% 내지 10%의 두께로 형성될 수 있다. 예를 들어, 표면 개질 부재는 0.1㎛∼50㎛의 크기로 존재할 수 있는데, 그에 따라 표면 개질 부재는 적층체(1000) 표면으로부터 0.1㎛∼50㎛의 두께로 형성될 수 있다. 즉, 표면 개질 부재는 적층체(1000)의 표면보다 박힌 영역을 제외하고 적층체(1000) 표면으로부터 0.1㎛∼50㎛의 두께로 형성될 수 있다. 따라서, 적층체(1000) 내측으로 박힌 두께를 포함하면 표면 개질 부재는 0.1㎛∼50㎛보다 두꺼운 두께를 가질 수 있다. 표면 개질 부재가 적층체(1000) 두께의 0.01% 미만의 두께로 형성될 경우 도금 번짐 현상의 제어가 어렵고, 적층체(1000) 두께의 10%를 초과하는 두께로 형성될 경우 적층체(1000) 내부의 도전 패턴과 외부 전극(400)이 접촉되지 않을 수 있다. 즉, 표면 개질 부재는 적층체(1000)의 재료 특성(전도성, 반도성, 절연성, 자성체 등)에 따라 다양한 두께를 가질 수 있고, 산화물 분말의 크기, 분포량, 응집 여부에 따라 다양한 두께를 가질 수 있다.At this time, the total area of the surface modifying members may be, for example, 5% to 90% of the total area of the surface of the laminate 1000. If the surface modification member is formed too much, it is difficult to make contact between the conductive pattern inside the laminated body 1000 and the external electrode 400 . That is, when the surface modifying member is formed to be less than 5% of the surface area of the laminate 1000, it is difficult to control the plating blurring phenomenon. When the surface modifying member is formed in an amount exceeding 90% May not be in contact with each other. Therefore, it is preferable that the surface modifying member is formed to have an area that can control the spreading phenomenon of the plating and can contact the conductive pattern inside the laminate 1000 and the external electrode 400. For this purpose, the surface modifying member may be formed to 10% to 90% of the surface area of the laminate 1000, preferably 30% to 70%, more preferably 40% to 50% Area. At this time, the surface area of the laminated body 1000 may be a surface area of one surface or a surface area of six surfaces of the laminated body 1000 which forms a hexahedron. On the other hand, the surface modifying member may be formed to a thickness of 10% or less of the thickness of the laminate 1000. That is, the surface modifying member may be formed to a thickness of 0.01% to 10% of the thickness of the laminate 1000. For example, the surface modifying member may be present in a size of 0.1 mu m to 50 mu m, whereby the surface modifying member may be formed to a thickness of 0.1 mu m to 50 mu m from the surface of the laminate 1000. [ That is, the surface modifying member may be formed to a thickness of 0.1 占 퐉 to 50 占 퐉 from the surface of the layered product 1000, except for a region that is stuck to the surface of the layered product 1000. Therefore, if the thickness embedded in the laminated body 1000 is included, the surface modification member may have a thickness greater than 0.1 占 퐉 to 50 占 퐉. When the surface modification member is formed to a thickness of less than 0.01% of the thickness of the laminate 1000, it is difficult to control the plating blurring phenomenon. When the surface modification member is formed to a thickness exceeding 10% of the thickness of the laminate 1000, The inner conductive pattern and the outer electrode 400 may not be in contact with each other. That is, the surface modifying member may have various thicknesses depending on the material properties (conductive, semiconductive, insulating, magnetic material, etc.) of the layered body 1000 and may have various thicknesses depending on the size, have.

이렇게 적층체(1000)의 표면에 표면 개질 부재가 형성됨으로써 적층체(1000)의 표면은 성분이 다른 적어도 두 영역이 존재할 수 있다. 즉, 표면 개질 부재가 형성된 영역과 형성되지 않은 영역은 서로 다른 성분이 검출될 수 있다. 예를 들어, 표면 개질 부재가 형성된 영역은 표면 개질 부재에 따른 성분, 즉 산화물이 존재할 수 있고, 형성되지 않은 영역은 적층체(1000)에 따른 성분, 즉 시트의 성분이 존재할 수 있다. 이렇게 도금 공정 이전에 적층체(1000)의 표면에 표면 개질 부재를 분포시킴으로써 적층체(1000) 표면에 거칠기를 부여하여 개질시킬 수 있다. 따라서, 도금 공정이 균일하게 실시될 수 있고, 그에 따라 제 1 및 제 2 외부 전극(5000, 6000)의 형상을 제어할 수 있다. 즉, 적층체(1000)의 표면은 적어도 일 영역의 저항이 다른 영역의 저항과 다를 수 있는데, 저항이 불균일한 상태에서 도금 공정을 실시하면 도금층의 성장 불균일이 발생된다. 이러한 문제를 해결하기 위해 적층체(1000)의 표면에 입자 상태 또는 용융 상태의 산화물을 분산시켜 표면 개질 부재를 형성함으로써 적층체(1000)의 표면을 개질시킬 수 있고, 도금층의 성장을 제어할 수 있다. By forming the surface modifying member on the surface of the layered body 1000, at least two regions having different components may exist on the surface of the layered body 1000. That is, different components can be detected in the region where the surface modifying member is formed and the region where the surface modifying member is not formed. For example, an area where the surface modifying member is formed may have a component according to the surface modifying member, that is, an oxide, and an area where the area is not formed may have a component according to the laminate 1000, that is, a component of the sheet. By thus distributing the surface modifying member to the surface of the layered product 1000 before the plating process, the surface of the layered product 1000 can be modified by imparting roughness to the surface thereof. Therefore, the plating process can be performed uniformly, and thus the shape of the first and second external electrodes 5000 and 6000 can be controlled. That is, the surface of the layered product 1000 may have a resistance different from that of the other region in at least one region. If the plating process is performed while the resistance is uneven, the growth of the plating layer may be uneven. In order to solve such a problem, it is possible to modify the surface of the layered product 1000 and to control the growth of the plating layer by dispersing oxides in a particle state or a molten state on the surface of the layered product 1000 to form a surface modifying member have.

여기서, 적층체(1000)의 표면 저항을 균일하게 하기 위한 입자 상태 또는 용융 상태의 산화물은 예를 들어 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나 이상을 이용할 수 있다. 한편, 표면 개질 부재는 적층체(1000) 내의 적어도 하나의 시트 상에도 형성될 수 있다. 즉, 시트 상의 다양한 형상의 도전 패턴은 도금 공정으로 형성할 수도 있는데, 표면 개질 부재를 형성함으로써 도전 패턴의 형상을 제어할 수 있다.Here, the oxides in the particle state or in the molten state for making the surface resistance of the layered body 1000 uniform are, for example, Bi 2 O 3 , BO 2 , B 2 O 3 , ZnO, Co 3 O 4 , SiO 2 , Al 2 O 3 , MnO, H 2 BO 3 , Ca (CO 3 ) 2 , Ca (NO 3 ) 2 and CaCO 3 . On the other hand, the surface modification member may also be formed on at least one sheet in the laminate 1000. That is, the conductive patterns of various shapes on the sheet can be formed by a plating process, and the shape of the conductive pattern can be controlled by forming the surface modifying member.

상기한 바와 같은 본 발명의 일 실시 예에 따른 회로 보호 소자는 적층체(1000) 내부에 인덕터(2000, 4000)를 사이에 두고 캐패시터부(3000)가 마련되며, 인덕터(2000, 4000)는 제 1 외부 전극(5000)을 통해 데이터 단자와 연결되고 캐패시터부(3000)는 일부가 제 1 외부 전극(5000)을 통해 데이터 단자와 연결되고 일부가 제 2 외부 전극(6000)을 통해 접지 단자와 연결된다. 이러한 회로 보호 소자는 코일 패턴의 턴수, 캐패시터부의 내부 전극의 면적, 내부 전극 사이의 간격, 그리고 코일 패턴 사이의 간격을 조절함으로써 인덕턴스 및 캐패시턴스를 조절할 수 있고, 그에 따라 억제할 수 있는 주파수의 노이즈를 조절할 수 있다. 예를 들어, 시트의 두께를 줄이면 낮은 주파수 대역의 노이즈를 억제할 수 있고, 두께를 증가시키면 높은 주파수 대역의 노이즈를 억제할 수 있다. 이렇게 적어도 두개의 인덕터와 캐패시터부로 이루어진 회로 보호 소자는 공통 모드 노이즈 뿐만 아니라 차동 모드 노이즈도 억제 또는 제거할 수 있다. 즉, 도 6에 도시된 바와 같이 종래의 회로 보호 소자는 공통 모드 노이즈만 제거할 수 있지만, 도 7에 도시된 바와 같이 본 발명의 일 실시 예에 따른 회로 보호 소자는 공통 모드 뿐만 아니라 차동 모드 노이즈를 제거 또는 억제할 수 있다.In the circuit protection device according to the embodiment of the present invention, the capacitor unit 3000 is provided inside the stacked body 1000 with inductors 2000 and 4000 interposed therebetween, and the inductors 2000 and 4000 are formed in the 1 is connected to the data terminal through the external electrode 5000 and the capacitor unit 3000 is partially connected to the data terminal through the first external electrode 5000 and partly connected to the ground terminal through the second external electrode 6000 do. Such a circuit protection element can control the inductance and capacitance by adjusting the number of turns of the coil pattern, the area of the internal electrode of the capacitor, the interval between the internal electrodes, and the interval between the coil patterns, Can be adjusted. For example, reducing the thickness of the sheet can suppress the noise in the low frequency band, and increasing the thickness can suppress the noise in the high frequency band. The circuit protection element consisting of at least two inductors and capacitor portions can suppress or eliminate the common mode noise as well as the differential mode noise. That is, as shown in FIG. 6, the conventional circuit protection device can remove only the common mode noise. However, as shown in FIG. 7, the circuit protection device according to the embodiment of the present invention includes not only the common mode but also the differential mode noise Can be removed or suppressed.

실시 예 및 변형 예Examples and Modifications

한편, 적층체 내부에 적어도 하나의 코일 패턴을 구비하는 적어도 하나의 인덕터와 적어도 하나의 캐패시터부를 포함하는 본 발명에 따른 회로 보호 소자는 다양한 형태로 실시 및 변형이 가능하다. 이러한 본 발명에 따른 회로 보호 소자의 다양한 실시 예 및 변형 예를 설명하면 다음과 같다. 도 8 내지 도 18은 본 발명의 다양한 실시 예 및 변형 예에 따른 개념도 및 등가 회로도이다.On the other hand, the circuit protection device according to the present invention including at least one inductor having at least one coil pattern in the laminate and at least one capacitor portion can be implemented and modified in various forms. Various embodiments and modifications of the circuit protection device according to the present invention will now be described. 8 to 18 are a conceptual diagram and an equivalent circuit diagram according to various embodiments and modifications of the present invention.

도 8에 도시된 바와 같이, 캐패시터부를 사이에 두고 그 상측 및 하측에 제 1 및 제 2 인덕터가 마련될 수 있다. 제 1 및 제 2 인덕터는 각각 둘 이상의 코일 패턴을 포함할 수 있고, 각각 적어도 두개의 인출 전극을 가질 수 있다. 또한, 하나의 시트에 적어도 하나의 코일 패턴이 형성될 수 있다. 즉, 하나의 시트 상에 둘 이상의 코일 패턴이 형성될 수도 있다. 또한, 캐패시터부는 두개의 데이터 전극과 그 사이의 접지 전극을 가질 수 있다. 즉, 인덕터는 코일 패턴과 그로부터 연장되어 외부로 인출되는 인출 전극을 가질 수 있고, 캐패시터부는 복수의 내부 전극 중에서 적어도 두개의 데이터 전극과 적어도 하나의 접지 전극을 가질 수 있다. 이때, 캐패시터부의 데이터 전극은 인덕터의 인출 전극과 제 1 외부 전극과 접속되어 데이터 입출력 단자 사이에 마련될 수 있고, 캐패시터의 접지 전극은 제 2 외부 전극과 접속되어 접지 단자 사이에 마련될 수 있다. 이때, 캐패시터부와 인접한 두 인출 단자가 동일 방향으로 인출되고 먼 두 단자가 동일 방향으로 인출될 수 있다. 즉, 캐패시터부의 상측 및 하측으로 인접하여 두 인출 전극이 제 1 방향으로 인출되고, 멀리 떨어져 있는 두 인출 전극이 제 1 방향과 대향되는 제 2 방향으로 인출될 수 있다. 다시 말하면, 외부로 인출되는 전극을 위로부터 제 1 인덕터의 제 1 및 제 2 인출 전극, 캐패시터부의 제 1 및 제 2 데이터 전극, 제 2 인덕터의 제 3 및 제 4 인출 전극이라 할 때, 제 2 및 제 3 인출 전극이 제 1 방향으로 인출되고, 제 1 및 제 4 인출 전극이 제 2 방향으로 인출될 수 있다. 이때, 캐패시터부는 두 데이터 전극이 모두 제 1 방향으로 인출될 수 있고(도 8의 (a)), 상측 전극은 제 1 방향으로 인출되고 하측 전극은 제 2 방향으로 인출될 수 있으며(도 8의 (b)), 두 데이터 전극이 모두 제 2 방향으로 인출될 수도 있고(도 8의 (c), 상측 전극은 제 2 방향으로 인출되고 하측 전극은 제 1 방향으로 인출될 수 있다(도 8의 (d)).As shown in FIG. 8, the first and second inductors may be provided on the upper and lower sides of the capacitor unit with the capacitor unit interposed therebetween. Each of the first and second inductors may include two or more coil patterns, and each of the first and second inductors may have at least two outgoing electrodes. Further, at least one coil pattern may be formed on one sheet. That is, two or more coil patterns may be formed on one sheet. Also, the capacitor portion may have two data electrodes and a ground electrode therebetween. That is, the inductor may have a coil pattern and a lead electrode extending from the coil pattern to the outside, and the capacitor unit may have at least two data electrodes and at least one ground electrode among the plurality of internal electrodes. At this time, the data electrode of the capacitor unit may be connected between the lead-out electrode of the inductor and the first external electrode and provided between the data input / output terminals, and the ground electrode of the capacitor may be connected to the second external electrode and provided between the ground terminals. At this time, two lead terminals adjacent to the capacitor portion are drawn out in the same direction and two far terminals can be drawn out in the same direction. That is, two lead electrodes are drawn out in the first direction adjacent to the upper side and the lower side of the capacitor portion, and the two lead-out electrodes apart from each other can be drawn out in the second direction opposite to the first direction. In other words, assuming that the electrodes drawn out to the outside are the first and second lead electrodes of the first inductor, the first and second data electrodes of the capacitor unit, and the third and fourth lead electrodes of the second inductor from above, And the third extraction electrode are drawn out in the first direction, and the first and fourth extraction electrodes are drawn out in the second direction. 8A), the upper electrode can be drawn out in the first direction and the lower electrode can be drawn out in the second direction (Fig. 8A) (Fig. 8 (b)), both of the data electrodes may be drawn out in the second direction (Fig. 8 (c), the upper electrode may be drawn out in the second direction and the lower electrode may be drawn out in the first direction (FIG.

도 9에 도시된 바와 같이, 제 1 인덕터의 제 1 인출 전극과 제 2 인덕터의 제 3 인출 전극이 제 1 방향으로 인출되고, 제 1 인덕터의 제 2 인출 전극과 제 2 인덕터의 제 4 인출 전극이 제 2 방향으로 인출될 수도 있다. 이때, 캐패시터부의 데이터 전극은 도 9의 (a) 내지 도 9의 (d)에 도시된 바와 같이 어느 하나가 제 1 방향 및 제 2 방향으로 각각 인출될 수 있고, 두 전극이 모두 제 1 방향 또는 제 2 방향으로 인출될 수도 있다. 한편, 인덕터는 두개로 나뉠 수 있다. 예를 들어 도 9의 (b)에 도시된 바와 같이 인덕터가 2개로 나뉘어 상부의 인덕터는 제 1-1 외부 전극과 연결되고 하부의 인덕터는 제 1-2 외부 전극과 연결될 수 있다. 또한, 하나의 시트 상에 연결되는 외부 전극은 하나일 수 있다. 그리고, 인덕터의 코일 패턴의 형상의 예를 도 10에 도시하였다.  9, the first extraction electrode of the first inductor and the third extraction electrode of the second inductor are drawn out in the first direction, and the second extraction electrode of the first inductor and the fourth extraction electrode of the second inductor May be drawn out in the second direction. At this time, one of the data electrodes of the capacitor portion can be drawn out in the first direction and the second direction, respectively, as shown in Figs. 9 (a) to 9 (d) And may be drawn out in the second direction. On the other hand, the inductor can be divided into two. For example, as shown in FIG. 9 (b), the inductor may be divided into two, and the upper inductor may be connected to the 1-1 second outer electrode and the lower inductor may be connected to the 1-2 second outer electrode. In addition, one external electrode may be connected on one sheet. An example of the shape of the coil pattern of the inductor is shown in Fig.

도 11에 도시된 바와 같이, 인덕터가 하나로 구성되고, 캐패시터부의 상측에 마련될 수 있다. 여기서, 인덕터는 하나의 시트 상에 코일 패턴이 두개 형성될 수 있다. 또한, 인덕터의 두 인출 전극은 서로 대향되는 제 1 및 제 2 방향으로 각각 인출될 수 있다. 그리고, 캐패시터부의 데이터 전극은 어느 하나가 제 1 방향 및 제 2 방향으로 각각 인출될 수 있고, 두 전극이 모두 제 1 방향 또는 제 2 방향으로 인출될 수도 있다. 그리고, 인덕터의 코일 패턴의 형상의 예를 도 12에 도시하였다.As shown in Fig. 11, the inductors may be formed as one unit and provided on the upper side of the capacitor unit. Here, the inductor may have two coil patterns formed on one sheet. Further, the two lead-out electrodes of the inductor can be respectively drawn out in the first and second directions which are opposite to each other. One of the data electrodes of the capacitor portion may be drawn out in the first direction and the second direction, and both electrodes may be drawn out in the first direction or the second direction. An example of the shape of the coil pattern of the inductor is shown in Fig.

또한, 도 13에 도시된 바와 같이, 인덕터가 하나로 구성되고, 캐패시터부의 하측에 마련될 수 있다. 이때, 인덕터는 하나의 시트 상에 두개의 코일 패턴이 형성될 수도 있다. 또한, 캐패시터부의 데이터 전극은 어느 하나가 제 1 방향 및 제 2 방향으로 각각 인출될 수 있고, 두 전극이 모두 제 1 방향 또는 제 2 방향으로 인출될 수도 있다.Further, as shown in Fig. 13, the inductors may be formed as one unit, and may be provided on the lower side of the capacitor unit. At this time, the inductor may be formed with two coil patterns on one sheet. In addition, one of the data electrodes of the capacitor portion may be drawn out in the first direction and the second direction, respectively, and both electrodes may be drawn out in the first direction or the second direction.

도 14에 도시된 바와 같이, 제 1 및 제 2 인덕터가 마련되고, 인덕터를 사이에 두고 복수의 캐패시터부가 마련될 수 있다. 즉, 제 1 인덕터 상측에 제 1 캐패시터부가 마련되고, 제 1 및 제 2 인덕터 사이에 제 2 캐패시터부가 마련되며, 제 2 인덕터 하측에 제 3 캐패시터부가 마련될 수 있다. 즉, 캐패시터부는 복수로 분할되어 마련될 수 있다. 이때, 제 1 및 제 3 캐패시터부는 각각 하나의 데이터 전극과 접지 전극을 가지고, 제 2 캐패시터부는 두개의 데이터 전극과 하나의 접지 전극을 가질 수 있다. 도 14의 (a) 및 도 14의 (b)에 도시된 바와 같이 제 1 및 제 3 캐패시터부의 데이터 전극은 동일 방향, 즉 제 1 방향 또는 제 2 방향으로 인출될 수 있고, 제 2 캐패시터부의 데이터 전극은 이와는 반대 방향, 즉 제 2 방향 또는 제 1 방향으로 인출될 수 있다. 또한, 도 14의 (c) 및 도 14의 (d)에 도시된 바와 같이 제 1 내지 제 3 캐패시터부의 데이터 전극이 동일 방향, 즉 제 1 또는 제 2 방향으로 인출될 수 있다.As shown in FIG. 14, first and second inductors may be provided, and a plurality of capacitors may be provided with an inductor interposed therebetween. That is, a first capacitor may be provided above the first inductor, a second capacitor may be provided between the first and second inductors, and a third capacitor may be provided below the second inductor. That is, the capacitor portion may be divided into a plurality of portions. In this case, the first and third capacitor units may have one data electrode and the ground electrode, respectively, and the second capacitor unit may have two data electrodes and one ground electrode. 14A and 14B, the data electrodes of the first and third capacitor portions can be drawn out in the same direction, i.e., the first direction or the second direction, and the data of the second capacitor portion The electrode can be drawn in the opposite direction, that is, the second direction or the first direction. 14 (c) and 14 (d), the data electrodes of the first to third capacitor portions may be drawn in the same direction, that is, in the first or second direction.

도 15에 도시된 바와 같이, 제 1 및 제 2 인덕터가 마련되고, 그 사이에 제 1 및 제 2 캐패시터부가 마련될 수 있다. 즉, 위로부터 제 1-1 인덕터, 제 1 캐패시터부, 제 2 인덕터, 제 2 캐패시터부 및 제 1-2 인덕터가 마련될 수 있다. 제 1-1 인덕터와 제 1-2 인덕터는 그 사이의 시트에 형성된 홀을 통해 연결될 수 있다. 또한, 제 1 내지 제 3 인덕터는 각각 두개의 인출 전극을 가지고, 제 1 및 제 2 캐패시터부는 각각 하나의 데이터 전극과 두개의 접지 전극을 가질 수 있다. 이때, 도 15의 (a) 및 도 15의 (c)에 각각 도시된 바와 같이 캐패시터부의 데이터 전극은 서로 다른 방향으로 인출될 수 있고, 도 15의 (b) 및 도 15의 (d)에 도시된 바와 같이 캐패시터부의 데이터 전극이 서로 같은 방향으로 인출될 수도 있다.As shown in FIG. 15, first and second inductors may be provided, and first and second capacitors may be provided therebetween. That is, the 1-1 inductor, the first capacitor, the second inductor, the second capacitor, and the 1-2 inductor may be provided from the top. The 1-1 inductor and the 1-2 inductor can be connected through a hole formed in the sheet therebetween. In addition, each of the first to third inductors has two outgoing electrodes, and each of the first and second capacitor units may have one data electrode and two ground electrodes. At this time, as shown in FIGS. 15A and 15C, the data electrodes of the capacitor portion can be drawn out in different directions, The data electrodes of the capacitor portion may be drawn out in the same direction as each other.

도 16에 도시된 바와 같이, 제 1 및 제 2 인덕터 사이에 캐패시터부가 마련되고, 제 1 인덕터 상측과 제 2 인덕터 하측에 접지 전극이 형성될 수 있다. 즉, 캐패시터부의 접지 전극이 제 1 및 제 2 인덕터에 인접하여 더 형성될 수 있다. 이때, 캐패시터부의 데이터 전극은 도 16의 (a) 및 (c)에 도시된 바와 같이 서로 다른 방향으로 인출될 수 있고, 도 16(b) 및 (d)에 도시된 바와 같이 서로 대향되는 방향으로 인출될 수도 있다.As shown in FIG. 16, a capacitor is provided between the first and second inductors, and a ground electrode may be formed on the upper side of the first inductor and the lower side of the second inductor. That is, the ground electrode of the capacitor portion may be further formed adjacent to the first and second inductors. At this time, the data electrodes of the capacitor portion can be drawn out in different directions as shown in Figs. 16A and 16C, and they can be drawn in directions opposite to each other as shown in Figs. 16B and 16D It may be withdrawn.

도 17에 도시된 바와 같이, 인덕터가 하나로 구성되고 캐패시터부가 두개로 구성될 수 있다. 즉, 인덕터의 상측 및 하측에 제 1 및 제 2 캐패시터부가 마련될 수 있다. 이때, 인덕터는 하나의 시트 상에 두개의 코일 패턴이 형성될 수 있다. 또한, 제 1 및 제 2 캐패시터부는 각각 적어도 하나의 데이터 전극과 적어도 하나의 접지 전극을 포함할 수 있다. 이때, 캐패시터부의 데이터 전극은 도 17의 (a) 및 (c)에 도시된 바와 같이 서로 대향되는 방향으로 인출될 수 있고, 도 17의 (b) 및 (d)에 도시된 바와 같이 서로 동일 방향으로 인출될 수도 있다.As shown in FIG. 17, the inductors may be configured as one, and the capacitor portion may be configured as two. That is, the first and second capacitors may be provided on the upper and lower sides of the inductor. At this time, the inductor may be formed with two coil patterns on one sheet. In addition, the first and second capacitor portions may each include at least one data electrode and at least one ground electrode. At this time, the data electrodes of the capacitor portion can be drawn out in the directions opposite to each other as shown in Figs. 17A and 17C, and as shown in Figs. 17B and 17D, .

한편, 상기 도 8 내지 도 17에 도시된 형상을 조합하여 하나의 적층체 내에 다양한 형상의 회로 보호 소자를 구현할 수 있다. 예를 들어, 도 18의 (a) 및 (b)에 도시된 바와 같이 인덕터 상부 및 하부에 각각 적어도 하나의 데이터 전극과 접지 전극을 갖는 캐패시터부가 마련될 수 있다. Meanwhile, various shapes of circuit protection elements can be realized in one laminate by combining the shapes shown in FIG. 8 to FIG. For example, as shown in FIGS. 18 (a) and 18 (b), a capacitor unit having at least one data electrode and a ground electrode may be provided above and below the inductor, respectively.

또한, 도 19의 (a) 및 (b)에 도시된 바와 같이 제 1 및 제 2 인덕터 사이에 적어도 둘 이상의 데이터 전극과 적어도 하나 이상의 접지 전극을 포함하는 캐패시터부가 마련되고 제 1 및 제 2 인덕터 상측 및 하측에 접지 전극이 더 형성될 수도 있다. 또한, 도 19의 (a) 및 (b)에 도시된 구조를 하나의 적층체 내에 구현할 수도 있다. 즉, 도 19의 (a)가 상측에 마련되고 소정 간격 이격되어 도 17의 (b)가 하측에 마련되어 회로 보호 소자가 구현될 수 있다. 다시 말하면, 제 1 및 제 2 인덕터가 인접하게 구성되고, 제 3 및 제 4 인덕터가 인접하게 구성되며, 제 2 및 제 3 인덕터 사이에 소정의 이격 공간이 마련될 수 있다. 또한, 제 1 및 제 2 인덕터 사이에 제 1 캐패시터부가 마련되고, 제 3 및 제 4 인덕터 사이에 제 2 캐패시터부가 마련될 수 있다. 이때, 제 1 및 제 2 캐패시터부는 각각 적어도 둘 이상의 데이터 전극과 적어도 하나의 접지 전극을 가질 수 있다. 그리고, 제 1 인덕터의 상측, 제 2 인덕터의 하측, 제 3 인덕터의 상측 및 제 4 인덕터의 하측에 각각 접지 전극이 적어도 하나 마련될 수 있다.19A and 19B, a capacitor portion including at least two data electrodes and at least one ground electrode is provided between the first and second inductors, and a capacitor portion including at least one ground electrode is provided between the first and second inductors, And a ground electrode may be further formed on the lower side. Further, the structures shown in Figs. 19 (a) and 19 (b) may be implemented in one stack. That is, Fig. 19 (a) is provided on the upper side and spaced apart by a predetermined distance, and a circuit protection element can be implemented by being provided on the lower side of Fig. 17 (b). In other words, the first and second inductors may be adjacent, the third and fourth inductors may be adjacent, and a predetermined space may be provided between the second and third inductors. A first capacitor may be provided between the first and second inductors, and a second capacitor may be provided between the third and fourth inductors. The first and second capacitors may each have at least two data electrodes and at least one ground electrode. At least one ground electrode may be provided on the upper side of the first inductor, the lower side of the second inductor, the upper side of the third inductor, and the lower side of the fourth inductor.

한편, 캐패시터부의 데이터 전극 및 접지 전극의 형상 및 위치는 다양하게 변경할 수 있다. 즉, 도 20에 도시된 바와 같이 각각 적어도 두개의 접지 전극과 데이터 전극이 교대로 형성될 수 있다. 또한, 도 19에 도시된 바와 같이 적어도 두개의 데이터 전극을 사이에 두고 적어도 두개의 접지 전극이 형성될 숙도 있다. 그리고, 도 20에 도시된 바와 같이 두개의 데이터 전극 사이에 적어도 하나의 접지 전극이 형성될 수도 있다. 이때, 데이터 전극은 모두가 동일 방향으로 인출될 수도 있고, 서로 다른 방향으로 인출될 수도 있다. 물론, 도 13에 도시된 바와 같이 적어도 하나의 접지 전극이 형성될 수도 있다.On the other hand, the shape and position of the data electrode and the ground electrode of the capacitor unit can be variously changed. That is, as shown in FIG. 20, at least two ground electrodes and data electrodes may be alternately formed. Also, as shown in FIG. 19, at least two ground electrodes are formed between at least two data electrodes. Also, as shown in FIG. 20, at least one ground electrode may be formed between two data electrodes. At this time, all of the data electrodes may be drawn in the same direction or may be drawn in different directions. Of course, at least one ground electrode may be formed as shown in FIG.

한편, 도시되지 않았지만, 외부로부터 인가될 수 있는 ESD 등의 고전압으로부터 전자기기의 내부 회로를 보호할 수 있도록 적층체(1000) 내부에 보호부가 형성될 수 있다. 보호부는 적층체(1000) 내부의 소정 영역에 마련될 수 있는데, 예를 들어 인덕터의 상부 또는 하부, 캐패시터부 사이 등 다양한 영역에 형성될 수 있다. 이러한 보호부는 다공성의 절연 물질을 이용하여 형성할 수 있고, 도전성 물질 또는 공극을 이용하여 형성할 수도 있다. 이러한 보호부의 단면 개략도 및 단면 사진을 도 24 및 도 25에 도시하였다. 즉, 보호부(7000)은 보호층(7100)과 보호층 하부 및 상부에 각각 형성된 방전 전극(7210, 7220; 7200)을 포함할 수 있다. 또한, 보호층(7100)은 적어도 일 영역의 두께가 다른 영역보다 작거나 크게 형성될 수 있는데, 도 24 및 도 25는 보호부(7000)의 일부 영역을 확대한 단면 개략도 및 단면 사진이다.Although not shown, a protective portion may be formed inside the laminated body 1000 to protect the internal circuit of the electronic device from a high voltage such as ESD that can be applied from the outside. The protective portion may be provided in a predetermined region inside the stacked body 1000, for example, in various regions such as an upper portion or a lower portion of the inductor, a capacitor portion, and the like. The protective portion may be formed using a porous insulating material, or may be formed using a conductive material or a void. Figs. 24 and 25 show a cross-sectional schematic view and a cross-sectional view of such a protection portion. That is, the protective portion 7000 may include a protective layer 7100 and discharge electrodes 7210, 7220, and 7200 formed respectively under and over the protective layer. 24 and 25 are cross-sectional schematic views and cross-sectional photographs of an enlarged partial area of the protective portion 7000. The protection layer 7100 may be formed to have a thickness smaller than that of the other regions.

도 24(a) 및 도 25(a)에 도시된 바와 같이, 보호층(7100)은 절연성 물질로 형성될 수 있다. 이때, 절연성 물질은 복수의 기공(미도시)을 포함하는 다공성 절연 물질을 이용할 수 있다. 즉, 보호층(7100)에는 복수의 기공(미도시)이 형성될 수 있다. 기공이 형성됨으로써 ESD 등의 과전압을 더욱 용이하게 바이패스시킬 수 있다. 또한, 보호층(7100)은 도전성 물질과 절연성 물질을 혼합하여 형성할 수 있다. 예를 들어, 보호층(7100)은 도전성 세라믹과 절연성 세라믹을 혼합하여 형성할 수 있다. 이 경우 보호층(7100)은 도전성 세라믹과 절연성 세라믹을 예를 들어 10:90 내지 90:10의 혼합 비율로 혼합하여 형성할 수 있다. 절연성 세라믹의 혼합 비율이 증가할수록 방전 개시 전압이 높아지고, 도전성 세라믹의 혼합 비율이 증가할수록 방전 개시 전압이 낮아질 수 있다. 따라서, 소정의 방전 개시 전압을 얻을 수 있도록 도전성 세라믹과 절연성 세라믹의 혼합 비율을 조절할 수 있다. As shown in Figs. 24 (a) and 25 (a), the protective layer 7100 may be formed of an insulating material. At this time, the insulating material may be a porous insulating material including a plurality of pores (not shown). That is, a plurality of pores (not shown) may be formed in the protective layer 7100. By forming pores, overvoltage such as ESD can be more easily bypassed. The protective layer 7100 may be formed by mixing a conductive material and an insulating material. For example, the protective layer 7100 can be formed by mixing conductive ceramics and insulating ceramics. In this case, the protective layer 7100 can be formed by mixing conductive ceramics and insulating ceramics at a mixing ratio of, for example, 10:90 to 90:10. As the blending ratio of the insulating ceramic increases, the discharge starting voltage increases, and as the blending ratio of the conductive ceramic increases, the discharge starting voltage may be lowered. Therefore, the mixing ratio of the conductive ceramic and the insulating ceramic can be adjusted so that a predetermined discharge starting voltage can be obtained.

또한, 보호층(7100)은 도전층과 절연층을 적층하여 소정의 적층 구조로 형성할 수 있다. 즉, 보호층(7100)은 도전층과 절연층을 적어도 1회 적층하여 도전층과 절연층이 구분되어 형성할 수 있다. 예를 들어, 보호층(7100)은 도전층과 절연층이 적층되어 2층 구조로 형성될 수 있고, 도전층, 절연층 및 도전층이 적층되어 3층 구조로 형성될 수 있다. 또한, 도전층(7121, 7122; 7120)과 절연층(7110)이 복수회 반복 적층되어 3층 이상의 적층 구조로 형성될 수도 있다. 예를 들어, 도 24(b)에 도시된 바와 같이 제 1 도전층(7121), 절연층(7110) 및 제 2 도전층(7122)이 적층된 3층 구조의 보호층(7100)이 형성될 수 있다. 도 25(b)는 방전 전극(7210, 7220) 사이에 3층 구조의 보호층(7100)이 형성된 사진이다. 한편, 도전층과 절연층을 복수회 적층하는 경우 최상층 및 최하층은 도전층이 위치할 수 있다. 이때, 도전층(7120)과 절연층(7110)의 적어도 일부에는 복수의 기공(미도시)이 형성될 수 있다. 예를 들어, 도전층(7120) 사이에 형성된 절연층(7110)은 다공성 구조로 형성되므로 절연층(7110) 내에 복수의 기공이 형성될 수 있다.In addition, the protective layer 7100 can be formed by laminating a conductive layer and an insulating layer in a predetermined laminated structure. That is, the protective layer 7100 may be formed by laminating the conductive layer and the insulating layer at least once to divide the conductive layer and the insulating layer. For example, the protective layer 7100 may have a two-layer structure in which a conductive layer and an insulating layer are laminated, and a conductive layer, an insulating layer, and a conductive layer may be stacked to form a three-layer structure. In addition, the conductive layers 7121, 7122, and 7120 and the insulating layer 7110 may be repeatedly laminated to form a laminate structure of three or more layers. For example, as shown in FIG. 24B, a protective layer 7100 having a three-layer structure in which a first conductive layer 7121, an insulating layer 7110, and a second conductive layer 7122 are stacked is formed . 25 (b) is a photograph showing a protective layer 7100 having a three-layer structure formed between the discharge electrodes 7210 and 7220. On the other hand, when the conductive layer and the insulating layer are laminated a plurality of times, the conductive layer may be located in the uppermost layer and the lowermost layer. At this time, a plurality of pores (not shown) may be formed in at least a part of the conductive layer 7120 and the insulating layer 7110. For example, since the insulating layer 7110 formed between the conductive layers 7120 is formed of a porous structure, a plurality of pores may be formed in the insulating layer 7110.

또한, 보호층(7100)은 소정 영역에 공극(void)이 더 형성될 수도 있다. 예를 들어, 도전성 물질과 절연성 물질이 혼합된 층의 사이에 공극이 형성될 수 있고, 도전층과 절연층 사이에 공극이 형성될 수도 있다. 즉, 도전성 물질과 절연성 물질의 제 1 혼합층, 공극 및 제 2 혼합층이 적층 형성될 수 있고, 도전층, 공극 및 절연층이 적층 형성될 수도 있다. 예를 들어, 보호층(7100)는 도 24(c)에 도시된 바와 같이 제 1 도전층(7121), 제 1 절연층(7111), 공극(7130), 제 2 절연층(7112) 및 제 2 도전층(7122)이 적층되어 형성될 수 있다. 즉, 도전층(7121, 7122; 7120) 사이에 절연층(7111, 7112; 7110)이 형성되고, 절연층(7110) 사이에 공극(7130)이 형성될 수 있다. 도 25(c)에는 이러한 적층 구조를 갖는 보호층(7100)의 단면 사진이다. 물론, 도전층, 절연층, 공극이 반복 적층되어 보호층(7100)가 형성될 수도 있다. 한편, 도전층(7120), 절연층(7110) 및 공극(7130)이 적층되는 경우 이들 모두의 두께가 모두 동일할 수 있고, 적어도 어느 하나의 두께가 다른 것들에 비해 얇을 수 있다. 예를 들어, 공극(7130)이 도전층(7120) 및 절연층(7110)보다 얇을 수 있다. 또한, 도전층(7120)은 절연층(7110)과 동일 두께로 형성될 수도 있고, 절연층(7110)보다 두껍거나 얇게 형성될 수도 있다. 한편, 공극(7130)은 고분자 물질을 충진한 후 소성 공정을 실시하여 고분자 물질을 제거함으로써 형성할 수 있다. 예를 들어, 도전성 세라믹이 포함된 제 1 고분자 물질, 절연성 세라믹이 포함된 제 2 고분자 물질, 그리고 도전성 세라믹 또는 절연성 세라믹 등이 포함되지 않은 제 3 고분자 물질을 비아홀 내에 충진한 후 소성 공정을 실시하여 고분자 물질을 제거함으로써 도전층, 절연층 및 공극이 형성될 수 있다. 한편, 공극(7130)은 층이 구분되지 않고 형성될 수도 있다. 예를 들어, 도전층(7121, 7122) 사이에 절연층(7110)이 형성되고 절연층(7110) 내에 수직 방향 또는 수평 방향으로 복수의 기공이 연결되어 공극(7130)이 형성될 수 있다. 즉, 공극(7130)은 절연층(7110) 내에 복수의 기공으로 형성될 수 있다. 물론, 공극(7130)이 복수의 기공에 의해 도전층(7120)에 형성될 수도 있다.Further, the protective layer 7100 may be further formed with a void in a predetermined region. For example, a gap may be formed between the layer in which the conductive material and the insulating material are mixed, and a gap may be formed between the conductive layer and the insulating layer. That is, a first mixed layer of a conductive material and an insulating material, a cavity and a second mixed layer may be laminated, and a conductive layer, a cavity, and an insulating layer may be laminated. For example, the protective layer 7100 may include a first conductive layer 7121, a first insulating layer 7111, a void 7130, a second insulating layer 7112, 2 conductive layer 7122 may be stacked. That is, insulating layers 7111, 7112 and 7110 may be formed between the conductive layers 7121, 7122 and 7120, and voids 7130 may be formed between the insulating layers 7110. 25 (c) is a cross-sectional photograph of the protective layer 7100 having such a laminated structure. Of course, the protective layer 7100 may be formed by repeatedly stacking the conductive layer, the insulating layer, and the pores. On the other hand, when the conductive layer 7120, the insulating layer 7110, and the gap 7130 are stacked, the thicknesses of all of them may be the same, and at least one of them may be thinner than the others. For example, the void 7130 may be thinner than the conductive layer 7120 and the insulating layer 7110. The conductive layer 7120 may have the same thickness as the insulating layer 7110 or may be thicker or thinner than the insulating layer 7110. Meanwhile, the voids 7130 can be formed by filling a polymer material and performing a sintering process to remove the polymer material. For example, a first polymer material including a conductive ceramic, a second polymer material including an insulating ceramic, and a third polymer material not including a conductive ceramic or an insulating ceramic are filled in a via hole and subjected to a sintering process By removing the polymer material, a conductive layer, an insulating layer, and voids can be formed. Meanwhile, the voids 7130 may be formed without dividing the layers. For example, an insulating layer 7110 may be formed between the conductive layers 7121 and 7122, and a plurality of pores may be formed in the insulating layer 7110 in the vertical direction or the horizontal direction to form the voids 7130. That is, the void 7130 may be formed in the insulating layer 7110 as a plurality of pores. Of course, the void 7130 may be formed in the conductive layer 7120 by a plurality of pores.

한편, 보호층(7100)에 이용되는 도전층(7120)은 소정의 저항을 갖고 전류를 흐르게 할 수 있다. 예를 들어, 도전층(7120)은 수Ω 내지 수백㏁을 갖는 저항체일 수 있다. 이러한 도전층(7120)은 ESD 등이 과전압이 유입될 경우 에너지 레벨을 낮춰 과전압에 의한 회로 보호 소자의 구조적인 파괴가 일어나지 않도록 한다. 즉, 도전층(7120)은 전기 에너지를 열 에너지로 변환시키는 히트 싱크(heat sink)의 역할을 한다. 이러한 도전층(7120)은 도전성 세라믹을 이용하여 형성할 수 있으며, 도전성 세라믹은 La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi 중의 하나 이상을 포함한 혼합물을 이용할 수 있다. 또한, 도전층(7120)은 1㎛∼50㎛의 두께로 형성할 수 있다. 즉, 도전층(7120)이 복수의 층으로 형성될 경우 전체 두께의 합이 1㎛∼50㎛로 형성될 수 있다.On the other hand, the conductive layer 7120 used for the protective layer 7100 can have a predetermined resistance and allow current to flow. For example, the conductive layer 7120 may be a resistor having several ohms to several hundreds of M [Omega]. This conductive layer 7120 lowers the energy level when an overvoltage is applied to the ESD or the like to prevent structural breakdown of the circuit protection element due to the overvoltage. That is, the conductive layer 7120 serves as a heat sink for converting electrical energy into heat energy. The conductive layer 7120 may be formed using a conductive ceramic and the conductive ceramic may be a mixture containing at least one of La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Can be used. The conductive layer 7120 may be formed to a thickness of 1 占 퐉 to 50 占 퐉. That is, when the conductive layer 7120 is formed of a plurality of layers, the sum of the total thicknesses may be formed to 1 占 퐉 to 50 占 퐉.

또한, 보호층(7100)에 이용되는 절연층(7110)은 방전 유도 물질로 이루어질 수 있고, 다공성 구조를 가진 전기 장벽으로 기능할 수 있다. 이러한 절연층(7110)은 절연성 세라믹으로 형성될 수 있고, 절연성 세라믹은 50∼50000 정도의 유전율을 갖는 강유전체 물질이 이용될 수 있다. 예를 들어, 절연성 세라믹은 MLCC 등의 유전체 재료 분말, ZrO, ZnO, BaTiO3, Nd2O5, BaCO3, TiO2, Nd, Bi, Zn, Al2O3 중의 하나 이상을 포함한 혼합물을 이용하여 형성할 수 있다. 이러한 절연층(7110)은 1㎚∼5㎛ 정도 크기의 기공이 복수 형성되어 30%∼80%의 기공률로 형성된 다공성 구조로 형성될 수 있다. 이때, 기공 사이의 최단 거리는 1㎚∼5㎛ 정도일 수 있다. 즉, 절연층(7110)은 전류가 흐르지 못하는 전기 절연성 물질로 형성되지만, 기공이 형성되므로 기공을 통해 전류가 흐를 수 있다. 이때, 기공의 크기가 커지거나 기공률이 커질수록 방전 개시 전압이 낮아질 수 있고, 이와 반대로 기공의 크기가 작아지거나 기공률이 낮아지면 방전 개시 전압이 높아질 수 있다. 그러나, 기공의 크기가 5㎛를 초과하거나 기공률이 80%를 초과하면 보호층(7100)의 형상 유지가 어려울 수 있다. 따라서, 보호층(7100)의 형상을 유지하면서 방전 개시 전압을 조절하도록 절연층(7110)의 기공 크기 및 기공률을 조절할 수 있다. 한편, 보호층(7100)이 절연 물질과 도전 물질의 혼합 물질로 형성되는 경우 절연 물질은 미세 기공 및 기공률을 갖는 절연성 세라믹을 이용할 수 있다. 또한, 절연층(7110)은 미세 기공에 의해 시트의 저항보다 낮은 저항을 갖고, 미세 기공을 통해 부분 방전이 이루어질 수 있다. 즉, 절연층(7110)은 미세 기공이 형성되어 미세 기공을 통해 부분 방전이 이루어진다. 이러한 절연층(7110)은 1㎛∼50㎛의 두께로 형성할 수 있다. 즉, 절연층(7110)이 복수의 층으로 형성될 경우 전체 두께의 합이 1㎛∼50㎛로 형성될 수 있다.In addition, the insulating layer 7110 used for the protective layer 7100 may be formed of a discharge inducing material, and may function as an electrical barrier having a porous structure. The insulating layer 7110 may be formed of an insulating ceramic, and the insulating ceramic may be a ferroelectric material having a dielectric constant of about 50 to 50,000. For example, the insulating ceramics may be formed by using a dielectric material powder such as MLCC, a mixture containing at least one of ZrO 2, ZnO, BaTiO 3 , Nd 2 O 5 , BaCO 3 , TiO 2 , Nd, Bi, Zn and Al 2 O 3 . The insulating layer 7110 may be formed of a porous structure having a plurality of pores each having a size of 1 nm to 5 탆 and formed with a porosity of 30% to 80%. At this time, the shortest distance between the pores may be about 1 nm to 5 탆. That is, the insulating layer 7110 is formed of an electrically insulating material that can not flow current, but a pore is formed, so that a current can flow through the pore. At this time, as the size of the pores increases or the porosity increases, the discharge firing voltage may decrease. On the contrary, if the pore size decreases or the porosity decreases, the discharge firing voltage may increase. However, if the pore size exceeds 5 占 퐉 or the porosity exceeds 80%, it may be difficult to maintain the shape of the protective layer 7100. Accordingly, the pore size and the porosity of the insulating layer 7110 can be adjusted so as to adjust the discharge starting voltage while maintaining the shape of the protective layer 7100. On the other hand, if the protective layer 7100 is formed of a mixed material of an insulating material and a conductive material, the insulating material may be an insulating ceramic having micropores and porosity. Further, the insulating layer 7110 has a lower resistance than the resistance of the sheet due to the micropores, and partial discharge can be made through the micropores. That is, the insulating layer 7110 is formed with micropores, and partial discharge is performed through the micropores. The insulating layer 7110 may be formed to a thickness of 1 占 퐉 to 50 占 퐉. That is, when the insulating layer 7110 is formed of a plurality of layers, the sum of the total thicknesses may be formed to 1 占 퐉 to 50 占 퐉.

도 26은 본 발명의 회로 보호 소자의 제 2 실시 예에 따른 보호층(7100)의 단면 개략도이다. 즉, 보호층(7100)은 도 5(a)에 도시된 바와 같이 공극(7130)을 포함할 수 있다. 즉, 보호층(7100)는 시트를 관통하여 형성된 개구 내에 과전압 보호 물질을 충진하지 않고 공극(7130)이 형성될 수 있다. 또한, 보호층(7100)는 관통홀의 적어도 일 영역에 다공성 절연 물질이 형성될 수 있다. 즉, 도 5(b)에 도시된 바와 같이 관통홀의 측벽에 다공성 절연 물질이 도포되어 절연층(7110)이 형성될 수 있고, 도 5(c)에 도시된 바와 같이 관통홀의 상부 및 하부의 적어도 하나에 절연층(7110)이 형성될 수 있다. 26 is a schematic cross-sectional view of a protective layer 7100 according to a second embodiment of the circuit protection element of the present invention. That is, the protective layer 7100 may include voids 7130 as shown in FIG. 5 (a). That is, the protection layer 7100 can be formed with voids 7130 without filling with an overvoltage protection material in the opening formed through the sheet. In addition, the protective layer 7100 may be formed with a porous insulating material in at least one region of the through-hole. That is, as shown in FIG. 5 (b), a porous insulating material may be applied to the side wall of the through hole to form the insulating layer 7110, and at least the upper and lower portions of the through hole An insulating layer 7110 may be formed.

한편, 도 27은 본 발명의 회로 보호 소자의 제 3 실시 예에 따른 보호층(7100)의 단면 개략도로서, 도 27에 도시된 바와 같이 보호층(7100)은 방전 전극(7210, 7220; 7200)과 과전압 보호층(7100) 사이에 형성된 방전 유도층(7300)을 더 포함할 수 있다. 즉, 방전 전극(7200)과 보호층(7100) 사이에 방전 유도층(7300)이 더 형성될 수 있다. 이때, 방전 전극(7200)은 도전층(7210a, 7220a)과, 도전층(7210a, 7220a)의 적어도 일 표면에 형성된 다공성 절연층(7210b, 7210b)을 포함할 수 있다. 물론, 방전 전극(7200)은 표면에 다공성 절연층이 형성되지 않은 도전층일 수도 있다. 27 is a schematic cross-sectional view of the protective layer 7100 according to the third embodiment of the circuit protection element of the present invention. As shown in FIG. 27, the protective layer 7100 includes discharge electrodes 7210, 7220, 7200, And a discharge induction layer 7300 formed between the overvoltage protection layer 7100 and the overvoltage protection layer 7100. That is, a discharge induction layer 7300 may be further formed between the discharge electrode 7200 and the protective layer 7100. At this time, the discharge electrode 7200 may include the conductive layers 7210a and 7220a and the porous insulating layers 7210b and 7210b formed on at least one surface of the conductive layers 7210a and 7220a. Of course, the discharge electrode 7200 may be a conductive layer having no porous insulating layer formed on its surface.

이러한 방전 유도층(7300)은 보호층(7100)를 다공성 절연 물질을 이용하여 형성하는 경우 형성될 수 있다. 이때, 방전 유도층(7300)은 보호층(7100)보다 밀도가 높은 유전체층으로 형성될 수 있다. 즉, 방전 유도층(7300)은 도전 물질로 형성될 수도 있고, 절연 물질로 형성될 수도 있다. 예를 들어, 다공성 ZrO를 이용하여 보호층(7100)를 형성하고 Al을 이용하여 방전 전극(7200)을 형성하는 경우 보호층(7100)와 내부 전극(7210) 사이에 AlZrO의 방전 유도층(7300)이 형성될 수 있다. 한편, 보호층(7100)로서 ZrO 대신에 TiO를 이용할 수 있고, 이 경우 방전 유도층(7300)은 TiAlO로 형성될 수 있다. 즉, 방전 유도층(7300)은 방전 전극(7200)과 보호층(7100)의 반응으로 형성될 수 있다. 물론, 방전 유도층(7300)은 시트 물질이 더 반응하여 형성될 수 있다. 이 경우 방전 유도층(7300)은 내부 전극 물질(예를 들어 Al), 보호부 물질(예를 들어 ZrO), 그리고 시트 물질(예를 들어 BaTiO3)의 반응에 의해 형성될 수 있다. 또한, 방전 유도층(7300)은 시트 물질과 반응하여 형성될 수 있다. 즉, 보호층(7100)가 시트와 접촉되는 영역에는 보호층(7100)와 시트의 반응으로 방전 유도층(7300)이 형성될 수 있다. 따라서, 방전 유도층(7300)은 보호층(7100)를 둘러싸도록 형성될 수 있다. 이때, 보호층(7100)와 방전 전극(310) 사이의 방전 유도층(7300)과 보호층(7100)와 시트 사이의 방전 유도층(7300)은 서로 다른 조성을 가질 수 있다. 한편, 방전 유도층(7300)은 적어도 일 영역이 제거되어 형성될 수 있고, 적어도 일 영역의 두께가 다른 영역과 다르게 형성될 수도 있다. 즉, 방전 유도층(7300)은 적어도 일 영역이 제거되어 불연속적으로 형성될 수 있고, 두께가 적어도 일 영역의 두께가 다르게 불균일하게 형성될 수 있다. 이러한 방전 유도층(7300)은 소성 공정 시 형성될 수 있다. 즉, 소정의 온도에서 소성 공정 시 방전 전극 물질, ESD 보호 물질 등이 상호 확산하여 방전 전극(7200)과 보호층(7100) 사이에 방전 유도층(7300)이 형성될 수 있다. 한편, 방전 유도층(7300)은 보호층(7100) 두께의 10%∼70%의 두께로 형성될 수 있다. 즉, 보호층(7100)의 일부 두께가 방전 유도층(7300)으로 변화될 수 있다. 따라서, 방전 유도층(7300)은 보호층(7100)보다 얇게 형성될 수 있고, 방전 전극(7200)보다 두껍거나 같거나 얇은 두께로 형성될 수 있다. 이러한 방전 유도층(7300)에 의해 ESD 전압이 보호층(7100)로 유도되거나 보호층(7100)로 유도되는 방전 에너지의 레벨을 저하시킬 수 있다. 따라서, ESD 전압을 더욱 용이하게 방전하여 방전 효율을 향상시킬 수 있다. 또한, 방전 유도층(7300)이 형성됨으로써 이종의 물질의 보호층(7100)로의 확산을 방지할 수 있다. 즉, 시트 물질과 내부 전극 물질의 보호층(7100)로의 확산을 방지할 수 있고, 과전압 보호 물질의 외부 확산을 방지할 수 있다. 따라서, 방전 유도층(7300)이 확산 배리어(diffusion barrier)로서 이용될 수 있고, 그에 따라 보호층(7100)의 파괴를 방지할 수 있다. 한편, 보호층(7100)에 도전성 물질을 더 포함할 수 있는데, 이 경우 도전성 물질은 절연성 세라믹으로 코팅할 수 있다. 예를 들어, 도 22(a)를 이용하여 설명한 바와 같이 보호층(7100)이 다공성 절연 물질과 도전성 물질이 혼합되어 형성되는 경우 도전 물질은 NiO, CuO, WO 등을 이용하여 코팅할 수 있다. 따라서, 도전성 물질이 다공성 절연 물질과 함께 보호층(7100)의 재료로서 이용될 수 있다. 또한, 보호층(7100)로 다공성의 절연 물질 이외에 도전 물질을 더 이용하는 경우, 예를 들어 도 22(b) 및 도 22(c)에 도시된 바와 같이 두개의 도전층(311, 312) 사이에 절연층(7110)이 형성되는 경우 방전 유도층(7300)은 도전층(7120)과 절연층(7110) 사이에 형성될 수 있다. 한편, 방전 전극(7200)은 일부 영역이 제거된 형상으로 형성될 수 있다. 즉, 방전 전극(7200)은 부분적으로 제거되고 제거된 영역에 방전 유도층(7300)이 형성될 수 있다. 그러나, 방전 전극(7200)이 부분적으로 제거되더라도 평면 상으로 전체적으로 연결된 형상을 유지하므로 전기적인 특성이 저하되지는 않는다.The discharge induction layer 7300 may be formed when the protective layer 7100 is formed using a porous insulating material. At this time, the discharge induction layer 7300 may be formed of a dielectric layer having a higher density than the protective layer 7100. That is, the discharge induction layer 7300 may be formed of a conductive material or an insulating material. For example, when the protective layer 7100 is formed using porous ZrO and the discharge electrode 7200 is formed using Al, a discharge induction layer 7300 of AlZrO is formed between the protective layer 7100 and the internal electrode 7210 May be formed. On the other hand, as the protective layer 7100, TiO may be used instead of ZrO. In this case, the discharge induction layer 7300 may be formed of TiAlO. That is, the discharge induction layer 7300 can be formed by the reaction of the discharge electrode 7200 and the protective layer 7100. Of course, the discharge inducing layer 7300 can be formed by further reacting the sheet material. In this case, the discharge induction layer 7300 can be formed by the reaction of an internal electrode material (for example, Al), a protective material (for example, ZrO 2), and a sheet material (for example, BaTiO 3 ). Further, the discharge inducing layer 7300 can be formed by reacting with the sheet material. That is, in the region where the protective layer 7100 contacts the sheet, the discharge induction layer 7300 can be formed by the reaction of the protective layer 7100 and the sheet. Therefore, the discharge inducing layer 7300 can be formed so as to surround the protective layer 7100. [ At this time, the discharge induction layer 7300 between the protective layer 7100 and the discharge electrode 310, the protective layer 7100 and the discharge induction layer 7300 between the sheets may have different compositions. Meanwhile, the discharge induction layer 7300 may be formed by removing at least one region, and the thickness of at least one region may be formed differently from another region. That is, the discharge induction layer 7300 can be formed discontinuously by removing at least one region, and the thickness can be formed non-uniformly in at least one region different in thickness. The discharge induction layer 7300 may be formed during the firing process. That is, during the firing process at a predetermined temperature, the discharge electrode material, the ESD protection material, and the like may be mutually diffused to form the discharge induction layer 7300 between the discharge electrode 7200 and the protective layer 7100. On the other hand, the discharge induction layer 7300 may be formed to a thickness of 10% to 70% of the thickness of the protective layer 7100. That is, a part of the thickness of the protective layer 7100 may be changed to the discharge inducing layer 7300. Accordingly, the discharge inducing layer 7300 may be formed to be thinner than the protective layer 7100, and may be formed thicker, thinner, or thinner than the discharge electrode 7200. This discharge induction layer 7300 can induce an ESD voltage into the protective layer 7100 or lower the level of discharge energy induced in the protective layer 7100. [ Therefore, the discharge efficiency can be improved by discharging the ESD voltage more easily. In addition, since the discharge induction layer 7300 is formed, it is possible to prevent the dissimilar materials from diffusing into the protective layer 7100. That is, diffusion of the sheet material and the internal electrode material into the protective layer 7100 can be prevented, and external diffusion of the overvoltage protection material can be prevented. Accordingly, the discharge inducing layer 7300 can be used as a diffusion barrier, and thus the destruction of the protective layer 7100 can be prevented. Meanwhile, the protective layer 7100 may further include a conductive material. In this case, the conductive material may be coated with an insulating ceramic. For example, as described with reference to FIG. 22 (a), when the protective layer 7100 is formed by mixing a porous insulating material and a conductive material, the conductive material may be coated using NiO, CuO, WO, or the like. Accordingly, the conductive material can be used as the material of the protective layer 7100 together with the porous insulating material. When a conductive material other than a porous insulating material is further used for the protective layer 7100, for example, as shown in FIG. 22 (b) and FIG. 22 (c), between the two conductive layers 311 and 312 When the insulating layer 7110 is formed, the discharge inducing layer 7300 may be formed between the conductive layer 7120 and the insulating layer 7110. Meanwhile, the discharge electrode 7200 may be formed in a shape in which a part of the area is removed. That is, the discharge electrode 7200 may be partially removed and a discharge induction layer 7300 may be formed in the removed region. However, even if the discharge electrode 7200 is partially removed, the electric characteristics are not deteriorated because the shape is maintained as a whole connected in a planar manner.

방전 전극(7200)은 표면에 절연층이 형성되는 금속 또는 금속 합금으로 형성될 수 있다. 즉, 방전 전극(7200)은 도전층(7210a, 7220a)과, 도전층(7210a, 7220a)의 적어도 일 표면에 형성된 다공성 절연층(7210b, 7220b)을 포함할 수 있다. 이때, 다공성 절연층(7210b, 7220b)은 방전 전극(7200)의 적어도 일 표면에 형성될 수 있다. 즉, 보호층(7100)와 접촉되지 않는 일 표면 및 접촉되는 타 표면에만 각각 형성될 수도 있고, 보호층(7100)와 접촉되지 않는 일 표면 및 보호층(7100)와 접촉되는 타 표면에 모두 형성될 수 있다. 또한, 다공성 절연층(7210b. 7220b)은 도전층(7210a, 7220a)의 적어도 일 표면에 전체적으로 형성될 수도 있고, 적어도 일부에만 형성될 수도 있다. 그리고, 다공성 절연층(7210b, 7220b)은 적어도 일 영역이 제거되거나 얇은 두께로 형성될 수도 있다. 즉, 도전층(7210a, 7220a) 상의 적어도 일 영역에 다공성 절연층(7210b, 7220b)이 형성되지 않을 수 있고, 적어도 일 영역의 두께가 다른 영역의 두께보다 얇거나 두껍게 형성될 수도 있다. 이러한 방전 전극(7200)은 소성 중 표면에 산화막이 형성되고 내부는 도전성을 유지하는 Al로 형성할 수 있다. 즉, Al을 시트 상에 형성할 때 공기와 접촉하게 되는데, 이러한 Al은 소성 공정에서 표면이 산화되어 Al2O3가 형성되고, 내부는 Al을 그대로 유지한다. 따라서, 방전 전극(7200)은 표면에 다공성의 얇은 절연층인 Al2O3로 피복된 Al로 형성될 수 있다. 물론, Al 이외에 표면에 절연층, 바람직하게는 다공성의 절연층이 형성되는 다양한 금속이 이용될 수 있다.The discharge electrode 7200 may be formed of a metal or a metal alloy on which an insulating layer is formed. That is, the discharge electrode 7200 may include the conductive layers 7210a and 7220a and the porous insulating layers 7210b and 7220b formed on at least one surface of the conductive layers 7210a and 7220a. At this time, the porous insulating layers 7210b and 7220b may be formed on at least one surface of the discharge electrode 7200. [ That is, the protective layer 7100 may be formed only on one surface that does not contact the protective layer 7100 and only on the other surface that is in contact with the protective layer 7100, . Also, the porous insulating layers 7210b and 7220b may be formed entirely on at least one surface of the conductive layers 7210a and 7220a, or may be formed only on at least a part thereof. At least one region of the porous insulating layers 7210b and 7220b may be removed or formed to have a small thickness. That is, the porous insulating layers 7210b and 7220b may not be formed in at least one region on the conductive layers 7210a and 7220a, and the thickness of at least one region may be formed to be thinner or thicker than the thickness of the other regions. The discharge electrode 7200 may be formed of Al while an oxide film is formed on the surface of the discharge electrode 7200 during firing and the inside thereof is kept conductive. That is, when Al is formed on the sheet, it comes into contact with air. In the sintering process, the surface of the Al is oxidized to form Al 2 O 3 , and the Al remains intact. Accordingly, the discharge electrode 7200 may be formed of Al coated with Al 2 O 3 , which is a thin insulating layer having a porous surface. Of course, a variety of metals other than Al, in which an insulating layer, preferably a porous insulating layer, is formed on the surface can be used.

한편, 본 발명의 실시 예들에 따른 회로 보호 소자는 스마트 폰 등의 휴대용 전자기기를 포함하여 사이즈나 종류와 관계없이 일반적인 전자기기, 예를 들어 TV, 셋탑박스 등에도 적용 가능하다.Meanwhile, the circuit protection device according to the embodiments of the present invention can be applied to general electronic devices including a portable electronic device such as a smart phone, regardless of size and type, for example, a TV, a set-top box, and the like.

본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been specifically described according to the above embodiments, it should be noted that the above embodiments are for explanation purposes only and not for the purpose of limitation. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

1000 : 적층체 2000 : 제 1 인덕터
3000 : 캐패시터부 4000 : 제 2 인덕터
5000 : 제 1 외부 전극 6000 : 제 2 외부 전극
1000: laminate 2000: first inductor
3000: Capacitor part 4000: Second inductor
5000: first outer electrode 6000: second outer electrode

Claims (19)

복수의 시트가 적층된 적층체;
상기 적층체 내부에 마련된 적어도 하나의 인덕터;
상기 적층체 내부에 마련된 적어도 하나의 캐패시터부; 및
상기 인덕터 및 캐패시터부와 선택적으로 연결되는 제 1 및 제 2 외부 전극을 포함하고,
공통 모드 노이즈 및 차동 모드 노이즈를 동시에 억제 또는 제거하는 회로 보호 소자.
A laminated body in which a plurality of sheets are laminated;
At least one inductor provided in the laminate;
At least one capacitor portion provided in the laminate; And
And first and second external electrodes selectively connected to the inductor and the capacitor unit,
A circuit protection device that suppresses or eliminates common mode noise and differential mode noise at the same time.
청구항 1에 있어서, 상기 시트는 페라이트, LTCC, MLCC, HTCC, 바리스터 재료의 적어도 하나를 포함하는 회로 보호 소자.The circuit protection element of claim 1, wherein the sheet comprises at least one of ferrite, LTCC, MLCC, HTCC, and varistor material. 청구항 1에 있어서, 상기 적층체의 최외곽에 유리질의 층이 더 형성되거나, 표면 개질 부재가 더 형성된 회로 보호 소자.The circuit protection element according to claim 1, further comprising a glassy layer at the outermost portion of the laminate, or further comprising a surface modification member. 청구항 1에 있어서, 상기 인덕터는 복수의 코일 패턴을 포함하고, 상기 캐패시터부는 복수의 내부 전극을 포함하는 회로 보호 소자.The circuit protection device according to claim 1, wherein the inductor includes a plurality of coil patterns, and the capacitor portion includes a plurality of internal electrodes. 청구항 4에 있어서, 상기 코일 패턴은 선폭 및 선간 사이의 간격의 비가 0.5 내지 2이거나, 상기 코일 패턴의 두께와 상기 내부 전극의 두께의 비가 0.5 내지 2인 회로 보호 소자.The circuit protection device according to claim 4, wherein the coil pattern has a ratio of a line width to an interval between lines of 0.5 to 2, or a ratio of a thickness of the coil pattern to a thickness of the internal electrode is 0.5 to 2. 청구항 4에 있어서, 상기 복수의 코일 패턴은 수직 방향으로 형성된 전도성 물질이 매립된 홀을 통해 연결되고, 상기 전도성 물질이 매립된 홀은 50㎛ 내지 500㎛ 직경의 다양한 형상으로 형성된 회로 보호 소자.5. The circuit protection device according to claim 4, wherein the plurality of coil patterns are connected through holes filled with a conductive material formed in a vertical direction, and the holes in which the conductive material is embedded are formed into various shapes with diameters ranging from 50 μm to 500 μm. 청구항 4에 있어서, 상기 코일 패턴과 연결되어 외부로 인출되는 제 1 인출 전극 및 상기 내부 회로와 연결되어 외부로 인출되는 제 2 인출 전극을 더 포함하는 회로 보호 소자.The circuit protection device of claim 4, further comprising: a first lead-out electrode connected to the coil pattern and drawn out to the outside; and a second lead-out electrode connected to the inner circuit and drawn out to the outside. 청구항 4에 있어서, 상기 내부 전극은 상기 코일 패턴과 함께 제 1 외부 전극과 연결되는 데이터 전극과, 상기 코일 패턴이 연결되지 않는 제 2 외부 전극과 연결되는 접지 전극을 포함하는 회로 보호 소자.The circuit protection device of claim 4, wherein the internal electrode includes a data electrode connected to the first external electrode together with the coil pattern, and a ground electrode connected to a second external electrode to which the coil pattern is not connected. 청구항 8에 있어서, 상기 제 2 외부 전극은 접지 단자와 연결되며, 접지 단자 양단간의 저항은 10Ω 이하인 회로 보호 소자.The circuit protection device according to claim 8, wherein the second external electrode is connected to a ground terminal, and the resistance between both ends of the ground terminal is equal to or less than 10?. 청구항 4에 있어서, 상기 코일 패턴 및 내부 전극은 Ag, Ag/Pd, Ag/Pt, Pd, Pt, Cu, Al 중 적어도 하나로 형성된 회로 보호 소자.5. The circuit protection device of claim 4, wherein the coil pattern and the internal electrode are formed of at least one of Ag, Ag / Pd, Ag / Pt, Pd, Pt, Cu and Al. 청구항 10에 있어서, 상기 코일 패턴 사이의 도선 저항이 50Ω 이하이고, 상기 캐패시터 전극과 상기 접지 전극 사이의 캐패시턴스가 100pF 이하인 회로 보호 소자.11. The circuit protection device according to claim 10, wherein a conductive line resistance between the coil patterns is 50Ω or less, and a capacitance between the capacitor electrode and the ground electrode is 100 pF or less. 청구항 10에 있어서, 상기 제 1 및 제 2 인출 전극은 상기 코일 패턴 및 내부 전극으로 각각 이용되는 물질 중 적어도 한 물질로 형성되는 회로 보호 소자.11. The circuit protection device of claim 10, wherein the first and second lead-out electrodes are formed of at least one material selected from the group consisting of the coil patterns and the internal electrodes. 청구항 10에 있어서, 상기 제 1 및 제 2 인출 전극은 상기 코일 패턴 및 내부 전극으로 각각 이용되는 물질과 동일한 성분의 함량비가 다른 회로 보호 소자.11. The circuit protection element of claim 10, wherein the first and second lead-out electrodes have different content ratios of the same components as the material used for the coil pattern and the internal electrode, respectively. 청구항 1에 있어서, 상기 적층체는 최상부 및 최하부의 시트 두께가 상기 인덕터와 캐패시터부 사이의 시트 두께보다 두껍거나 같은 회로 보호 소자.The circuit protection device according to claim 1, wherein the laminate has a thickness of the uppermost and lowermost portions greater than or equal to a thickness of the sheet between the inductor and the capacitor portion. 청구항 1 또는 청구항 14에 있어서, 상기 적층체는 최상부 및 최하부의 시트 두께가 상기 인덕터의 시트 두께 또는 상기 캐패시터부의 시트 두께보다 두꺼운 회로 보호 소자.The circuit protection element according to claim 1 or 14, wherein the laminated body has a thickness of the uppermost and lowermost portions thicker than a sheet thickness of the inductor or a sheet thickness of the capacitor portion. 청구항 1 또는 청구항 14에 있어서, 상기 인덕터와 캐패시터부 사이의 시트 두께는 상기 인덕터의 시트 두께 또는 상기 캐패시터부의 시트 두께보다 두꺼운 회로 보호 소자.The circuit protection device according to claim 1 or 14, wherein a sheet thickness between the inductor and the capacitor portion is thicker than a sheet thickness of the inductor or a sheet thickness of the capacitor portion. 청구항 8에 있어서, 상기 캐패시터부의 접지 전극은 소정 영역에서 소정 간격 이격되고, 상기 이격 간격은 상기 캐패시터부의 시트 두께보다 큰 회로 보호 소자.The circuit protection device according to claim 8, wherein the ground electrode of the capacitor portion is spaced apart from the predetermined region by a predetermined distance, and the spacing distance is larger than the sheet thickness of the capacitor portion. 청구항 1에 있어서, 상기 제 1 및 제 2 외부 전극은 상기 적층체와 동일한 성분이 1종 이상 포함된 전도성 물질로 이루어진 회로 보호 소자.The circuit protection device according to claim 1, wherein the first and second external electrodes are made of a conductive material containing at least one of the same components as the laminate. 청구항 1 또는 청구항 18에 있어서, 상기 제 1 및 제 2 외부 전극의 폭은 상기 제 1 및 제 2 인출 전극의 폭보다 크거나 같고, 상기 제 1 및 제 2 인출 전극의 폭은 상기 코일 패턴의 폭보다 큰 회로 보호 소자.

The method of claim 1 or claim 18, wherein the widths of the first and second external electrodes are greater than or equal to the widths of the first and second extraction electrodes, and the widths of the first and second extraction electrodes Larger circuit protection devices.

KR1020160137564A 2016-10-21 2016-10-21 Circuit protection device KR20180044018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160137564A KR20180044018A (en) 2016-10-21 2016-10-21 Circuit protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160137564A KR20180044018A (en) 2016-10-21 2016-10-21 Circuit protection device

Publications (1)

Publication Number Publication Date
KR20180044018A true KR20180044018A (en) 2018-05-02

Family

ID=62183877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160137564A KR20180044018A (en) 2016-10-21 2016-10-21 Circuit protection device

Country Status (1)

Country Link
KR (1) KR20180044018A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023014194A1 (en) * 2021-08-06 2023-02-09 주식회사 모다이노칩 Composite element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023014194A1 (en) * 2021-08-06 2023-02-09 주식회사 모다이노칩 Composite element

Similar Documents

Publication Publication Date Title
KR101769037B1 (en) Laminated device and electronic device having the same
KR101825695B1 (en) Circuit protection device
TWI693614B (en) Laminate type element
KR102216555B1 (en) Circuit protection device
KR101828991B1 (en) Complex protection device and electronic device having the same
KR101900881B1 (en) Laminate type device
KR101949442B1 (en) Complex component and electronic device having the same
KR101789243B1 (en) Complex protection device and electronic device having the same
KR20180044018A (en) Circuit protection device
KR20180065008A (en) Complex protection device and electronic device having the same
KR102053355B1 (en) Laminated component and electronic device having the same
KR101934084B1 (en) Complex component and electronic device having the same
KR101444613B1 (en) Composite conductive powder, Paste compound for termination electrode and manufacturing method of multilayer ceramic capacitor
KR20180005942A (en) Chip component and method of manufacturing the same
KR101825696B1 (en) Chip component and method of manufacturing the same
KR102522082B1 (en) Laminated device
KR101828990B1 (en) Complex protection device and electronic device having the same
KR20200117843A (en) Complex component and electronic device having the same
KR20180062988A (en) Complex protection device and electronic device having the same