KR20010018515A - 다채널 입력 아날로그/디지털 변환 데이터의 채널확인회로 - Google Patents

Abstract

본 발명은 다채널 신호를 AD 변환할 때 변환 데이터에 채널 어드레스를 부가함으로써 상기 데이터가 단일 메모리에 저장된 경우, 데이터의 채널을 확일할 수 있는 다채널 입력 아날로그/디지털 변환 데이터의 채널확인회로에 관한 것이다. 이에 의해 본 발명은 다채널 아날로그 신호를 입력하여 각 채널에 대해 디지털 변환동작을 하고, 한 채널에 대한 변환동작 완료시마다 변환이 끝남을 알리는 신호를 출력하는 다수의 AD 변환기와, 상기 AD 변환기에 변환될 채널의 채널 어드레스를 라이트하여 잠시 래치하고, 샘플링 신호를 출력하여 이에 따라 상기 AD 변환기가 AD 변환을 하도록 제어신호를 출력하는 AD 변환기 제어회로와, 상기 AD 변환기가 한 채널에 대한 변환을 모두 수행하여 변환이 끝남을 알리는 신호출력시 상기 채널신호의 변환 데이터와 AD 변환기 제어회로가 래치한 채널 어드레스가 동시에 저장되는 메모리를 포함하여 구성된다. 따라서, 단일 메모리에 저장된 데이터의 채널 확인이 가능하게 된다.

Description

다채널 입력 아날로그/디지털 변환 데이터의 채널확인회로{channel checking circuit of multi-channel input AD converted data}

본 발명은 아날로그/디지털 변환 데이터의 채널확인회로에 관한 것으로, 더욱 상세하게는 다채널 신호가 다수의 아날로그/디지털 변환기에 의해 변환되어 단일 메모리에 저장되는 경우, 상기 데이터의 채널을 확인할 수 있는 다채널 입력 아날로그/디지털 변환 데이터의 채널확인회로에 관한 것이다.

종래 다채널 신호를 입력하여 아날로그/디지털(이하 AD) 변환한 후, 상기 데이터의 채널을 확인하는 채널확인회로는 각 채널의 AD 변환 시마다 변환 데이터를 프로세서가 어세스(Access)하도록 구성되어 있다. 다른 회로구성은 AD 변환 데이터를 하나의 메모리에 저장하고, 프로세서가 필요시마다 직접기억접근(dircect memory access) 방식으로 데이터를 처리하는 것이다.

이하 첨부한 도면을 참조하여 종래 다채널 입력 AD 변환 데이터의 채널확인 회로에 대해 설명한다.

도 1은 종래 AD 변환 데이터의 채널확인회로에 관한 구성도이다.

종래의 채널확인회로는 아날로그 신호를 디지털 데이터로 변환하는 다수의 AD 변환기(1)와, 상기 AD 변환기(1)의 출력 데이터를 입력하는 프로세서(5)로 구성된다.

상기 구성의 동작을 살펴보면, 우선 다수의 AD 변환기(1)는 하나의 채널을 AD 변환한다. 이렇게 하여 프로세서(5)는 AD 변환기(1)가 채널을 변환할 때마다 생성되는 데이터를 어세스함으로써 채널을 확인하게 된다.

상기 AD 변환기(1)는 또한, 다음 채널에 대해 변환 작업을 수행하고 프로세서(5)는 상기 데이터를 어세스하며, 이와 같은 동작은 다음 채널에 대해서도 반복된다.

즉, 상기 채널확인회로는 AD 변환 시마다 프로세서(5)가 AD 변환 데이터를 어세스하는 경우로 각 채널에 대한 확인이 가능하다.

도 2에는 종래의 또 다른 AD 변환 데이터의 채널확인회로가 도시되어 있다.

상기 채널확인회로는 아날로그 신호를 디지털 데이터로 변환하는 다수의 AD 변환기(11)와, 상기 AD 변환기(11)의 출력 데이터를 잠시 보관하는 선입선출(이하 FIFO) 메모리(13)와, 상기 FIFO 메모리(13)에 저장된 데이터가 입력되는 프로세서(15)를 포함하여 구성된다.

상기와 같이 구성된 회로의 동작을 살펴본다.

우선 다수의 AD 변환기(11)는 한 채널 신호를 디지털 데이터로 변환하고, 이렇게 변환된 데이터는 모두 FIFO 메모리(13)에 저장된다. 상기 동작이 완료되면 AD 변환기(11)는 한 채널 증가된 신호에 대해 작업을 수행하며 이에 의해 생성된 데이터들은 또한 FIFO 메모리(13)에 저장된다.

이렇게 상기 동작이 반복되고, 각 채널에 해당하는 데이터는 순차적으로 FIFO 메모리(13)에 저장된다.

따라서, 프로세서(15)가 FIFO 메모리(13)에 저장된 데이터를 사용할 경우, 상기 프로세서(15)는 저장순서에 따라 데이터의 채널을 확인하게 된다.

상기 회로는 도 1에 도시된 채널확인회로에 비해 프로세서(15)의 부하가 줄어드는 장점이 있다.

상기 도 2에 도시된 종래 채널확인회로를 도 3의 예시도를 참조하여 더욱 상세하게 설명한다.

도 3은 도 2에 도시된 채널확인회로를 설명하기 위한 예시도로, 8채널 아날로그 신호가 입력되는 4개의 8채널 AD 변환기(21)와, 상기 AD 변환기(21)에 의해 변환된 데이터를 저장하는 FIFO 메모리(23), 상기 FIFO 메모리(23)의 데이터를 읽어 처리하는 프로세서(25)를 포함하여 구성된다.

다음으로 상기 회로의 동작을 설명한다.

우선 4개의 AD 변환기(21)는 1채널에 대한 AD 변환을 시작한다. 이렇게 하여 AD 변환이 끝나면, 생성된 병렬 데이터들은 FIFO 메모리(23)에 저장되고, 다음채널 즉, 2채널에 대한 AD 변환을 한다. 그리고, 생성된 데이터들은 또한 FIFO 메모리(23)에 저장된다.

상기 과정을 8채널에 대해서까지 계속 반복하며, 이때 FIFO 메모리(23)에 데이터가 일정량 채워지면, 프로세서(25)는 FIFO 메모리(23)에 저장된 데이터를 읽어 이를 사용하게 된다.

상기 FIFO 메모리(23)에 저장된 데이터들이 사용될 때, 상기 프로세서(25)는 데이터들의 채널을 오직 메모리(23)에 저장된 순서에 의해서만 확인할 수 있다.

상기한 바와 같이 종래 AD 변환 데이터의 채널확인회로는 두 가지 구성을 가진다. 하나는 AD 변환 데이터를 직접 마이크로프로세서가 어세스하는 것으로, 상기 방법은 데이터의 채널을 확인하는 것은 가능하지만 프로세서가 AD 변환되는 주기마다 일일이 어세스해야 하므로 프로세서에 많은 부하가 걸리는 문제점이 있었다.

다른 회로는 각 채널의 AD 변환 데이터들이 우선 FIFO 메모리에 저장되고, 프로세서가 상기 FIFO 메모리에 저장된 데이터를 읽어 사용하는 방법이다. 이 회로구성은 상술된 방법에 비해 프로세서의 부하가 줄어드는 장점이 있으나, 상기 데이터들의 채널확인은 단지 FIFO 메모리에 저장된 순서에 의해서만 가능하다.

따라서, 만일 FIFO 메모리에 저장되는 데이터가 일부 유실되거나 첨가되어 데이터의 저장순서가 어긋날 경우, 프로세서는 데이터의 채널을 인식할 수 없으므로 이후의 데이터들에 대해 잘못된 처리를 하게 되는 문제가 있었다.

또한, 상기 프로세서는 FIFO 메모리에 저장된 데이터들이 바로 저장되었는지 알 수 없으므로, 데이터 저장에 문제가 있을 경우 에러 체크를 할 수 없었다.

따라서, 본 발명의 목적은 프로세서에 부하가 많이 걸리지 않으면서 AD 변환기에 의해 변환된 데이터들의 채널을 확인할 수 있는 다채널 입력 AD 변환 데이터의 채널확인회로를 제공함에 있다.

본 발명의 다른 목적은 프로세서가 데이터의 채널을 확인함으로써 FIFO 메모리의 저장상태를 확인할 수 있는 다채널 입력 AD 변환 데이터의 채널확인회로를 제공함에 있다.

도 1, 도 2는 종래 다채널 입력 AD 변환 데이터의 채널확인회로에 대한 블록도,

도 3은 도 2의 예시도,

도 4는 본 발명에 따른 다채널 입력 AD 변환 데이터의 채널확인회로에 대한 블록도.

*도면의 주요 부분에 대한 부호의 설명*

1,11,21,51 : AD 변환기 5,15,25,60 : 프로세서

13,23,59 : FIFO 메모리 53 : AD 변환기 제어회로

상기 목적을 달성하기 위한 본 발명에 따른 다채널 입력 아날로그/디지털 변환 데이터의 채널확인회로는 다채널 아날로그 신호를 입력하여 각 채널에 대해 디지털 변환동작을 하고, 한 채널에 대한 변환동작 완료시마다 채널의 채널 어드레스를 라이트(write)하여 잠시 래치하고, 샘플링 신호를 출력하여 이에 따라 상기 AD 변환기가 AD 변환을 하도록 제어신호를 출력하는 AD 변환기 제어회로와, 상기 AD 변환기가 한 채널에 대한 변환을 모두 수행하여 변환이 끝남을 알리는 신호출력시 상기 채널신호의 변환 데이터와 AD 변환기 제어회로가 래치한 채널 어드레스가 동시에 저장되는 메모리를 포함하여 구성된다.

상기와 같이 본 발명은 AD 변환기 제어회로가 상기 AD 변환기에서 각 채널에 대한 AD 변환시 먼저 해당 채널에 어드레스를 라이트한다. 이렇게 하여 변환된 채널 데이터는 해당 채널의 어드레스와 함께 단일 메모리에 저장되는 구성을 가진다.

즉, 본 발명은 FIFO 메모리에 저장되는 데이터의 헤더(header) 부분에 각 채널에 대한 어드레스를 첨가하여 같이 저장함으로써 프로세서가 FIFO 메모리에 저장된 데이터를 읽을 때, 상기 어드레스로 인해 해당 데이터가 어떤 채널의 데이터인지 확인할 수 있게 된다.

따라서, 상기 FIFO 메모리에 데이터가 저장될 때, 저장상에 문제가 발생하여 데이터 저장순서에 이상이 있는 경우라도 상기 데이터를 처리하는 프로세서는 데이터의 헤더 부분에 있는 어드레스를 통해 데이터의 채널을 확인할 수 있게 된다.

이하 첨부한 도면을 참조하여 본 발명에 따른 AD 변환 데이터의 채널확인회로에 대해 설명한다.

도 4는 본 발명에 따른 AD 변환 데이터의 채널확인회로에 대한 구성도이다.

도 4에 도시된 바와 같이 본 발명은 각 채널의 신호를 디지털 데이터로 변환하는 다수의 AD 변환기(51)와, 상기 AD 변환기(51)의 동작을 제어하고 변환될 각 채널에 대한 어드레스를 AD 변환기(51)에 라이트하는 AD 변환기 제어회로(53)와, 상기 AD 변환기(51)에 의해 변환된 데이터와 AD 변환기 제어회로(53)에 의해 래치된 해당 채널의 어드레스가 함께 저장되는 FIFO 메모리(59)와, 상기 FIFO 메모리(59)에 저장된 데이터가 입력되는 프로세서(60)를 포함하여 구성된다.

그러면 다음으로 본 발명의 동작과 기능에 대해 설명한다.

다수 채널의 아날로그 신호가 입력되는 다수의 AD 변환기(51)는 우선 한 채널의 신호에 대해 AD 변환을 한다. 이때, 다수의 AD 변환기(51)는 AD 변환기 제어회로(53)의 제어에 따라 AD 변환을 한다. 즉, 상기 AD 변환기(51)는 AD 변환기 제어회로(53)가 출력하는 샘플링 신호에 따라 아날로그 신호를 디지털 신호로 변환하는 작업을 한다. 이때 우선 상기 AD 변환기 제어회로(53)는 AD 변환기에 상기 채널의 어드레스를 라이트한다. 그리고, AD 변환기 제어회로(53)는 상기 어드레스를 잠시 래치한다.

이렇게 상기 AD 변환기 제어회로(53)가 출력한 샘플링 주기에 따라 AD 변환기(51)는 우선 한 채널에 대해 AD 변환 작업을 한다. 상기 다수의 AD 변환기(51)가 상기 채널신호를 AD 변환하는 작업을 모두 수행하면, 상기 AD 변환기(51)는 eoc(end of converter) 신호를 출력함으로써 한 채널에 대한 AD 변환이 끝났음을 알린다.

이렇게 상기 AD 변환기(51)가 eoc 신호를 출력하면 AD 변환기(51)에 의해 변환된 데이터는 리드(read)되어 AD 변환기 제어회로(53)가 래치한 채널 어드레스와 함께 다음단의 FIFO 메모리(59)에 저장된다.

상기 과정이 모두 수행되면, AD 변환기(51)는 다음 채널에 대해 AD 변환을 한다. 이때, 상기 AD 변환기 제어회로(53)는 채널 어드레스를 하나 증가시키고, 이렇게 증가된 어드레스는 AD 변환기(51)가 다음 채널신호를 AD 변환하기 전에 먼저 AD 변환기(51)에 라이트된다. 그리고, 이후 상기 과정이 다시 반복된다.

이렇게 상기 동작은 마지막 채널 신호가 디지털 신호로 변환될 때까지 반복된다. 그리고, 채널이 증가될 때마다 해당 채널 어드레스도 하나씩 증가되어 FIFO 메모리(59)에 변환된 채널 데이터와 함께 저장된다.

상기와 같이 본 발명에 따른 다채널 AD 변환 데이터의 채널확인회로는 각 채널의 AD 변환 데이터가 채널 어드레스와 함께 FIFO 메모리(59)에 저장된다. 따라서, 프로세서(60)가 FIFO 메모리(59)에 저장된 데이터를 읽을 때, 상기 데이터의 헤더 부분에 저장된 데이터의 채널 어드레스도 함께 읽으므로써 데이터의 채널을 확일할 수 있게 된다.

즉, 본 발명은 상기와 같이 구성되어 각 채널에 대한 디지털 변환 동작시 해당 채널에 어드레스를 부여하고, 이렇게 변환된 데이터가 메모리에 저장될 때 해당 채널의 어드레스와 함께 저장된다. 따라서, 프로세서가 메모리에 저장된 임의의 데이터를 리드할 경우, 상기 데이터와 함께 저장된 채널의 어드레스를 통해 상기 데이터의 채널을 확인할 수 있게 된다.

또한, 본 발명은 상기와 같이 구성됨으로써 데이터가 FIFO 메모리에 저장될 때 일부가 손실되거나 첨가되어 저장순서가 변경되더라도 메모리에 저장된 채널 어드레스를 통해 프로세서는 채널을 확인하여 정상동작을 할 수 있게 된다.

상기와 같이 구성된 본 발명에 따른 다채널 입력 AD 변환 데이터의 채널확인회로는 데이터의 헤더 부분에 채널 어드레스를 첨가함으로써 FIFO 메모리에 저장된 데이터를 처리할 경우 프로세서는 상기 데이터의 채널이 무엇인지 확일할 수 있는 이점이 있다.

또한, 본 발명은 AD 변환 데이터가 먼저 FIFO 메모리에 저장되고 프로세서는 상기 데이터가 필요할 때만 어세스하므로 프로세서의 부하가 줄어드는 효과를 얻을 수 있다.

Claims (1)

1. 다채널 아날로그 신호를 입력하여 각 채널에 대해 디지털 변환 동작을 하고, 한 채널에 대한 변환동작 완료시마다 변환이 끝남을 알리는 신호를 출력하는 다수의 AD 변환기와;

   상기 AD 변환기에 변환될 채널에 대한 채널 어드레스를 라이트하여 래치하고, 샘플링 신호를 출력하여 이에 따라 상기 AD 변환기가 AD 변환을 하도록 제어신호를 출력하는 AD 변환기 제어회로와;

   상기 AD 변환기가 한 채널에 대한 변환을 모두 수행하여 변환이 끝남을 알리는 신호 출력시 상기 채널신호의 변환 데이터와 AD 변환기 제어회로가 래치한 채널 어드레스가 동시에 저장되는 메모리를 포함하여 구비되는 다채널 입력 AD 변환 데이터의 채널확인회로.