KR20030049268A - 서로 다른 물리계층의 데이터 정합 장치 및 방법 - Google Patents

서로 다른 물리계층의 데이터 정합 장치 및 방법 Download PDF

Info

Publication number
KR20030049268A
KR20030049268A KR1020010079433A KR20010079433A KR20030049268A KR 20030049268 A KR20030049268 A KR 20030049268A KR 1020010079433 A KR1020010079433 A KR 1020010079433A KR 20010079433 A KR20010079433 A KR 20010079433A KR 20030049268 A KR20030049268 A KR 20030049268A
Authority
KR
South Korea
Prior art keywords
physical layer
data
fifo
matching unit
transmitted
Prior art date
Application number
KR1020010079433A
Other languages
English (en)
Other versions
KR100453349B1 (ko
Inventor
김종천
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0079433A priority Critical patent/KR100453349B1/ko
Publication of KR20030049268A publication Critical patent/KR20030049268A/ko
Application granted granted Critical
Publication of KR100453349B1 publication Critical patent/KR100453349B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 서로 다른 비트 단위 및 클럭으로 데이터를 정합하는 물리계층 간의 정합 및 데이터 변환을 FPGA(Field Programmable Gate Array) 내부에 구현하는데 적당하도록 한 서로 다른 물리계층의 데이터 정합 장치 및 방법에 관한 것으로, 종래에는 서로 다른 물리계층을 정합하기 위해 하드웨어적인 외부 FIFO를 사용함에 따라 FPGA의 입출력 핀(I/O Pin)이 불필요하게 많이 사용되고, 이로 인해 물리계층 정합 기능을 구현하는데 많은 비용이 필요했으며, 또한 물리계층 정합 기능을 수행하는 FPGA 내부의 신호와 클럭을 조절하기가 어려울 뿐 아니라 하드웨어적인 장애 발생이 빈번하여 신뢰도가 떨어지는 문제점이 있었다.
따라서, 본 발명의 서로 다른 물리계층의 데이터 정합 장치 및 방법에 따르면, 서로 다른 물리계층 정합시 외부 FIFO를 사용하지 않아 이와 관련된 각종 부품들을 제거함으로써 보드 구현에 소요되는 비용 및 하드웨어적인 장애 발생을 최소화함과 동시에 신뢰도를 향상시킬 수 있게 된다.

Description

서로 다른 물리계층의 데이터 정합 장치 및 방법{Data Interfacing Apparatus And Method Of Different Physical Layer}
본 발명은 서로 다른 물리계층의 데이터 정합에 관한 것으로, 특히 서로 다른 비트 단위 및 클럭으로 데이터를 정합하는 물리계층 간의 정합 및 데이터 변환을 FPGA(Field Programmable Gate Array) 내부에 구현하는데 적당하도록 한 서로 다른 물리계층의 데이터 정합 장치 및 방법에 관한 것이다.
일반적으로, 통신 시스템에서는 서로 다른 단위로 데이터를 전송하게 되는데, 예를 들어 첨부된 도면 도 1에 도시된 바와 같이, A 비트 단위로 데이터를 조합하여 전송하는 물리계층 A(11A)와, B 비트 단위로 데이터를 조합하여 전송하는 물리계층 B(11B)가 존재하는 통신 시스템의 경우 이를 정합하기 위해서는 서로 다른 데이터 비트(A, B)와 클럭(C, D)으로 전송되는 물리계층 A(11A)와 물리계층 B(11B) 간의 정합과 데이터 교환을 위해 두 물리계층 사이에 하드웨어적인 송/수신 FIFO(12, 13)를 구현해야 했으며, 해당 송/수신 FIFO(12, 13)에 저장되는 데이터를 FPGA(Field Programmable Gate Array)로 구현된 물리계층 정합부(14)에서 제어하여 정합해 준다.
실례로, ATM(Asynchronous Transfer Mode) 교환기에서 16비트 단위로 데이터를 전송하는 UTOPIA(Universal Test & Operations PHY Interface for ATM)를 물리계층 A라 하고, 1비트 단위로 데이터를 전송하는 핫링크(HOTLink)를 물리계층 B라고 가정하면, 이들간의 정합을 위해서는 중간에 16비트를 8비트로 변환할 수 있는 송/수신 FIFO를 구현해야 하며, 물리계층 A를 통해 입력되는 16비트의 UTOPIA 데이터를 FPGA로 구현된 물리계층 정합부의 제어에 따라 송신 FIFO에 입력한 후에 송신 FIFO에서 변환되어 출력되는 8비트의 데이터를 물리계층 B에서 1비트의 데이터로 변환하여 핫링크의 입력으로 사용한다.
한편, 전술한 구성을 갖는 종래 통신 시스템의 물리계층 정합부에서 서로 다른 물리계층을 통해 데이터를 정합(즉, 송수신)하는 동작을 설명하면 다음과 같다.
먼저, 통신 시스템의 물리계층 A(11A)에서 물리계층 B(11B) 측으로 데이터를 송신하는 경우 물리계층 A(11A)는 A 비트 단위로 받아들인 데이터를 B 비트 단위로 변환하기 위해 하드웨어적으로 구현된 송신 FIFO(12)에 저장하는데, 이때 송신 FIFO(12)의 각종 상태 점검 및 제어는 FPGA로 구현된 물리계층 정합부(14)에서 수행하며, 해당 송신 FIFO(12)에서 출력된 B 비트 단위의 데이터를 물리계층 B(11B)에서 송신 처리한다.
다음으로, 통신 시스템의 물리계층 A(11A)에서 물리계층 B(11B)로부터 데이터를 수신하는 경우 물리계층 B(11B)는 B 비트 단위로 받아들인 데이터를 A 비트 단위로 변환하기 위해 하드웨어적으로 구현된 수신 FIFO(13)에 저장하는데, 이때 수신 FIFO(13)의 각종 상태 점검 및 제어는 FPGA로 구현된 물리계층 정합부(14)에서 수행하며, 해당 수신 FIFO(13)에서 출력된 A 비트 단위의 데이터를 물리계층A(11A)에서 수신 처리한다.
그런데, 종래의 통신 시스템에서는 서로 다른 물리계층을 정합하기 위해 하드웨어적인 외부 FIFO(즉, 송수신 FIFO)를 사용함에 따라 하드웨어적인 외부 FIFO를 제어하는데 FPGA의 입출력 핀(I/O Pin)이 불필요하게 많이 사용되고, 이로 인해 물리계층 정합 기능을 구현하는데 많은 비용이 필요했으며, 또한 물리계층 정합 기능을 수행하는 FPGA 내부의 신호와 클럭을 조절하기가 어려울 뿐 아니라 하드웨어적인 장애 발생이 빈번하여 신뢰도가 떨어지는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 서로 다른 비트 단위 및 클럭으로 데이터를 정합하는 물리계층 간의 정합 및 데이터 변환을 수행하는 물리계층 정합 장치를 내부 FIFO를 사용하는 FPGA로 구현할 수 있도록 하는데 있다.
또한, 본 발명의 다른 목적은, 서로 다른 물리계층 정합시 내부 FIFO를 사용함으로써, 기존에 외부 FIFO 사용시 필요했던 각종 부품들을 제거하고, 이를 통해 정합 장치 구현에 소요되는 비용 및 하드웨어적인 장애 발생을 최소화하는데 있다.
도 1은 종래에 서로 다른 물리계층의 데이터 정합 구조를 도시한 도면.
도 2는 본 발명에 따른 서로 다른 물리계층의 데이터 정합 구조를 도시한 도면.
도 3은 도 1에 있어, 물리계층 정합보드의 송신측 내부 구성을 도시한 도면.
도 4는 도 1에 있어, 물리계층 정합보드의 수신측 내부 구성을 도시한 도면.
도 5는 본 발명에 따른 물리계층 정합보드에서 데이터 송신(물리계층 A→물리계층 B)시의 정합 동작을 도시한 순서도.
도 6은 본 발명에 따른 물리계층 정합보드에서 데이터 수신(물리계층 B→물리계층 A)시의 정합 동작을 도시한 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
21A : 물리계층 A 21B : 물리계층 B
30 : 물리계층 정합보드 31 : 송신 FIFO
32 : 수신 FIFO 40A : 물리계층 정합부 A
40B : 물리계층 정합부 B 41A : 송신 물리계층 정합부 A
41B : 송신 물리계층 정합부 B 42A : 수신 물리계층 정합부 A
42B : 수신 물리계층 정합부 B
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, 서로 다른 데이터 비트와 클럭으로 전송되는 제1물리계층 및 제2물리계층을 정합하는 장치에 있어서, 상기 제1물리계층과 제2물리계층 사이에서 송수신되는 데이터의 정합 및 교환을 위한 송신 FIFO 및 수신 FIFO와; 상기 제1물리계층으로 데이터를 전송받아 상기 송신 FIFO에 기록하거나, 상기 수신 FIFO에 저장되어 있는 데이터를 상기 제1물리계층의 데이터 비트 및 클럭으로 판독한 후에 상기 제1물리계층으로 전송하는 제1물리계층 정합부와; 상기 송신 FIFO에 저장되어 있는 데이터를 상기 제2물리계층의 클럭으로 판독하여 상기 제2물리계층의 데이터 비트 단위로 변환한 후에 상기 제2물리계층으로 전송하거나, 상기 제2물리계층으로부터 데이터를 전송받아 제1물리계층의 데이터 비트 단위로 변환한 후에 상기 수신 FIFO에 기록하는 제2물리계층 정합부를 포함하는 서로 다른 물리계층의 데이터 정합 장치를 제공하는데 있다.
여기서, 상기 송신 FIFO는 제1물리계층 정합부에 의해 기록되는 데이터를 일시 저장하되, 내부에 데이터 셀을 저장할 공간이 없는 경우에 FIFO 풀 신호를 상기 제1물리계층 정합부로 송출하고, 내부에 저장된 데이터 셀이 없는 경우에 FIFO 엠프티 신호를 제2물리계층 정합부로 송출하는 것을 특징으로 하며, 상기 수신 FIFO는 제2물리계층 정합부에 의해 기록되는 데이터를 일시 저장하되, 내부에 데이터 셀을 저장할 공간이 없는 경우에 FIFO 풀 신호를 상기 제2물리계층 정합부로 송출하고, 내부에 저장된 데이터 셀이 없는 경우에 FIFO 엠프티 신호를 제1물리계층 정합부로 송출하는 것을 특징으로 한다.
그리고, 상기 제1물리계층 정합부는, 송신 FIFO로부터 FIFO 풀 신호가 송출되지 않는 경우 제1물리계층으로부터 전송받은 데이터를 상기 송신 FIFO에 기록하고, 제1물리계층으로부터 패리티 비트와 셀 시작 비트를 상기 제1물리계층의 클럭으로 검사하여 이상 유무를 레지스터 맵에 기록하는 제1송신 물리계층 정합부와; 수신 FIFO로부터 FIFO 엠프티 신호가 송출되지 않는 경우 상기 수신 FIFO에 저장되어 있는 데이터를 상기 제1물리계층의 데이터 비트 및 클럭으로 판독하여 상기 제1물리계층으로 전송하는 제1수신 물리계층 정합부를 포함하는 것을 특징으로 한다.
또한, 상기 제2물리계층 정합부는, 송신 FIFO로부터 FIFO 엠프티 신호가 송출되지 않는 경우 상기 송신 FIFO에 저장되어 있는 데이터를 제2물리계층의 클럭으로 판독한 후에 '하이-로우'로 반복되는 토글 신호에 따라 상기 제2물리계층의 데이터 비트 단위로 변환하여 상기 제2물리계층으로 전송하는 제2송신 물리계층 정합부와; 수신 FIFO로부터 FIFO 풀 신호가 송출되지 않는 경우 상기 제2물리계층으로부터 전송받은 데이터를 '하이-로우'로 토글된 신호에 따라 제1물리계층의 데이터 비트 단위로 변환하여 상기 수신 FIFO에 기록하는 제2수신 물리계층 정합부를 포함하는 것을 특징으로 한다.
한편, 본 발명의 다른 특징은, 서로 다른 데이터 비트와 클럭으로 전송되는 제1물리계층 및 제2물리계층의 데이터를 정합하는 방법에 있어서, 상기 제1물리계층으로부터 데이터를 수신하는 경우 송신 FIFO에 기록 인에이블 신호를 송출하여 상기 제1물리계층의 데이터를 저장하는 과정과; 상기 송신 FIFO에 저장된 데이터를 상기 제2물리계층의 클럭으로 판독하면서 상기 제2물리계층의 클럭을 이용하여 '하이-로우'로 반복되는 토글 신호를 생성하는 과정과; 상기 송신 FIFO에서 판독한 제1물리계층의 데이터를 상기 토글 신호에 따라 상위 데이터 비트와 하위 데이터 비트로 각각 선택하여 상기 제2물리계층의 데이터로 변환한 후에 상기 제2물리계층으로 전송하는 과정을 포함하는 서로 다른 물리계층의 데이터 정합 방법을 제공하는데 있다.
나아가, 본 발명의 또 다른 특징은, 서로 다른 데이터 비트와 클럭으로 전송되는 제1물리계층 및 제2물리계층의 데이터를 정합하는 방법에 있어서, 상기 제2물리계층으로부터 데이터를 수신하는 경우 수신 FIFO에 데이터를 기록할 공간이 있는지를 확인하는 과정과; 상기 수신 FIFO에 데이터를 기록할 공간이 있는 경우 상기 제2물리계층의 클럭을 이용하여 '하이-로우'로 반복되는 토글 신호를 생성하는 과정과; 상기 제2물리계층로부터 수신한 데이터를 상기 토글 신호의 '하이'레벨 및 '로우'레벨에 하나씩 선택하여 상기 제1물리계층의 데이터로 변환한 후에 상기 제2물리계층의 클럭으로 상기 수신 FIFO에 저장하는 과정과; 상기 수신 FIFO에 판독 인에이블 신호를 송출하여 내부에 저장된 상기 제1물리계층의 데이터를 해당되는 클럭으로 판독한 후에 상기 제1물리계층으로 전송하는 과정을 포함하는 과정을 포함하는 서로 다른 물리계층의 데이터 정합 방법을 제공하는데 있다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 통신 시스템에서 서로 다른 물리계층의 데이터 정합을 위한 구조는 첨부한 도면 도 2에 도시한 바와 같이, A 비트 단위로 데이터를 조합하여 C Hz(클럭)로 전송하는 물리계층 A(21A)와, B 비트 단위로 데이터를 조합하여 D Hz(클럭)로 전송하는 물리계층 B(21B)가 존재하는 통신 시스템의 경우 이를 정합하기위해서는 FPGA를 이용하여 물리계층 정합보드(30)를 구현하게 되는데, 이때 물리계층 정합보드(30)는 서로 다른 데이터 비트(단, A 비트 = 2*B 비트)와 클럭(C Hz, D Hz)으로 전송되는 물리계층 A(21A) 또는 물리계층 B(21B)를 각각 정합해 주는 물리계층 정합부 A(40A) 및 물리계층 정합부 B(40B)와, 물리계층 정합부 A(40A)와 물리계층 정합부 B(40B) 사이의 정합과 데이터 교환을 위한 송신 FIFO(31) 및 수신 FIFO(32)를 포함한다.
물리계층 정합부 A(40A)는 물리계층 A(21A)로부터 A 비트, C Hz의 데이터를 전송받아 정합보드 내부의 송신 FIFO(31)에 기록하거나, 정합보드 내부의 수신 FIFO(32)에 저장되어 있는 데이터를 A 비트, C Hz로 판독하여 물리계층 A(21A)로 전송한다.
물리계층 정합부 B(40B)는 송신 FIFO(31)에 저장되어 있는 데이터를 A 비트, D Hz로 판독한 후에 B 비트 단위의 데이터로 변환하여 물리계층 B(40B)로 전송하거나, 물리계층 B(40B)로부터 B 비트, D Hz의 데이터를 전송받은 후에 A 비트 단위의 데이터로 변환하여 정합보드 내부의 수신 FIFO(32)에 기록한다.
송신 FIFO(31)는 물리계층 정합부 A(40A)에 의해 기록되는 데이터를 일시 저장하되, 내부에 데이터 셀을 저장할 공간이 없는 경우에 FIFO 풀(Full) 신호를 물리계층 정합부 A(40A)로 송출하고, 내부에 저장된 데이터 셀이 없는 경우에 FIFO 엠프티(Empty) 신호를 물리계층 정합부 B(40B)로 송출한다.
수신 FIFO(32)는 물리계층 정합부 B(40B)에 의해 기록되는 데이터를 일시 저장하되, 내부에 데이터 셀을 저장할 공간이 없는 경우에 FIFO 풀 신호를 물리계층정합부 B(40B)로 송출하고, 내부에 저장된 데이터 셀이 없는 경우에 FIFO 엠프티 신호를 물리계층 정합부 A(40A)로 송출한다.
이때, 물리계층 정합부 A(40A)와 물리계층 정합부 B(40B)를 첨부한 도면 도 3 및 도 4를 참조하여 송신측과 수신측으로 구분하여 설명하면, 물리계층 정합부 A(40A)는 송신 FIFO(31)로부터 FIFO 풀 신호가 송출되지 않는 경우 물리계층 A(21A)로부터 전송받은 A 비트, C Hz의 데이터를 해당되는 송신 FIFO(31)에 기록하되, 물리계층 A(21A)로부터 패리티 비트와 셀 시작 비트를 C Hz의 클럭으로 검사하여 이상 유무를 레지스터 맵(register map)에 기록하는 송신 물리계층 정합부 A(41A)와, 수신 FIFO(32)로부터 FIFO 엠프티 신호가 송출되지 않는 경우 해당되는 수신 FIFO(32)에 저장되어 있는 데이터를 A 비트, C Hz로 판독하여 물리계층 A(21A)로 전송하는 수신 물리계층 정합부 A(42A)를 포함하여 이루어진다.
그리고, 물리계층 정합부 B(40B)는 송신 FIFO(31)로부터 FIFO 엠프티 신호가 송출되지 않는 경우 해당되는 송신 FIFO(31)에 저장되어 있는 데이터를 A 비트, D Hz로 판독한 후에 D Hz의 클럭에서 '하이-로우(High-Low)'로 토글(Toggle)된 신호에 따라 A 비트 단위의 데이터를 B 비트(A/2 비트) 단위의 데이터로 분할하여 물리계층 B로 전송하는 송신 물리계층 정합부 B(41B)와, 수신 FIFO(32)로부터 FIFO 풀 신호가 송출되지 않는 경우 물리계층 B(21B)로부터 전송받은 B 비트, D Hz의 데이터를 해당되는 수신 FIFO(32)에 A 비트, D Hz로 기록하되, D Hz의 클럭에서 '하이-로우'로 토글된 신호에 따라 B 비트 단위의 데이터를 A 비트(2*B 비트) 단위의 데이터로 조합하여 수신 FIFO(32)에 기록하는 수신 물리계층 정합부 B(42B)를 포함하여 이루어진다.
이와 같이 구성된 본 발명에 따른 서로 다른 물리계층을 정합해 주는 물리계층 정합보드(30)에서 데이터 정합 동작을 송신 및 수신 동작으로 구분하여 설명하면 다음과 같다.
먼저, 물리계층 정합보드(30)에서 데이터 송신(물리계층 A→물리계층 B)시의 정합 동작을 첨부한 도면 도 5를 참조하여 설명하면, 물리계층 정합보드(30)의 송신 물리계층 정합부 A(41A)는 물리계층 A(21A)로부터 A 비트, C Hz의 데이터를 수신하게 되면(스텝 S51), 송신 FIFO(31)로부터 FIFO 풀 신호가 송출되는지를 체크하여, 해당 송신 FIFO(31)에 데이터를 기록할 공간이 있는지를 확인하게 된다(스텝 S52).
이때, 송신 FIFO(31)에 데이터를 기록할 공간이 없는 경우에는 데이터를 기록할 수 있게 되기까지 대기하게 되고, 송신 FIFO(31)에 데이터를 기록할 공간이 있는 경우 즉, 송신 FIFO(31)로부터 FIFO 풀 신호가 송출되지 않는 경우에는 해당되는 송신 FIFO(31)에 기록 인에이블(Write Enable) 신호를 송출하고, 물리계층 A(21A)로부터 수신한 A 비트, C Hz의 데이터를 송신 FIFO(31)에 기록하게 된다(스텝 S53).
그리고, 송신 물리계층 정합부 B(41B)에서는 송신 FIFO(31)로부터 FIFO 엠프티 신호가 송출되는지를 체크하여, 해당 송신 FIFO(31)에 판독할 데이터가 존재하는지를 확인한 후, 판독할 데이터가 존재하는 경우 즉, 송신 FIFO(31)로부터 FIFO 엠프티 신호가 송출되지 않는 경우에는 해당되는 송신 FIFO(31)에 저장되어 있는 A비트의 데이터를 물리계층 B(21B)로 전송하기 위해 B 비트로 변환하게 된다.
이를 위해 송신 물리계층 정합부 B(41B)는 송신 FIFO(31)에 판독 인에이블(Read Enable) 신호를 송출하여, 해당되는 송신 FIFO(31)에 저장되어 있는 데이터를 A 비트, D Hz로 판독하게 되는데(스텝 S54), 이때 정합보드에서 내부적으로 사용되는 D Hz의 클럭을 이용하여 판독 인에이블 신호를 송출하는 동안 '하이-로우'로 반복되는 토글 신호를 생성하여(스텝 S55), 송신 FIFO(31)에서 판독한 A 비트의 데이터를 2 클럭 주기마다 하나씩 물리계층 B(21B)로 전송하게 된다.
즉, D Hz 클럭으로 판독한 A 비트의 데이터를 물리계층 B(21B)로 전송하기 위해 B 비트로 변환하게 되는데, 이는 D Hz의 클럭에서 토글 신호가 '하이'레벨인지, '로우'레벨인지를 확인한 후, '하이'레벨일 때는 A 비트의 상위 A/2 비트를, 토글 신호가 '로우'레벨일 때는 A 비트의 하위 A/2 비트를 각각 선택하여 A/2 비트(즉, B 비트)의 데이터로 분할함으로써 B 비트의 데이터로 변환할 수 있게 된다(스텝 S56).
이후, 송신 물리계층 정합부 B(41B)는 B 비트로 변환한 데이터를 D Hz의 클럭으로 물리계층 B(21B)로 전송하게 되며(스텝 S57), 이러한 데이터 송신 절차는 카운터 기능이나 셀의 시작 또는 종료를 알리는 명령(Command)을 이용하여 물리계층 B(21B)로 전송하고자 하는 단위만큼 데이터를 전송한 후에 종료하게 된다.
다음으로, 물리계층 정합보드(30)에서 데이터 수신(물리계층 B→물리계층 A)시의 정합 동작을 첨부한 도면 도 6을 참조하여 설명하면, 물리계층 정합보드(30)의 수신 물리계층 정합부 B(42B)는 물리계층 B(21B)로부터 B 비트, D Hz의 데이터를 수신하게 되면(스텝 S61), 수신 FIFO(32)로부터 FIFO 풀 신호가 송출되는지를 체크하여, 해당 수신 FIFO(32)에 데이터를 기록할 공간이 있는지를 확인하게 된다(스텝 S62).
이때, 수신 FIFO(32)에 데이터를 기록할 공간이 없는 경우에는 데이터를 기록할 수 있게 되기까지 대기하게 되고, 수신 FIFO(32)에 데이터를 기록할 공간이 있는 경우 즉, 수신 FIFO(32)로부터 FIFO 풀 신호가 송출되지 않는 경우에는 물리계층 B(21B)로부터 수신한 B 비트의 데이터를 A 비트의 데이터로 변환한 후에 수신 FIFO(21B)에 D Hz로 기록하게 된다.
즉, 수신 물리계층 정합부 B(42B)는 수신 FIFO(32)에 데이터를 기록할 공간이 있는 경우 D Hz의 클럭을 이용하여 '하이-로우'로 반복되는 토글 신호를 생성한 후(스텝 S63), 토글 신호가 '하이'레벨일 때 B 비트의 데이터 하나를 선택하고, 토글 신호가 '로우'레벨일 때는 다음의 B 비트의 데이터 하나를 각각 선택하여 2*B 비트(A 비트)로 조합함으로써 A 비트의 데이터로 변환하게 된다(스텝 S64).
그리고, 수신 물리계층 정합부 B(42B)는 A 비트로 변환한 데이터를 수신 FIFO(32)에 기록하기 위해 해당되는 수신 FIFO(32)에 D Hz의 클럭으로 기록 인에이블(Write Enable) 신호를 송출하고, A 비트로 변환한 데이터를 수신 FIFO(32)에 기록하게 된다(스텝 S65).
한편, 수신 물리계층 정합부 A(42A)는 수신 FIFO(32)로부터 FIFO 엠프티 신호가 송출되는지를 체크하여, 해당 수신 FIFO(32)에 판독할 데이터가 존재하는지를 확인한 후, 판독할 데이터가 존재하는 경우 즉, 수신 FIFO(32)로부터 FIFO 엠프티신호가 송출되지 않는 경우에는 해당되는 수신 FIFO(32)에 판독 인에이블 신호를 송출하여 내부에 저장되어 있는 A 비트의 데이터를 C Hz의 클럭으로 판독한 후에 물리계층 A(21A)로 전송하게 되며(스텝 S66), 이러한 데이터 수신 절차는 카운터 기능이나 셀의 시작 또는 종료를 알리는 명령(Command)을 이용하여 물리계층 A로 전송하고자 하는 단위만큼 데이터를 수신한 후에 종료하게 된다.
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명의 서로 다른 물리계층의 데이터 정합 장치 및 방법에 따르면, 서로 다른 물리계층 정합시 외부 FIFO를 사용하지 않아 이와 관련된 각종 부품들을 제거함으로써 보드 구현에 소요되는 비용 및 하드웨어적인 장애 발생을 최소화함과 동시에 신뢰도를 향상시킬 수 있게 된다.

Claims (7)

  1. 서로 다른 데이터 비트와 클럭으로 전송되는 제1물리계층 및 제2물리계층을 정합하는 장치에 있어서,
    상기 제1물리계층과 제2물리계층 사이에서 송수신되는 데이터의 정합 및 교환을 위한 송신 FIFO 및 수신 FIFO와;
    상기 제1물리계층으로 데이터를 전송받아 상기 송신 FIFO에 기록하거나, 상기 수신 FIFO에 저장되어 있는 데이터를 상기 제1물리계층의 데이터 비트 및 클럭으로 판독한 후에 상기 제1물리계층으로 전송하는 제1물리계층 정합부와;
    상기 송신 FIFO에 저장되어 있는 데이터를 상기 제2물리계층의 클럭으로 판독하여 상기 제2물리계층의 데이터 비트 단위로 변환한 후에 상기 제2물리계층으로 전송하거나, 상기 제2물리계층으로부터 데이터를 전송받아 제1물리계층의 데이터 비트 단위로 변환한 후에 상기 수신 FIFO에 기록하는 제2물리계층 정합부를 포함하는 것을 특징으로 하는 서로 다른 물리계층의 데이터 정합 장치.
  2. 제 1항에 있어서,
    상기 송신 FIFO는, 제1물리계층 정합부에 의해 기록되는 데이터를 일시 저장하되, 내부에 데이터 셀을 저장할 공간이 없는 경우에 FIFO 풀 신호를 상기 제1물리계층 정합부로 송출하고, 내부에 저장된 데이터 셀이 없는 경우에 FIFO 엠프티신호를 제2물리계층 정합부로 송출하는 것을 특징으로 하는 서로 다른 물리계층의 데이터 정합 장치.
  3. 제 1항에 있어서,
    상기 수신 FIFO는, 제2물리계층 정합부에 의해 기록되는 데이터를 일시 저장하되, 내부에 데이터 셀을 저장할 공간이 없는 경우에 FIFO 풀 신호를 상기 제2물리계층 정합부로 송출하고, 내부에 저장된 데이터 셀이 없는 경우에 FIFO 엠프티 신호를 제1물리계층 정합부로 송출하는 것을 특징으로 하는 서로 다른 물리계층의 데이터 정합 장치.
  4. 제 1항 내지 3항중 어느 한 항에 있어서,
    상기 제1물리계층 정합부는, 송신 FIFO로부터 FIFO 풀 신호가 송출되지 않는 경우 제1물리계층으로부터 전송받은 데이터를 상기 송신 FIFO에 기록하고, 제1물리계층으로부터 패리티 비트와 셀 시작 비트를 상기 제1물리계층의 클럭으로 검사하여 이상 유무를 레지스터 맵에 기록하는 제1송신 물리계층 정합부와;
    수신 FIFO로부터 FIFO 엠프티 신호가 송출되지 않는 경우 상기 수신 FIFO에 저장되어 있는 데이터를 상기 제1물리계층의 데이터 비트 및 클럭으로 판독하여 상기 제1물리계층으로 전송하는 제1수신 물리계층 정합부를 포함하는 것을 특징으로하는 서로 다른 물리계층의 데이터 정합 장치.
  5. 제1항 내지 3항중 어느 한 항에 있어서,
    상기 제2물리계층 정합부는, 송신 FIFO로부터 FIFO 엠프티 신호가 송출되지 않는 경우 상기 송신 FIFO에 저장되어 있는 데이터를 제2물리계층의 클럭으로 판독한 후에 '하이-로우'로 반복되는 토글 신호에 따라 상기 제2물리계층의 데이터 비트 단위로 변환하여 상기 제2물리계층으로 전송하는 제2송신 물리계층 정합부와;
    수신 FIFO로부터 FIFO 풀 신호가 송출되지 않는 경우 상기 제2물리계층으로부터 전송받은 데이터를 '하이-로우'로 토글된 신호에 따라 제1물리계층의 데이터 비트 단위로 변환하여 상기 수신 FIFO에 기록하는 제2수신 물리계층 정합부를 포함하는 것을 특징으로 하는 서로 다른 물리계층의 데이터 정합 장치.
  6. 서로 다른 데이터 비트와 클럭으로 전송되는 제1물리계층 및 제2물리계층의 데이터를 정합하는 방법에 있어서,
    상기 제1물리계층으로부터 데이터를 수신하는 경우 송신 FIFO에 기록 인에이블 신호를 송출하여 상기 제1물리계층의 데이터를 저장하는 과정과;
    상기 송신 FIFO에 저장된 데이터를 상기 제2물리계층의 클럭으로 판독하면서 상기 제2물리계층의 클럭을 이용하여 '하이-로우'로 반복되는 토글 신호를 생성하는 과정과;
    상기 송신 FIFO에서 판독한 제1물리계층의 데이터를 상기 토글 신호에 따라 상위 데이터 비트와 하위 데이터 비트로 각각 선택하여 상기 제2물리계층의 데이터로 변환한 후에 상기 제2물리계층으로 전송하는 과정을 포함하는 것을 특징으로 하는 서로 다른 물리계층의 데이터 정합 방법.
  7. 서로 다른 데이터 비트와 클럭으로 전송되는 제1물리계층 및 제2물리계층의 데이터를 정합하는 방법에 있어서,
    상기 제2물리계층으로부터 데이터를 수신하는 경우 수신 FIFO에 데이터를 기록할 공간이 있는지를 확인하는 과정과;
    상기 수신 FIFO에 데이터를 기록할 공간이 있는 경우 상기 제2물리계층의 클럭을 이용하여 '하이-로우'로 반복되는 토글 신호를 생성하는 과정과;
    상기 제2물리계층로부터 수신한 데이터를 상기 토글 신호의 '하이'레벨 및 '로우'레벨에 하나씩 선택하여 상기 제1물리계층의 데이터로 변환한 후에 상기 제2물리계층의 클럭으로 상기 수신 FIFO에 저장하는 과정과;
    상기 수신 FIFO에 판독 인에이블 신호를 송출하여 내부에 저장된 상기 제1물리계층의 데이터를 해당되는 클럭으로 판독한 후에 상기 제1물리계층으로 전송하는 과정을 포함하는 과정을 포함하는 것을 특징으로 하는 서로 다른 물리계층의 데이터 정합 방법.
KR10-2001-0079433A 2001-12-14 2001-12-14 서로 다른 물리계층의 데이터 정합 장치 및 방법 KR100453349B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079433A KR100453349B1 (ko) 2001-12-14 2001-12-14 서로 다른 물리계층의 데이터 정합 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0079433A KR100453349B1 (ko) 2001-12-14 2001-12-14 서로 다른 물리계층의 데이터 정합 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030049268A true KR20030049268A (ko) 2003-06-25
KR100453349B1 KR100453349B1 (ko) 2004-10-15

Family

ID=29575087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0079433A KR100453349B1 (ko) 2001-12-14 2001-12-14 서로 다른 물리계층의 데이터 정합 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100453349B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603571B1 (ko) * 2004-09-24 2006-07-24 삼성전자주식회사 싱글 ｐｈｙ 링크계층소자와 멀티 ｐｈｙ물리계층소자와의 정합장치 및 방법
KR100696196B1 (ko) * 2005-12-09 2007-03-20 한국전자통신연구원 Ｓｄｈ／ｓｏｎｅｔ를 이용한 ｖｐｗｓ망에서의유지보수신호 전파 방법
KR100723836B1 (ko) * 2004-12-15 2007-05-31 한국전자통신연구원 동일 계층 인터페이스를 갖는 디바이스간의 정합을 위한방법 및 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625625A (en) * 1995-07-07 1997-04-29 Sun Microsystems, Inc. Method and apparatus for partitioning data load and unload functions within an interface system for use with an asynchronous transfer mode system
KR100237467B1 (ko) * 1997-08-20 2000-01-15 강병호 비동기전달모드통신방식에서 유토피아 레벨2를 유토피아 레벨1으로 변환하는 장치
KR100252502B1 (ko) * 1997-08-20 2000-04-15 강병호 비동기전달모드통신에서 유토피아 레벨1을 유토피아레벨2로변환하는 장치
KR20010055406A (ko) * 1999-12-10 2001-07-04 박종섭 듀얼 포트 파이포를 이용한 비동기 전송모드 디바이스간의인터페이스 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603571B1 (ko) * 2004-09-24 2006-07-24 삼성전자주식회사 싱글 ｐｈｙ 링크계층소자와 멀티 ｐｈｙ물리계층소자와의 정합장치 및 방법
KR100723836B1 (ko) * 2004-12-15 2007-05-31 한국전자통신연구원 동일 계층 인터페이스를 갖는 디바이스간의 정합을 위한방법 및 장치
KR100696196B1 (ko) * 2005-12-09 2007-03-20 한국전자통신연구원 Ｓｄｈ／ｓｏｎｅｔ를 이용한 ｖｐｗｓ망에서의유지보수신호 전파 방법

Also Published As

Publication number Publication date
KR100453349B1 (ko) 2004-10-15

Similar Documents

Publication Publication Date Title
US5768546A (en) Method and apparatus for bi-directional transfer of data between two buses with different widths
US20060069822A1 (en) Optical communication module
CN105680871A (zh) 用于数据串行传输的并串、串并转换装置
US6535522B1 (en) Multiple protocol interface and method for use in a communications system
KR100453349B1 (ko) 서로 다른 물리계층의 데이터 정합 장치 및 방법
CN104050111A (zh) 通过具有不同时序要求的相应命令访问不同类型的存储器
JPH098781A (ja) 伝送速度変換装置
US7561455B2 (en) Memory system using single wavelength optical transmission
US7248663B2 (en) Apparatus and method for transforming data transmission speed
US11531496B2 (en) Memory modules and memory systems having the same
EP2075707B1 (en) Method for transmitting audio streams and audio stream transmitting system thereof
US20210157759A1 (en) Data Transmission System Capable of Transmitting a Great Amount of Data
JPH02179046A (ja) 信号符号化方式
US6961797B2 (en) Computer system using an interfacing circuit to increase general purpose input/output ports
CN114564430B (zh) 转换装置、转换设备及转换方法
CN114003543B (zh) 一种高速串行总线时钟补偿方法及系统
JP3095060B2 (ja) Ａｔｍスイッチ装置
US20240137025A1 (en) Method of operating a storage device
KR20000073612A (ko) 클럭지연 보상장치
KR20040059562A (ko) 아이에스-2000 시스템에서 상이한 유토피아 레벨 정합장치
KR200309903Y1 (ko) 범용 비동기 송수신기
CN114564441A (zh) 片上系统、数据处理方法及计算机设备
CN111522387A (zh) 电压同步控制电路及包含其的电压读取控制系统
KR100252917B1 (ko) 데이터전송장치의 변환인터페이스
SU642701A1 (ru) Устройство дл сопр жени электронной вычислительной машины с абонентами

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100930

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee