JPH02280416A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH02280416A JPH02280416A JP10222789A JP10222789A JPH02280416A JP H02280416 A JPH02280416 A JP H02280416A JP 10222789 A JP10222789 A JP 10222789A JP 10222789 A JP10222789 A JP 10222789A JP H02280416 A JPH02280416 A JP H02280416A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- analog signal
- analog
- signal
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 230000002159 abnormal effect Effects 0.000 claims description 8
- 230000005856 abnormality Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はアナログ信号をディジタル信号に変換するＡ
／Ｄ変換装置に関するものである。
／Ｄ変換装置に関するものである。
第３図は例えばＣＱ出版株式会社発行「トランジスタ技
術４１９８７年９月号Ｐ、３６３に記越されたこの種従
来のＡ／Ｄ変換変換装本すブロック回路図である。図に
おいて、（１）は複数チャネルのアナログ信号から指令
されたチャネルの信号を選択して出力するマルチプレク
サ、（２）はマルチプレクサ（υから出力されたアナロ
グ信号をサンプリングし保持するサンプルホールド回路
、（３）はサンプルホールド回ｗ！１（２）から出力さ
れたアナログ信号をディジタル信号に変換するＡ／Ｄ変
換器、（４）はマルチプレクサ（１）、サンプルホール
ド回路（２）およびＡ／Ｄ変換器（３）の動作のタイミ
ングやマルチプレクサ（υの選択チャネルを指令するコ
ントロール回路である。
術４１９８７年９月号Ｐ、３６３に記越されたこの種従
来のＡ／Ｄ変換変換装本すブロック回路図である。図に
おいて、（１）は複数チャネルのアナログ信号から指令
されたチャネルの信号を選択して出力するマルチプレク
サ、（２）はマルチプレクサ（υから出力されたアナロ
グ信号をサンプリングし保持するサンプルホールド回路
、（３）はサンプルホールド回ｗ！１（２）から出力さ
れたアナログ信号をディジタル信号に変換するＡ／Ｄ変
換器、（４）はマルチプレクサ（１）、サンプルホール
ド回路（２）およびＡ／Ｄ変換器（３）の動作のタイミ
ングやマルチプレクサ（υの選択チャネルを指令するコ
ントロール回路である。
次に動作について説明する。コントロール回路（４）か
ら選択指令が出されると、マルチプレクサ（１）はこれ
を受けて複数の入力チャネルから１つのチャネルを選択
し、そのアナログ信号をサンプルホールド回路（２）に
送出する。このアナログ信号がＡ／Ｄ変換すべき値に達
すると、コントロール回路（４）はサンプルホー−レド
回路（２）に制御信号を送り、サンプルホールド回路（
２）はこれを受けて上記アナリ、Ａ／Ｄ変換器（３）は
これを受けてサンプルホールド回路（２）が保持したア
ナログ信号のＡ／Ｄ変換を開始し、処理が終了すると変
換されたディジタル信号を出力する。
ら選択指令が出されると、マルチプレクサ（１）はこれ
を受けて複数の入力チャネルから１つのチャネルを選択
し、そのアナログ信号をサンプルホールド回路（２）に
送出する。このアナログ信号がＡ／Ｄ変換すべき値に達
すると、コントロール回路（４）はサンプルホー−レド
回路（２）に制御信号を送り、サンプルホールド回路（
２）はこれを受けて上記アナリ、Ａ／Ｄ変換器（３）は
これを受けてサンプルホールド回路（２）が保持したア
ナログ信号のＡ／Ｄ変換を開始し、処理が終了すると変
換されたディジタル信号を出力する。
従来のＡ／Ｄ変換装置は以上のように構成されているの
で、万−Ａ／Ｄ変換器に異常が発生してそのＡ／Ｄ変換
が正確に実行されていない場合でも、その異常の判別は
できず、出力されたディジタル信号の信頼性に欠けると
いう問題点があった。
で、万−Ａ／Ｄ変換器に異常が発生してそのＡ／Ｄ変換
が正確に実行されていない場合でも、その異常の判別は
できず、出力されたディジタル信号の信頼性に欠けると
いう問題点があった。
この発明は以上のような問題点を解消するためになされ
たもので、Ａ／Ｄ変換器による変換機能の正常異常の判
別が可能となるＡ／Ｄ変換装置を得ることを目的とする
。
たもので、Ａ／Ｄ変換器による変換機能の正常異常の判
別が可能となるＡ／Ｄ変換装置を得ることを目的とする
。
〔課題を解決するための手段および作用〕この発明に係
るＡ／Ｄ変換装置は、本来のＡ／Ｄ変換器に加え、この
Ａ／Ｄ変換器で変換されたディジタル信号をアナログ信
号に変換するＤ／Ａ変換器と、このｌ）／Ａ変換器で変
換されたアナログ信号と上記Ａ／Ｄ変換器に入力される
アナログ信号とを比較する比較器とを備えたものである
。
るＡ／Ｄ変換装置は、本来のＡ／Ｄ変換器に加え、この
Ａ／Ｄ変換器で変換されたディジタル信号をアナログ信
号に変換するＤ／Ａ変換器と、このｌ）／Ａ変換器で変
換されたアナログ信号と上記Ａ／Ｄ変換器に入力される
アナログ信号とを比較する比較器とを備えたものである
。
そして、上記比較器の出力から、上記両アナログ信号の
差が所定の設定範囲内の場合にけＡ／Ｄ変換機能は正常
、また上記差が設定範囲を越えた場合にはＡ／＆変換機
能は異常であると判断される。
差が所定の設定範囲内の場合にけＡ／Ｄ変換機能は正常
、また上記差が設定範囲を越えた場合にはＡ／＆変換機
能は異常であると判断される。
第１図はこの発明の一実施例によるＡ／Ｄ変換装置を示
すブロック回路図である。図において、（１）ないしく
４）は従来と同一のものである。（５）はＡ／Ｄ変換器
（３）で変換されたディジタル信号をアナログ信号に変
換するＤ／Ａ変換器、（６）はＤ／Ａ変換器（５）から
出力されたアナログ信号とＡ／Ｄ変換器（３〕へ入力さ
れるアナログ信号即ちサンプルホールド回路（２）から
出力されるアナログ信号とを比較する比較器で、入力さ
れる両アナログ信号の比較から判別信号を出力する。な
お、サンプルホールド回路（２）は両度換器（３）およ
び（５）の処Ｂｉ動作が終了するまで、同一アナログ信
号の保持を継続する。
すブロック回路図である。図において、（１）ないしく
４）は従来と同一のものである。（５）はＡ／Ｄ変換器
（３）で変換されたディジタル信号をアナログ信号に変
換するＤ／Ａ変換器、（６）はＤ／Ａ変換器（５）から
出力されたアナログ信号とＡ／Ｄ変換器（３〕へ入力さ
れるアナログ信号即ちサンプルホールド回路（２）から
出力されるアナログ信号とを比較する比較器で、入力さ
れる両アナログ信号の比較から判別信号を出力する。な
お、サンプルホールド回路（２）は両度換器（３）およ
び（５）の処Ｂｉ動作が終了するまで、同一アナログ信
号の保持を継続する。
そして、両アナログ信号の差が予め設定された一定處以
下の場合はＡ／Ｄ 変換機能は正常として、例えば判別
信号は１Ｈ′となり、両アナログ信号の差が一定量を越
える場合はＡ／Ｄ変換機能は異常として、判別信号は１
Ｌ′となる。
下の場合はＡ／Ｄ 変換機能は正常として、例えば判別
信号は１Ｈ′となり、両アナログ信号の差が一定量を越
える場合はＡ／Ｄ変換機能は異常として、判別信号は１
Ｌ′となる。
もつとも、Ｄ／Ａ変換器（５）がＡ／Ｄ変換器（３）の
完全な逆変換機能を達成すれば、Ａ／Ｄ変換器（３）が
正常な場合比較器（６）に入力される両アナログ信号は
完全に一致し、両信号の差は零となる。
完全な逆変換機能を達成すれば、Ａ／Ｄ変換器（３）が
正常な場合比較器（６）に入力される両アナログ信号は
完全に一致し、両信号の差は零となる。
しかし、実際には、両度換器（３） （５）自身の有す
る性甥・ 能の追い、伝えば、直約性やオフセット誤差、ゲイン誤
差、更にはＡ／Ｄ変換時に避けられない重子化誤差など
の要因で上紀両アナログ信号は亮全には一致しないのか
普通である。しかし、この差はＪ：記各娑因を考慮して
予め想定することができ、従って、上記したように、比
較器（６）は両アナログ信号の差が予め設定した一定凰
以下かどうかから正常、異常の判別信号を出力する。
る性甥・ 能の追い、伝えば、直約性やオフセット誤差、ゲイン誤
差、更にはＡ／Ｄ変換時に避けられない重子化誤差など
の要因で上紀両アナログ信号は亮全には一致しないのか
普通である。しかし、この差はＪ：記各娑因を考慮して
予め想定することができ、従って、上記したように、比
較器（６）は両アナログ信号の差が予め設定した一定凰
以下かどうかから正常、異常の判別信号を出力する。
以上のように、この発明では、アナログ信号がら変換し
たデータとしてのディジタル信号の他に、Ａ／Ｄ変換器
（３）の正常異常の区別を示す判別信号を同時ｌこ入手
できるので、出力されたディジタル信号の信頼性が向上
する。
たデータとしてのディジタル信号の他に、Ａ／Ｄ変換器
（３）の正常異常の区別を示す判別信号を同時ｌこ入手
できるので、出力されたディジタル信号の信頼性が向上
する。
第２図はこの発明の他の実施例によるものを示すブロッ
ク回路図で、第１図の実施例と異なるのは、マルチプレ
クサおよびサンプルホールド回路をそれぞれ２台（ＩＡ
） （ＩＢ）および（２Ａ） （２Ｂ）を並列に設けた
点である。そして、比較器（６）はＤ／Ａ変換器（５）
からのアナログ信号と、新たに設けたサンプルホールド
回路Ｂ （２Ｂ）からのアナログ信号とを比較する。
ク回路図で、第１図の実施例と異なるのは、マルチプレ
クサおよびサンプルホールド回路をそれぞれ２台（ＩＡ
） （ＩＢ）および（２Ａ） （２Ｂ）を並列に設けた
点である。そして、比較器（６）はＤ／Ａ変換器（５）
からのアナログ信号と、新たに設けたサンプルホールド
回路Ｂ （２Ｂ）からのアナログ信号とを比較する。
コレにより、Ａ／Ｄ変換器（３）だけでなく、マルチプ
レクサＡ（ＩＡ）、サンプルホールド回＠ Ａ （２Ａ
）を含めたＡ／Ｄ変換装置全体の正常異常の判別が可能
となる訳である。
レクサＡ（ＩＡ）、サンプルホールド回＠ Ａ （２Ａ
）を含めたＡ／Ｄ変換装置全体の正常異常の判別が可能
となる訳である。
なお、上記各実施例では、Ａ／Ｄ変換器（３）の動作時
点から比較器（６）の動作時点までにおけるアナログ信
号の変動を考慮してサンプルボールド回路（２）を設け
たが、このアナログ信号の時間変化が１へめて小さい場
合、また、多少変化があっても比較器（６）による判別
機能に支障がない場合は、上記サンプルホールド回路を
省略してもよい。
点から比較器（６）の動作時点までにおけるアナログ信
号の変動を考慮してサンプルボールド回路（２）を設け
たが、このアナログ信号の時間変化が１へめて小さい場
合、また、多少変化があっても比較器（６）による判別
機能に支障がない場合は、上記サンプルホールド回路を
省略してもよい。
また、上記各実施例では、マルチプレクサ（υを使用し
て複数チャネルのアナログ信号を取扱う場合について説
明したが、この発明は必ずしもこのような場合に限られ
るものではなく、アナログ信号をディジタル信号に麦換
する場合に広く適用できるものである。
て複数チャネルのアナログ信号を取扱う場合について説
明したが、この発明は必ずしもこのような場合に限られ
るものではなく、アナログ信号をディジタル信号に麦換
する場合に広く適用できるものである。
以上のように、この発明では新たに所定のＤ／Ａ変換器
と比較器とを備えたので、Ａ／Ｄ変換器の変換機能の正
常異常が判別でき、出力されたディジタル信号の信頼性
が向上する。
と比較器とを備えたので、Ａ／Ｄ変換器の変換機能の正
常異常が判別でき、出力されたディジタル信号の信頼性
が向上する。
第１図はこの発明の一実施例によるＡ／Ｄ変換変換装本
すブロック回路図、第２図はこの発明の他の実施例によ
るものの同様のブロック回路図、第３図は従来のＡ／Ｄ
変換装置を示すブロック回路図である。 図において、（３）はＡ／Ｄ変換器、（５）はＤ／Ａ変
換器、（６）は比較器である。 なお、各図中同一符号は同一または相当部分を示す。
すブロック回路図、第２図はこの発明の他の実施例によ
るものの同様のブロック回路図、第３図は従来のＡ／Ｄ
変換装置を示すブロック回路図である。 図において、（３）はＡ／Ｄ変換器、（５）はＤ／Ａ変
換器、（６）は比較器である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- アナログ信号を入力しこれをディジタル信号に変換する
Ａ／Ｄ変換器、このＡ／Ｄ変換器で変換されたディジタ
ル信号をアナログ信号に変換するＤ／Ａ変換器、および
このＤ／Ａ変換器で変換されたアナログ信号と上記Ａ／
Ｄ変換器に入力されるアナログ信号とを比較し、両アナ
ログ信号の差に応じて上記Ａ／Ｄ変換器による変換機能
の正常異常を判別する信号を出力する比較器を備えたＡ
／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10222789A JPH02280416A (ja) | 1989-04-20 | 1989-04-20 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10222789A JPH02280416A (ja) | 1989-04-20 | 1989-04-20 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280416A true JPH02280416A (ja) | 1990-11-16 |
Family
ID=14321769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10222789A Pending JPH02280416A (ja) | 1989-04-20 | 1989-04-20 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02280416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176438A (ja) * | 2010-02-23 | 2011-09-08 | Toshiba Mitsubishi-Electric Industrial System Corp | Ａ／ｄ変換装置 |
-
1989
- 1989-04-20 JP JP10222789A patent/JPH02280416A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176438A (ja) * | 2010-02-23 | 2011-09-08 | Toshiba Mitsubishi-Electric Industrial System Corp | Ａ／ｄ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7126515B1 (en) | Selectable real time sample triggering for a plurality of inputs of an analog-to-digital converter | |
| JPH0418723B2 (ja) | ||
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| JPS60193082A (ja) | アナログ信号処理装置 | |
| JPH02280416A (ja) | Ａ／ｄ変換装置 | |
| EP1102404A2 (en) | Analog-to-digital converter, microcomputer, and analog-to-digital conversion method | |
| US4584560A (en) | Floating point digitizer | |
| KR20000015023A (ko) | 아날로그/디지털 변환기 | |
| JPH10173526A (ja) | 逐次比較型ａ／ｄ変換回路 | |
| JP3150444B2 (ja) | スペクトラムアナライザのピークホールド回路 | |
| JPH06152421A (ja) | Ａ／ｄ変換装置 | |
| Gurko et al. | A 32-channel high-speed simultaneously sampling data acquisition system | |
| RU1775049C (ru) | Устройство дл ввода информации | |
| JP2596894Y2 (ja) | タイミング校正回路 | |
| JP2000134637A (ja) | 信号処理回路 | |
| JPS62114333A (ja) | 自動ゲイン切換ａ／ｄ変換方式 | |
| JPH07336238A (ja) | シリアルデータのパラレル変換回路 | |
| JPH01274201A (ja) | ディジタル制御装置 | |
| JPS61161457A (ja) | 信号比較回路 | |
| JP2725424B2 (ja) | アナログディジタル変換器 | |
| JPS61286919A (ja) | マイクロコンピユ−タにおける入力インタフエ−ス | |
| JPH0573295B2 (ja) | ||
| JPH0814783B2 (ja) | アナログ入出力装置 | |
| JPS6315532A (ja) | Ｄ／ａ変換器応答試験装置 | |
| JPH04117730A (ja) | データ入力処理方法 |