KR20010006708A - 단결정 박막의 형성 방법 - Google Patents

단결정 박막의 형성 방법 Download PDF

Info

Publication number
KR20010006708A
KR20010006708A KR1020000009626A KR20000009626A KR20010006708A KR 20010006708 A KR20010006708 A KR 20010006708A KR 1020000009626 A KR1020000009626 A KR 1020000009626A KR 20000009626 A KR20000009626 A KR 20000009626A KR 20010006708 A KR20010006708 A KR 20010006708A
Authority
KR
South Korea
Prior art keywords
single crystal
thin film
group
substrate
periodic table
Prior art date
Application number
KR1020000009626A
Other languages
English (en)
Other versions
KR100355881B1 (ko
Inventor
니시나가다따우
Original Assignee
하스미 시게히꼬
동경대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하스미 시게히꼬, 동경대학교 filed Critical 하스미 시게히꼬
Publication of KR20010006708A publication Critical patent/KR20010006708A/ko
Application granted granted Critical
Publication of KR100355881B1 publication Critical patent/KR100355881B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02406—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

단결정 박막을 형성하기 위한 방법은 단결정 기판상에 비정질 박막을 형성하는 단계와, 상기 비정질 박막에 개구부를 형성하여 상기 기판의 표면을 노출시키는 단계 및 상기 기판의 표면에 대하여 40° 이하의 입사각으로 감압하에서 상기 기판의 표면상부에 원자빔, 분자빔 또는 케미컬빔을 입사하여 상기 기판의 노출된 표면상에 단결정 박막을 선택적으로 에피텍셜 성장시킨 다음 상기 비정질 박막상에 상기 기판의 표면과 평행한 측면 방향으로 에피텍셜 성장시키는 단계를 포함한다.

Description

단결정 박막의 형성 방법{A METHOD FOR FORMING A SINGLE CRYSTALLINE FILM}
본 발명은 단결정 박막의 형성 방법에 관한 것으로서, 보다 상세하게는 전자 소자, 광학 소자, 집적 소자 및 광전자 집적소자의 용이한 제조를 위한 방법에 관한 것이다.
단결정 기판상에 단결정 박막을 형성하는 기술은 집적 회로, 전자 소자 및 광학 소자에 주로 사용되고 있다. 상기 단결정 박막은 단결정 기판상에 원자 또는 분자빔을 사용한 에피텍셜(epitaxial) 성장을 통하여 형성된다.
상기 단결정 기판과 단결정 박막 사이의 격자 상수의 차이 및 기판 자체가 갖는 전위(dislocations)들의 차이 때문에 상기 기판 상에 에피텍셜 성장시킨 박막은 다수의 전위들을 주로 포함한다. 상기 다수의 전위들은 소자의 수명을 약화시키고, 소자 특성을 변화시키기 때문에 전위들을 제거하는 것이 바람직하다.
본 발명자는 일본국 특허 공보 공개평1-161822호 및 일본국 특허 공보 공고평6-105797호에 있어서 소위 미세-채널 에피텍시 기술을 개시하였다.
상기 기술에 의하면, 단결정 기판상에 비정질 절연막을 형성하고, 상기 절연막에 단결정 박막 에피텍셜 성장을 위한 개구부를 형성한다. 그리고 상기 개구부에 상기 단결정 박막을 채운 다음 상기 개구부내의 단결정 박막을 시드(seed)로 사용하여 상기 단결정 박막을 기판의 표면과 평행한 측면 방향으로 에피텍셜 성장시켜 상기 비정질 박막상에 에피텍셜 성장시키는 단결정 박막을 형성한다.
상기 기판에서의 대부분의 전위들은 상기 성장시킨 단결정 박막의 평행한 방형으로는 전파되지 않기 때문에, 상기 비정질 박막상에 형성된 상기 성장시킨 단결정 박막은 매우 적은 전위들을 갖는다.
그러나, 상기 기술은 액상 에피텍시 방법에 사용하는 것이므로, 큰 규모의 기판상에 균일한 박막을 형성하는 것은 용이하지 않다. 그러므로, 상기 기술을 실제 반도체 제조 현장에 사용하거나 상기 소자들에 적용하기에는 충분하지 않다.
따라서 분자빔 에피텍시(MBE), 유기금속 기상 에피텍시(MOVPE) 또는 할로겐화물 소스 에피텍시 등과 같은 기상 에피텍시를 통한 미세-채널 에피텍시를 제조하는 기술이 요구된다.
본 발명의 목적은, 기상 에피텍시를 통한 미세-채널 에피텍시 기술로 단결정 기판상에 단결정 박막을 형성하기 위한 새로운 방법을 제공하는 데 있다.
도 1은 본 발명에 따른 단결정 박막의 형성 방법을 설명하기 위한 개념도이다.
도 2는 도 1에 나타나는 성장에 따른 후속 단계를 설명하기 위한 개념도이다.
도 3은 도 2에 나타나는 성장에 따른 후속 단계를 설명하기 위한 개념도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 단결정 기판
2 : 비정질 박막
3 : 개구부
4, 7, 8, 9 : 단결정 박막
6-1, 6-2, 6-3, 6-4, 6-5 : 분자빔
θ : 분자빔의 입사 각도
W : 개구부의 폭
본 발명은, 단결정 기판상에 비정질 박막을 형성하는 단계, 상기 비정질 박막에 개구부를 형성하여 상기 기판의 표면 일부분을 노출시키는 단계 및 상기 기판의 표면 상부에 원자빔 또는 분자빔을 감압하에서 40° 이하의 입사각으로 입사하고, 상기 기판의 노출된 표면상에 단결정 박막을 에피텍셜 성장시키는 단계를 포함하는 단결정 박막 형성을 위한 방법을 제공한다.
본 발명자는 상기 기상 에피텍시 방법을 이용한 상기 미세-채널 에피텍시를 실행하기 위하여 열심히 연구하였다. 그 결과, 감압하에서 주어진 각도 범위내에서 단결정 기판의 표면에 원자빔 또는 분자빔을 입사하는 각도를 조절함으로써, 단결정 기판을 구성하는 원자들이 비정질 박막상에는 적층되지 않고, 상기 비정질 박막에 형성한 개구부에만 에피텍셜 성장되는 것을 발견하였다. 이것을 근거로 하여, 상기 개구부에 형성한 단결정 박막으로부터 에피텍셜 성장을 지속시킴으로써, 미세-채널 에피텍시에 의해 상기 비정질 박막상에 매우 적은 전위를 갖는 단결정 박막을 측면으로 성장시키는 것을 성공하였다.
도 1은 본 발명에 따른 단결정 박막의 형성 방법을 설명하기 위한 개념도이다.
본 발명에 따르면, 기판(1)상에 산화 실리콘 등으로 구성되는 비정질 박막(2)을 형성한다. 이어서, 식각 등을 수행하여 상기 박막(2)에 폭 "W"를 갖는 개구부를 형성하여 상기 기판(1)의 일부분을 노출시킨다. 상기 개구부(3)는 상기 기판(1)상에 선형적 형태를 가지는데, 도 1에 도시된 단면의 수직면이 연장된 형태이다.
그리고, 본 발명에 따르면, 예를 들어, 원자 및/또는 분자빔(이하 '분자빔'이라 한다)이 감압하에서 40°내의 입사각(θ)으로 상기 기판(1)의 표면(1A)에 입사된다. 이에 따라, 상기 비정질 박막(2)상에 입사되는 분자빔(6-1, 6-3)은 화살표 방향으로 반사하거나 또는 분해되는 분자들이 다시 증발하여 상기 비정질 박막(2) 상부에는 적층되지 않는다. 반면에, 상기 개구부(3)에 입사되는 분자빔(6-2)은 거의 반사되지 않는다. 그리고 상기 빔(6-2)을 구성하는 원자들은 상기 기판(1)상에 적층되고, 에피텍셜 성장된다. 따라서 단결정 박막(4)이 상기 개구부(3)에만 선택적으로 형성된다.
상기 개구부(3)에 선택적인 에피텍셜 성장을 계속함으로써, 상기 단결정 박막(4)은 두께가 늘어나서 도 2에 도시된 바와 같이, 상기 비정질 박막(2)보다 더 두꺼운 단결정 박막(7)이 형성된다. 상기 입사빔(6-1, 6-3)은 반사되거나 또는 분해되는 분자들이 다시 증발하여 도 1에 도시된 바와 같이 상기 비정질 박막(2) 상부에는 적층되지 않는다. 반면에, 상기 개구부(3)에 입사되는 분자빔(6-2, 6-5)은 거의 반사되지 않고, 단결정 박막(7)의 표면(7A) 및 측면(7B)에 적층되고, 상기 빔을 구성하는 원자들이 계속해서 상기 박막(7)의 표면들(7A, 7B)상에 에피텍셜 성장하여 이후에, 측면의 에피텍셜 성장을 위한 시드로 제공된다.
그러므로, 상기 에피텍셜 성장은 상기 단결정 기판(1)의 표면(1A)에 수직 방향 뿐만 아니라 수평 방향으로 계속된다. 그 결과, 도 3에 도시된 바와 같이, 측면의 비정질 박막(2)상에 수직면으로 성장하는 단결정 박막(8) 및 측면으로 성장하는 단결정 박막(9)이 형성된다.
따라서, 상기 단결정 기판(1)과 상기 단결정 박막(4, 7) 사이의 격자 결함 때문에 상기 단결정 박막(4, 7)에 전위들이 발생하거나 또는 기판(1)에 존재하더라도, 상기 전위들이 기판(1)의 표면(3)에 수직 방향으로 거의 전파하고, 상기 표면의 수평 방향으로는 전파하지 않는다. 그러므로, 도 3에 도시된 상기 단결정 박막(8)은 전위들을 가지지만, 상기 비정질 박막(2)상에 측면으로 형성되는 단결정 박막(9)은 전위들을 가지지 않는다. 따라서, 기상 에피텍시를 통한 미세-채널 에피텍시 기술로서 매우 적은 전위를 갖는 단결정 박막을 형성할 수 있다.
전술한 바와 같이, 본 발명에 따르면, 기상 에피텍시를 통한 미세-채널 에피텍시 기술로서 매우 적은 전위를 갖는 단결정 박막을 형성할 수 있다. 그러므로, 본 발명에 따른 방법은 반도체 제조 현장에서 실질적으로 이용할 수 있고, 집적 회로를 실용하기 위한 단결정 박막을 형성하기 위한 방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
본 발명에 따른 형성 방법은 단결정 기판상에 형성되는 비정질 박막 및 상기 기판의 표면의 일부를 노출하기 위한 상기 비정질 박막에 형성하는 개구부를 필요로 한다.
상기 개구부는 형태에 특별하게 제한받지 않지만, 선형적 형태 또는 직각 형태가 바람직하고, 도 1에 도시된 단면과 같이 선형적 형태가 더욱 바람직하다. 그 결과, 도 3에 도시된 바와 같이 상기 비정질 박막(2)상의 상기 단결정 박막(7)을 박막(9)의 형성을 위한 시드로 사용하여 측면 단결정 박막(9)을 균일하게 형성할 수 있다.
도 1에 도시된 개구부(3)는 0.001 내지 10㎛, 바람직하게는 0.005 내지 10㎛, 보다 바람직하게는 0.005 내지 1㎛의 폭 "W"를 갖는다. 그것에 의하여, 분자빔(6-2)이 상기 개구부(3)에 입사되고, 단결정 박막(9)의 시드로 제공되는 단결정 박막(7)이 성장한다.
게다가, 상기 개구부는 형성 방법에 특별하게 제한받지 않고, 단지 포토리소그라피(photolithography), 전자 빔 리소그라피 및 X-선 리소그라피 등과 같은 미세-가공 기술로 형성할 수 있다.
본 발명에 사용할 수 있는 단결정 기판은 특별하게 제한되지 않는다. 다양한 종류의 단결정 기판을 사용할 수 있는데, 단지 선택적으로 에피텍셜 성장할 수 있는 단결정 박막의 종류에 달려 있다. 예를 들어, 실리콘(Si) 단결정 기판, 갈륨비소(GaAs) 단결정 기판, 아연셀레늄(ZnSe) 단결정 기판, 사파이어 단결정 기판 등을 본 발명에 따른 단결정 기판으로 사용할 수 있다.
상기 비정질 박막을 구성하는 재료에도 제한되지 않는다. 다양한 종류의 재료를 사용할 수 있는데, 단지 본 발명에 따라서 형성된 단결정 박막 및 단결정 기판을 포함하는 어셈블리의 용도에 달려 있다.
예들 들어, 상기 비정질 박막을 산화 실리콘 재료 또는 질화 실리콘 재료 등과 같은 절연 재료로 구성함으로서, 소위, SOI(semiconductor of insulator) 구조를 갖는 어셈블리가 형성될 수 있다. 그러므로, 상기 어셈블리는 전계 효과 트렌지스터, 비탄소계-바이폴라 트렌지스터 및 집적 회로에 응용할 수 있다.
반면에, 상기 비정질 박막 대신에 탄탈륨과 같은 고융점 금속을 사용함으로서, 반도체 재료에 포함되는 금속 구조를 갖는 어셈블리를 형성할 수 있다. 이에 따라 상기 어셈블리를 고주파 전자 소자에 응용할 수 있다.
본 발명의 방법은 마스크를 갖는 단결정 기판의 표면 상부에 감압하의 40° 이내의 입사각으로 입사되는 원자빔 또는 전자 빔을 필요로 한다. 더욱이, 상기 입사각은 30° 이하인 것이 바람직하고, 특히 25° 이하인 것이 바람직하고, 보다 특히, 20° 이하인 것이 바람직하다. 그것에 의하여 균일한 단결정 박막을 상기 기판의 일부분이 노출된 상부에 선택적으로 에피텍셜 성장시킬 수 있다.
상기 입사각의 하한값은 상기 단결정 박막을 개구부에 에피텍셜 성장시킬 수 있으면 특별하게 제한되지 않는다. 그러나, 예를 들어, 도 1에 도시된 단결정 기판(1)상에 선형적 개구부(3)를 갖는 비정질 박막(2)를 형성하는 경우 상기 비정질 박막(2)은 일반적으로 0.001 내지 2㎛의 두께 d를 가지며, 상기 개구부(3)는 전술한 바와 같이 일반적으로 0.001 내지 10㎛의 폭 W를 가진다. 그러므로, 상기 분자빔(6-2)를 입사하기 위한 상기 분자빔(6-2)의 입사각은 바람직하게는 5° 이상이고, 특히 3° 이상이다.
상기 원자빔 또는 분자빔은 선택적인데, 단결정 박막의 형성 방법에 달려 있다. 예를 들어, 실리콘 단결정 박막을 형성하는 경우에는 마스크를 갖는 단결정 기판 상부에 실리콘 원자빔을 입사시키는데, 극초진공 분자빔 에피텍시 장치를 사용하여 상기 실리콘 단결정 박막을 형성한다. 더욱이, GaAs 단결정 박막을 형성하는 경우에는 Ga 원자빔 및 As2또는 As4원자빔을 마스크를 갖는 단결정 기판 상부에 입사시켜 갈륨비소 단결정 박막을 형성한다.
진공도에 대해서는 특별한 요구가 있는 것이 아니라, 전술한 바와 같이 단결정 박막을 형성하는 방법에 달려 있다. 예를 들어, 극초진공 분자빔 에피텍시 장치를 사용하는 경우 상기 장치의 내부 공간은 바람직하게 10-7내지 10-11Torr 정도의 압력으로 감압한다. 더욱이, 케미컬 분자빔 에피텍시 장치를 사용하는 경우 상기 장치의 내부 공간은 바람직하게 10-3내지 10-9Torr 정도의 압력으로 감압한다.
본 발명의 형성 방법은 모든 종류의 단결정 박막을 형성하는데 사용한다. 예를 들어, 바람직하게는 4족 반도체, 그리고 실리콘 단결정 박막, GaAs 단결정 박막, GaN 단결정 박막, Ga1-xAlxAs 등과 같은 3-5족 화합물 반도체 및 합금 반도체, 그리고 ZnSe 단결정 박막, ZnS 단결정 박막, CdTe 단결정 박막, ZnS1-xSex등과 같은 2-6족 화합물 반도체 및 합금 반도체, 그리고 YBCO(Y-Ba-Cu 산화물) 등과 같은 산화 단결정 박막을 형성하는데 사용한다.
3-5족 화합물 반도체를 구성하는 단결정 박막은 예를 들어, MBE 방법 또는 감압 기상 에피텍시 방법에 의하여 형성된다. 이러한 경우, Ga, Al, In 등과 같은 3족 원자빔이나 또는 Ga(CH3)3(TMG), Al(C2H5)3(TEAl), In(CH3)3(TMIn) 등과 같은 3족 원소를 포함하는 유기 금속 분자빔과 같은 3족 원소 포함 분자빔, 그리고 Ga3Cl3, AlCl3, InCl3등과 같은 3족 원소를 포함하는 할로겐화물 분자빔을 사용한다. 게다가, As2, P2, Sb4등과 같은 5족 분자빔이나 또는 예를 들어 As(CH3)3(TMAs), As(C2H5)3(TEAs), P(CH3)3(TMP) 등의 유기 금속 분자빔과 같은 5족 원소를 포함하는 분자빔, 그리고 AsH3, PH3, NH3등과 같은 5족 원소를 포함하는 수소화물 분자빔, 그리고 AsCl3, PCl3, SbCl3등과 같은 5족 원소를 포함하는 할로겐화물 분자빔을 사용한다. 상기 3족 원자빔 또는 상기 3족 원소 포함 분자빔 그리고 상기 5족 분자빔 또는 상기 5족 원소 포함 분자빔은 주어진 온도로 가열되는 단결정 기판 상부에 입사된다. 이후에, 예를 들어, 상기 분자빔을 구성하는 3족 원소 및 5족 원소가 각각 반응하여 3-5족 화합물 반도체를 형성한다.
이와 같은 경우, 3족 원소 및 5족 원소가 포함되는 분자빔이 각각 40° 이내의 입사각으로 상기 단결정 기판의 표면 상부에 입사되고, 3-5족 반도체 화합물로 구성되는 단결정 박막이 선택적 에피텍셜 성장에 의하여 상기 비정질 박막의 개구부에 형성된다.
그러나, 상기 3-5족 반도체 화합물의 단결정 박막을 형성하는 경우에는 5족 분자빔 또는 5족 원소 포함 분자빔이 40° 이내, 바람직하게는 30° 이내, 더욱 바람직하게는 25° 이내, 매우 바람직하게는 20° 이내의 입사각으로 상기 단결정 기판의 표면 상부에 입사된다. 이것에 의하면, 3족 원자빔 또는 3족 원자 포함 분자빔이 소정의 입사각으로 입사되어도, 3-5족 화합물 반도체로 구성되는 단결정 박막이 개구부에 형성된다. 그 이유는 상기 분자빔에 포함되는 5족 원소가 3-5족 화합물 반도체의 성장에 있어 핵형성을 제어하기 때문이다.
2-6족 화합물 반도체로 구성되는 단결정 박막도 전술한 바와 같은 MBE 방법 또는 감압 기상 에피텍시 방법으로 형성한다. 이와 같은 경우, Zn, Cd, Hg 등과 같은 2족 원자빔이거나 또는 예를 들어, Zn(CH3)2, Zn(C2H5)2, Cd(CH3) 등의 유기 금속 분자빔과 같은 2족 원소 포함 분자빔, 그리고 ZnCl2, CdCl2, HgCl2등과 같은 2족 원소 함유 할로겐화물 분자빔을 사용한다. 게다가, S, Se, Te 등과 같은 6족 원자빔이거나 또는 예를 들어 Te(CH3)2, Te(C2H5)2, Se(CH3)2등의 유기 금속 분자빔과 같은 6족 원소 포함 분자빔을 사용한다. 상기 2족 원자빔 또는 2족 원소 포함 분자빔 그리고 2족 원소 포함 분자빔 또는 6족 원소 포함 분자빔은 주어진 온도로 가열되는 단결정 기판 상부에 입사된다. 이후에, 상기 2족 원소 및 상기 분자빔에 포함되는 6족 원소가 각각 반응하여 2-6족 화합물 반도체의 박막을 형성한다.
이와 같은 경우, 상기 2족 원소 및 6족 원소 포함 분자빔은 40° 이내의 입사각으로 단결정 기판의 표면 상부에 입사되고, 2-6족 반도체로 구성되는 단결정 박막이 비정질 박막의 개구부에 형성된 다음 측면으로 선택적 에피텍셜 성장한다.
그러나, 상기 2-6족 화합물 반도체의 단결정 박막을 형성하는 경우에는 적어도 하나의 2족 원자빔 또는 2족 원소 포함 분자빔 그리고 6족 원자빔 또는 6족 원소 포함 분자빔이 40° 이내, 바람직하게는 30° 이내, 더욱 바람직하게는 25° 이내, 매우 바람직하게는 20° 이내의 압사각으로 상기 단결정 기판의 표면 상부에 입사된다. 이것에 의하면, 6족 원소 포함 빔 또는 2족 원소 포함 빔이 소정의 입사각으로 상기 표면 상부에 입사되는데, 낮은 입사각으로 2족 원소 포함 빔 및 6족 원소 포함 빔이 각각 입사되어도 2-6족 화합물 반도체를 구성하는 단결정 박막이 개구부에 형성된다. 그 이유는 상기 빔에 포함되는 2족 원소 또는 6족 원소가 2-6족 화합물 반도체의 박막의 핵 형성율을 결정하기 때문이다.
전술한 바와 같은 3-5족 화합물 반도체 또는 2-6족 화합물 반도체로 구성되는 단결정 박막을 형성하는 경우, 도 3에서와 같이 상기 개구부(3)에서의 계속적인 에피텍셜 성장이 기판의 표면과 평행한 측면 방향으로의 에피텍셜 박막(9)을 형성한다.
그러므로, 도 3에 도시된 바와 같이, 3-5족 화합물 반도체 등으로 구성되는 측면 단결정 박막(9)은 상기 비정질 박막(2)상에 형성될 수 있다.
본 발명에 따른 비정질 박막상에 형성되는 상기 측면 단결정 박막은 104/cm2이하의 전위 밀도, 특히 102/cm2이하의 전위 밀도를 갖는다. 상기 단결정 기판 및 상기 단결정 박막의 격자 상수의 차이가 비교적 큰 차이 그리고 0.1 내지 30% 정도의 범위가 있어도, 본 발명에 의하면 낮은 전위 밀도를 갖는 단결정 실리콘 박막을 항상 형성할 수 있다.
실시예
실시예 1
50mm의 직경 및 0.5mm의 두께를 갖는 실리콘 단결정 기판상에 플라즈마 CVD 방법을 수행하여 200nm의 두께의 산화 실리콘 박막을 형성한다. 이어서, 도 1에 도시된 바와 같이, 포토리소그라피를 수행하여 1㎛의 폭을 갖는 선형적 개구부를 형성하여 기판의 표면 일부분을 노출시킨다.
상기 기판의 노출된 표면의 산화 박막을 열을 가하여 제거한 후, 가스 소스 분자빔 에피텍시 장치를 사용하여 기판을 950℃의 온도로 유지하면서 20°의 입사각으로 상기 기판의 표면 상부에 SiH4분자빔을 입사시킨다. 이어서, 분해된 Si 원자가 개구부에 선택적으로 에피텍셜 성장하여 상기 개구부에 단결정 박막을 형성한다.
이후에, 상기 분자빔을 연속적으로 입사하여 상기 에피텍셜 성장이 계속될 때, 상기 산화 실리콘 박막 보다 더 두꺼운 두께로 상기 에피텍셜 성장이 일어나는 시점에서 상기 기판의 표면에 평행한 방향으로 일어나서 상기 산화 실리콘 박막상에 단결정 박막이 형성된다. 상기 산화 실리콘 박막상에 형성되는 단결정 박막은 0.2㎛의 두께를 갖는다.
상기 단결정 박막을 고 에너지 전자 반사 회절 방법으로 특성을 조사하여, 상기 박막이 단결정 실리콘으로 구성되는 것을 알 수 있었다. 게다가, 상기 박막을 화학적으로 식각하여도, 상기 식각으로 인한 구멍이 상기 박막에 형성되지 않았다. 이후에, 상기 박막을 투과 전자 현미경으로 특성을 조사하여, 상기 박막의 전위 밀도가 102/cm2이하인 것을 알 수 있었다.
실시예 2
실리콘 원자 빔을 극초진공 분자빔 에피텍시 장치를 사용하여 10°의 입사각으로 마스크를 갖는 실리콘 단결정 기판 상부에 입사하는 것을 제외하고는, 실시예 1에서 설명한 바와 같은 성장을 수행한다.
상기 산화 실리콘 박막상에 형성되는 단결정 박막은 0.2㎛의 두께를 갖는다. 게다가, 상기 박막을 고 에너지 전자 반사 회절 방법으로 특성을 조사하여, 상기 박막이 단결정 실리콘으로 구성되는 것을 알 수 있었다. 게다가, 상기 박막을 화학적으로 식각하여도, 상기 식각으로 인한 구멍이 상기 박막에 형성되지 않았다. 이후에, 상기 박막을 투과 전자 현미경으로 특성을 조사하여, 상기 박막의 전위 밀도가 102/cm2이하인 것을 알 수 있었다.
실시예 3
상기 산화 실리콘 박막 대신에 20nm의 두께를 갖는 Ta 박막을 제외하고는, 실시예 1에서 설명한 바와 같은 성장을 수행한다.
상기 Ta 박막상에 형성되는 단결정 박막은 0.2㎛의 두께를 갖는다. 상기 박막을 고 에너지 전자 반사 회절 방법으로 조사하였다. 상기 박막은 단결정 실리콘으로 구성되는 것을 알 수 있었다. 상기 박막을 화학적으로 식각하여도, 상기 식각으로 인한 구멍이 상기 박막에 형성되지 않았다. 이후에, 상기 박막을 투과 전자 현미경으로 특성을 조사하여, 상기 박막의 전위 밀도가 102/cm2이하인 것을 알 수 있었다.
실시예 4
상기 산화 실리콘 박막 대신에 20nm의 두께를 갖는 Ta 박막을 제외하고는, 실시예 2에서 설명한 바와 같은 성장을 수행한다.
상기 Ta 박막상에 형성되는 단결정 박막은 0.2㎛의 두께를 갖는다. 상기 박막을 고 에너지 전자 반사 회절 방법으로 조사하였다. 상기 박막은 단결정 실리콘으로 구성되는 것을 알 수 있었다. 상기 박막을 화학적으로 식각하여도, 상기 식각으로 인한 구멍이 상기 박막에 형성되지 않았다. 이후에, 상기 박막을 투과 전자 현미경으로 특성을 조사하여, 상기 박막의 전위 밀도가 102/cm2이하인 것을 알 수 있었다.
실시예 5
50mm의 직경 및 0.5mm의 두께를 갖는 GaAs 단결정 기판상에 플라즈마 CVD 방법을 수행하여 200nm의 두께의 산화 실리콘 박막을 형성한다. 이어서, 실시예 1에서 설명한 바와 같이, 동일한 방법을 수행하여 1㎛의 폭을 갖는 선형적 개구부를 형성한다.
이후에, 기판을 MBE 장치에 위치시키고, 상기 기판을 610℃의 온도로 유지하면서 20° 및 40° 입사각으로 As4분자빔 및 Ga 분자빔을 상기 개구부내에 입사시킨다. 이어서, 상기 분자빔을 구성하는 원자가 개구부에 선택적으로 에피텍셜 성장하여 상기 개구부에 GaAs의 단결정 박막을 형성한다.
이후에, 상기 원자 및 분자빔을 연속적으로 입사하여 상기 에피텍셜 성장이 계속되고, 상기 산화 실리콘 박막 보다 더 두꺼운 두께로 상기 에피텍셜 성장이 일어나는 시점에서 상기 기판의 표면에 평행한 방향으로 일어나서 상기 산화 실리콘 박막상에 단결정 박막이 형성된다. 상기 산화 실리콘 박막상에 형성되는 단결정 박막은 0.5㎛의 두께를 갖는다.
상기 단결정 박막을 고 에너지 전자 반사 회절 방법으로 특성을 조사하여, 상기 박막이 GaAs 단결정으로 구성되는 것을 알 수 있었다. 게다가, 상기 박막을 화학적으로 식각하여도, 상기 식각으로 인한 구멍이 상기 박막에 형성되지 않았다. 이후에, 상기 박막을 투과 전자 현미경으로 특성을 조사하여, 상기 박막의 전위 밀도가 102/cm2이하인 것을 알 수 있었다.
실시예 6
50mm의 직경 및 0.5mm의 두께를 갖는 실리콘 단결정 기판을 사용하고, 개구부에 단결정 박막을 형성하기 전에 1000℃의 온도로 기판을 가열하여 상기 기판의 표면 상의 자연 산화 박막을 제거하는 것을 제외하고는, 실시예 5에서 설명한 바와 같은 성장을 수행한다.
상기 산화 실리콘 박막상에 형성되는 단결정 박막은 0.5㎛의 두께를 갖는다. 상기 단결정 박막을 고 에너지 전자 반사 회절 방법으로 특성을 조사하여, 상기 박막이 GaAs 단결정으로 구성되는 것을 알 수 있었다. 게다가, 상기 박막을 화학적으로 식각하여도, 상기 식각으로 인한 구멍이 상기 박막에 형성되지 않았다. 이후에, 상기 박막을 투과 전자 현미경으로 특성을 조사하여, 상기 박막의 전위 밀도가 102/cm2이하인 것을 알 수 있었다.
실시예 7
1cm2의 면적 및 0.5mm의 두께를 갖는 ZnSe 단결정 기판상에 플라즈마 CVD 방법을 수행하여 200nm의 두께의 산화 실리콘 박막을 형성한다. 이어서, 실시예 1에서 설명한 바와 같이, 동일한 방법을 수행하여 1㎛의 폭을 갖는 선형적 개구부를 형성하여 상기 기판의 일부분을 노출시킨다.
이후에, 기판을 MBE 장치에 위치시키고, 상기 기판을 500℃의 온도로 가열하면서 20° 및 40° 입사각으로 Se 분자빔 및 Zn 분자빔을 상기 개구부내에 입사시킨다. 이어서, 상기 분자빔을 구성하는 원자가 개구부에 선택적으로 에피텍셜 성장하여 상기 개구부에 ZnSe의 단결정 박막을 형성한다.
이후에, 상기 원자 및 분자빔을 연속적으로 입사하여 상기 에피텍셜 성장이 계속되고, 상기 산화 실리콘 박막 보다 더 두꺼운 두께로 상기 에피텍셜 성장이 일어나는 시점에서 상기 기판의 표면에 평행한 방향으로 일어나서 상기 산화 실리콘 박막상에 단결정 박막이 형성된다. 상기 산화 실리콘 박막상에 형성되는 단결정 박막은 0.2㎛의 두께를 갖는다.
상기 단결정 박막을 고 에너지 전자 반사 회절 방법으로 특성을 조사하여, 상기 박막이 ZnSe 단결정으로 구성되는 것을 알 수 있었다. 게다가, 상기 박막을 화학적으로 식각하여도, 상기 식각으로 인한 구멍이 상기 박막에 형성되지 않았다. 이후에, 상기 박막을 투과 전자 현미경으로 특성을 조사하여, 상기 박막의 전위 밀도가 102/cm2이하인 것을 알 수 있었다.
실시예 8
1cm2의 면적 및 0.5mm의 두께를 갖는 SrTiO3단결정 기판상에 플라즈마 CVD 방법을 수행하여 200nm의 두께의 산화 실리콘 박막을 형성한다. 이어서, 실시예 1에서 설명한 바와 같이, 동일한 방법을 수행하여 1㎛의 폭을 갖는 선형적 개구부를 형성하여 상기 기판의 일부분을 노출시킨다.
이후에, 기판을 MBE 장치에 위치시키고, 상기 기판을 800℃의 온도로 가열하면서 20°의 입사각으로 Y, Ba 및 Cu 원자 빔을 상기 개구부내에 입사시키고, 30°의 입사각으로 오존 분자를 포함하는 산소 분자빔을 상기 개구부내에 입사시킨다. 이어서, 상기 분자빔을 구성하는 원자가 개구부에 선택적으로 에피텍셜 성장하여 YBCO의 단결정 박막을 형성한다.
이후에, 상기 원자빔 및 분자빔을 연속적으로 입사하여 상기 에피텍셜 성장이 계속되고, 상기 산화 실리콘 박막 보다 더 두꺼운 두께로 상기 에피텍셜 성장이 일어나는 시점에서 상기 기판의 표면에 평행한 방향으로 일어나서 상기 산화 실리콘 박막상에 단결정 박막이 형성된다. 상기 산화 실리콘 박막상에 형성되는 단결정 박막은 0.2㎛의 두께를 갖는다.
상기 단결정 박막을 고 에너지 전자 반사 회절 방법으로 특성을 조사하여, 상기 박막이 YBCO 단결정으로 구성되는 것을 알 수 있었다. 게다가, 상기 박막을 화학적으로 식각하여도, 상기 식각으로 인한 구멍이 상기 박막에 형성되지 않았다. 이후에, 상기 박막을 투과 전자 현미경으로 특성을 조사하여, 상기 박막의 전위 밀도가 102/cm2이하인 것을 알 수 있었다.
상기 실시예로부터 알 수 있듯이, 본 발명에 따르면, 매우 적은 전위를 갖는 단결정 박막, 예를 들어 102/cm2이하의 전위 밀도를 갖는 단결정 박막을 산화 실리콘 박막 또는 Ta 박막과 같은 비정질 박막상에 형성할 수 있다.
본 발명은 상기 실시예를 언급하여 상세히 설명하였지만, 본 발명은 상기 개시된 내용에 한정되는 것이 아니라, 본 발명의 관점으로 벗어나지 ??는 범위내에서는 다양한 변경 및 변형이 가능하다.
본 발명에 따르면, 단결정 박막을 주어진 개구부에 선택적으로 형성한다. 따라서, 시드로서 상기 박막을 사용하여 기상 에페텍시에 의해 미세-채널 에피텍시를 수행할 수 있다. 그 결과, 반도체 제조 공정 및 집적 회로, 전자 부품, 공학 소자 등과 같은 실제 현장에 사용이 가능한 적은 전위를 갖는 단결정 박막을 제공할 수 있다.

Claims (16)

  1. 단결정 기판상에 비정질 박막을 형성하는 단계;
    상기 비정질 박막에 개구부를 형성하여 상기 기판의 표면 일부분을 노출시키는 단계;
    상기 기판의 표면에 대하여 40° 이하의 입사각으로 감압하에서 상기 기판의 표면상부에 원자빔, 분자빔 또는 케미컬빔을 입사하여 상기 기판의 노출된 표면상에 단결정 박막을 선택적으로 에피텍셜 성장시키는 단계를 포함하는 것을 특징으로 하는 단결정 박막의 형성 방법.
  2. 제 1 항에 있어서, 상기 원자빔, 분자빔 또는 케미컬빔은 25° 이하의 입사각으로 입사되는 것을 특징으로 하는 단결정 박막의 형성 방법.
  3. 제 1 항에 있어서, 주기율표의 5족 원소로 구성되는 원자빔, 주기율표의 5족 원소를 포함하는 분자빔 또는 케미컬빔은 40° 이하의 입사각으로 단결정 기판의 표면 상부에 입사되고, 주기율표의 3족 원소로 구성되는 원자빔, 주기율표의 3족 원소를 포함하는 분자빔 또는 케미컬빔은 소정의 입사각으로 단결정 기판의 표면 상부에 입사되어, 3-5족 화합물 반도체로 구성되는 단결정 박막이 상기 기판의 노출된 표면상에 선택적으로 에피텍셜 성장하는 것을 특징으로 하는 단결정 박막의 형성 방법.
  4. 제 3 항에 있어서, 주기율표의 5족 원소로 구성되는 원자빔, 주기율표의 5족 원소를 포함하는 분자빔 또는 케미컬빔은 25° 이하의 입사각으로 입사되는 것을 특징으로 하는 단결정 박막의 형성 방법.
  5. 제 1 항에 있어서, 주기율표의 3족 원소로 구성되는 원자빔, 주기율표의 3족 원소를 포함하는 분자빔 또는 케미컬빔은 40° 이하의 입사각으로 단결정 기판의 표면 상부에 입사되고, 주기율표의 5족 원소로 구성되는 원자빔, 주기율표의 5족 원소를 포함하는 분자빔 또는 케미컬빔은 소정의 입사각으로 단결정 기판의 표면 상부에 입사되어, 3-5족 화합물 반도체로 구성되는 단결정 박막이 상기 기판의 노출된 표면상에 선택적으로 에피텍셜 성장하는 것을 특징으로 하는 단결정 박막의 형성 방법.
  6. 제 5 항에 있어서, 주기율표의 3족 원소로 구성되는 원자빔, 주기율표의 3족 원소를 포함하는 분자빔 또는 케미컬빔은 25° 이하의 입사각으로 입사되는 것을 특징으로 하는 단결정 박막의 형성 방법.
  7. 제 1 항에 있어서, 주기율표의 6족 원소로 구성되는 원자빔, 주기율표의 6족 원소를 포함하는 분자빔 또는 케미컬빔은 40° 이하의 입사각으로 단결정 기판의 표면 상부에 입사되고, 주기율표의 2족 원소로 구성되는 원자빔, 주기율표의 2족 원소를 포함하는 분자빔 또는 케미컬빔은 소정의 입사각으로 단결정 기판의 표면 상부에 입사되어, 2-6족 화합물 반도체로 구성되는 단결정 박막이 상기 기판의 노출된 표면상에 선택적으로 에피텍셜 성장하는 것을 특징으로 하는 단결정 박막의 형성 방법.
  8. 제 7 항에 있어서, 주기율표의 6족 원소로 구성되는 원자빔, 주기율표의 6족 원소를 포함하는 분자빔 또는 케미컬빔은 25° 이하의 입사각으로 입사되는 것을 특징으로 하는 단결정 박막의 형성 방법.
  9. 제 1 항에 있어서, 주기율표의 2족 원소로 구성되는 원자빔, 주기율표의 2족 원소를 포함하는 분자빔 또는 케미컬빔은 40° 이하의 입사각으로 단결정 기판의 표면 상부에 입사되고, 주기율표의 6족 원소로 구성되는 원자빔, 주기율표의 6족 원소를 포함하는 분자빔 또는 케미컬빔은 소정의 입사각으로 단결정 기판의 표면 상부에 입사되어, 2-6족 화합물 반도체로 구성되는 단결정 박막이 상기 기판의 노출된 표면상에 선택적으로 에피텍셜 성장하는 것을 특징으로 하는 단결정 박막의 형성 방법.
  10. 제 9 항에 있어서, 주기율표의 2족 원소로 구성되는 원자빔, 주기율표의 2족 원소를 포함하는 분자빔 또는 케미컬빔은 25° 이하의 입사각으로 입사되는 것을 특징으로 하는 단결정 박막의 형성 방법.
  11. 제 1 항 내지 제 10 항 중에서 어느 하나의 항에 있어서, 상기 개구부는 선형적 형태를 가지며, 0.001 내지 10㎛ 정도의 폭을 갖는 것을 특징으로 하는 단결정 박막의 형성 방법.
  12. 제 1 항 내지 제 10 항 중에서 어느 하나의 항에 있어서, 상기 비정질 박막은 절연 재질 또는 고융점 금속으로 구성되는 것을 특징으로 하는 단결정 박막의 형성 방법.
  13. 제 1 항 내지 제 10 항 중에서 어느 하나의 항에 있어서, 상기 기판의 노출된 표면상에 선택적으로 에피텍셜 성장하는 시드로서의 단결정 박막은 상기 비정질 박막상에 상기 기판의 표면과 평행한 측면 방향으로 에피텍셜 성장하는 것을 특징으로 단결정 박막의 형성 방법.
  14. 제 13 항에 있어서, 상기 비정질 박막상에 형성되는 단결정 박막은 104/cm2이하의 전위 밀도를 갖는 것을 특징으로 하는 단결정 박막의 형성 방법.
  15. 제 14 항에 있어서, 상기 단결정 기판 및 단결정 박막의 격자 상수는 각기 다른 것을 특징으로 하는 단결정 박막의 형성 방법.
  16. 제 15 항에 있어서, 상기 단결정 기판과 단결정 박막의 격자 상수의 차이는 0.1 내지 30%인 것을 특징으로 하는 단결정 박막의 형성 방법.
KR1020000009626A 1999-03-01 2000-02-26 단결정 박막의 형성 방법 KR100355881B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11052376A JP3007971B1 (ja) 1999-03-01 1999-03-01 単結晶薄膜の形成方法
JP11-52,376 1999-03-01

Publications (2)

Publication Number Publication Date
KR20010006708A true KR20010006708A (ko) 2001-01-26
KR100355881B1 KR100355881B1 (ko) 2002-10-25

Family

ID=12913100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000009626A KR100355881B1 (ko) 1999-03-01 2000-02-26 단결정 박막의 형성 방법

Country Status (5)

Country Link
US (1) US7235131B2 (ko)
JP (1) JP3007971B1 (ko)
KR (1) KR100355881B1 (ko)
DE (1) DE10009876B4 (ko)
TW (1) TW473566B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450221B1 (ko) * 2000-07-10 2004-09-30 스미토모덴키고교가부시키가이샤 단결정ＧａＮ기판의 제조방법과 단결정ＧａＮ기판
KR100611108B1 (ko) * 2005-01-13 2006-08-09 삼성전자주식회사 박막 형성 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4445524B2 (ja) * 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP5315008B2 (ja) * 2007-11-16 2013-10-16 株式会社半導体エネルギー研究所 光電変換装置
JP5718808B2 (ja) 2008-04-25 2015-05-13 エーエスエム インターナショナル エヌ．ヴェー．Ａｓｍ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎ．Ｖ． テルルおよびセレン薄膜のａｌｄのための前駆体の合成および使用
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
CN102687243B (zh) 2009-10-26 2016-05-11 Asm国际公司 用于含va族元素的薄膜ald的前体的合成和使用
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US10087547B2 (en) * 2015-12-21 2018-10-02 The Regents Of The University Of California Growth of single crystal III-V semiconductors on amorphous substrates
CN113972299B (zh) * 2021-09-30 2024-03-22 华南理工大学 一种在SiO2衬底上生长硫化锗单晶薄膜的制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171234A (en) * 1976-07-20 1979-10-16 Matsushita Electric Industrial Co., Ltd. Method of fabricating three-dimensional epitaxial layers utilizing molecular beams of varied angles
US4241109A (en) * 1979-04-30 1980-12-23 Bell Telephone Laboratories, Incorporated Technique for altering the profile of grating relief patterns
JPS61271817A (ja) 1985-05-27 1986-12-02 Anelva Corp 分子線エピタキシ−装置
JPH0782996B2 (ja) * 1986-03-28 1995-09-06 キヤノン株式会社 結晶の形成方法
JP2670442B2 (ja) * 1986-03-31 1997-10-29 キヤノン株式会社 結晶の形成方法
JPS63237517A (ja) * 1987-03-26 1988-10-04 Canon Inc ３−５族化合物膜の選択形成方法
JPH01161822A (ja) 1987-12-18 1989-06-26 Denki Kagaku Kogyo Kk 素子およびその製造法
JPH01234389A (ja) * 1988-03-14 1989-09-19 Hikari Gijutsu Kenkyu Kaihatsu Kk 分子線エピタキシ装置および方法
JPH0633231B2 (ja) * 1990-01-12 1994-05-02 松下電器産業株式会社 分子線エピタキシャル成長方法
US5084409A (en) * 1990-06-26 1992-01-28 Texas Instruments Incorporated Method for patterned heteroepitaxial growth
US5068203A (en) * 1990-09-04 1991-11-26 Delco Electronics Corporation Method for forming thin silicon membrane or beam
DE69229265T2 (de) * 1991-03-18 1999-09-23 Trustees Of Boston University, Boston Verfahren zur herstellung und dotierung hochisolierender dünner schichten aus monokristallinem galliumnitrid
JPH06105797A (ja) 1992-09-29 1994-04-19 Olympus Optical Co Ltd 湾曲装置
US5792270A (en) * 1993-10-21 1998-08-11 Saxena; Arjun Apparatus for forming a pattern of nucleation sites
DE69622277T2 (de) * 1995-09-18 2003-03-27 Hitachi, Ltd. Halbleitermaterial, verfahren zur herstellung des halbleitermaterials und eine halbleitervorrichtung
US5661076A (en) * 1996-03-29 1997-08-26 Electronics And Telecommunications Research Institute Method for fabricating a vertical-cavity surface-emitting laser diode
DE19729186A1 (de) 1997-07-08 1999-01-14 Siemens Ag Verfahren zum Herstellen eines II-VI-Halbleiter-Bauelements
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
KR100927082B1 (ko) 2008-01-31 2009-11-17 박찬용 문자 입력이 가능한 숫자 키패드를 갖는 키보드

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450221B1 (ko) * 2000-07-10 2004-09-30 스미토모덴키고교가부시키가이샤 단결정ＧａＮ기판의 제조방법과 단결정ＧａＮ기판
KR100611108B1 (ko) * 2005-01-13 2006-08-09 삼성전자주식회사 박막 형성 방법

Also Published As

Publication number Publication date
US20020144643A1 (en) 2002-10-10
JP2000247798A (ja) 2000-09-12
TW473566B (en) 2002-01-21
DE10009876B4 (de) 2007-08-16
KR100355881B1 (ko) 2002-10-25
DE10009876A1 (de) 2000-11-16
US7235131B2 (en) 2007-06-26
JP3007971B1 (ja) 2000-02-14

Similar Documents

Publication Publication Date Title
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
JP3126974B2 (ja) 特に平面タイプのモノリシック電子コンポーネントの作製のための、半導体の組成又はドーピングの方向付けられた変更のための方法及び対応製品
US5735949A (en) Method of producing electronic, electrooptical and optical components
KR20020067520A (ko) 사파이어 기판 상에 갈륨 질화물층의 펜더에피택셜 성장
KR100355881B1 (ko) 단결정 박막의 형성 방법
KR20010026835A (ko) ＧａＮ 후막 제조 방법
AU651568B2 (en) Method for forming crystalline deposited film
US5653802A (en) Method for forming crystal
JPH03132016A (ja) 結晶の形成方法
US5334864A (en) Process for selective formation of II-VI group compound film
US5100691A (en) Process for selective formation of ii-vi group compound flim
KR20040063171A (ko) Ⅲ족 질화물 반도체 기판 및 그 제조방법
EP2695180B1 (de) Verfahren zur herstellung eines iii/v-si-templats
EP0289114B1 (en) Process for producing crystals on a light-transmissive substrate
US20050136564A1 (en) Method of laterally growing GaN with indium doping
CA1339827C (en) Crystal articles and method for forming the same
JPH0524113B2 (ko)
EP0289117B1 (en) Method of forming crystals on a substrate
JPH04130717A (ja) 結晶の形成方法
JPH0746684B2 (ja) 半導体ウェーハとその製造方法
JP2592832B2 (ja) 結晶の形成方法
JPS63239927A (ja) ヘテロエピタキシヤル構造およびその形成方法
JPH01723A (ja) ３−ｖ族化合物結晶物品およびその形成方法
JPH03132017A (ja) 結晶の形成方法
JPH0267723A (ja) 化合物半導体薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100817

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee