KR20010004986A - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20010004986A
KR20010004986A KR1019990025765A KR19990025765A KR20010004986A KR 20010004986 A KR20010004986 A KR 20010004986A KR 1019990025765 A KR1019990025765 A KR 1019990025765A KR 19990025765 A KR19990025765 A KR 19990025765A KR 20010004986 A KR20010004986 A KR 20010004986A
Authority
KR
South Korea
Prior art keywords
trench
forming
film
oxide film
semiconductor substrate
Prior art date
Application number
KR1019990025765A
Other languages
English (en)
Inventor
손기근
김진현
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025765A priority Critical patent/KR20010004986A/ko
Publication of KR20010004986A publication Critical patent/KR20010004986A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 셀로우 트렌치 소자 분리막(shallow trench isolation; STI) 형성 공정에서, 트렌치 내부에 절연막을 매립할 때 발생되는 봉합 자국(seam) 및 동공(void) 문제를 해결하기 위하여, NF3플라즈마 처리를 통해 하지막의 성질을 변화시켜 양호한 소자 분리막을 형성할 수 있는 소자 분리막 형성 방법에 관하여 기술된다.

Description

반도체 소자의 소자 분리막 형성 방법 {Method of forming a isolation film in a semiconductor device}
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 셀로우 트렌치 소자 분리막(shallow trench isolation; STI) 형성 공정에서, 트렌치 내부에 절연막을 매립할 때 봉합 자국(seam) 및 동공(void)이 발생되는 것을 방지하여, 양호한 소자 분리막을 형성할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 소자 분리막은 LOCOS(LOCal Oxidation of Silicon)법 및 PBL(Poly Buffered LOCOS)법을 산화막을 성장시키거나, 트렌치를 형성하여 절연막을 매립시켜 형성시킨다.
셀로우 트렌치 소자 분리막을 형성하는 공정은 안정된 공정 구축시 그 이점은 다른 소자 분리막 형성 기술보다 우수하다. 그러나, 셀로우 트렌치 소자 분리막 형성 공정은 인접 셀간의 절연을 위해 사용하는 트렌치 형상에서 트렌치 내부 절연막이 어느 정도 이상의 높이를 가져야 하며, 절연막 자체에 결함이 없어야 하는 등의 문제를 해결해야만 한다.
도 1a 및 도 1b는 종래 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(1)상에 패드 산화막(2) 및 패드 질화막(3)을 순차적으로 형성하고, 소자 분리 마스크를 사용한 식각 공정으로 패드 질화막(3), 패드 산화막(2) 및 반도체 기판(1)을 일정 깊이 식각하여 트렌치(4)를 형성한다. 식각 공정동안 식각 손상을 받은 트렌치(4) 내벽을 회복(recovery)시키기 위하여 산화공정으로 트렌치(4) 내벽의 반도체 기판(1)을 산화시켜 산화막(5)을 형성한다.
상기에서, 산화막(5)은 200 내지 300Å의 두께로 형성된다.
도 1b를 참조하면, 트렌치(4)가 충분히 매립되도록 절연막(6)을 형성한다.
상기에서, 절연막(6)은 O3-TEOS 산화막이나 고밀도 플라즈마를 이용한 산화막이다. 절연막(6)이 증착되는 동안 트렌치(4) 부분에는 봉합 자국(7)이나 동공(8) 등이 발생할 가능성이 높으며, 셀간의 확실한 절연을 위해 트렌치(4)의 깊이를 깊게 할 경우 이러한 문제는 보다 심화된다. 이후, 트렌치(4) 내에만 절연막(6)을 남겨 소자 분리막을 완성하더라도 상기한 결함은 남게되어 소자의 전기적 특성을 저하시키게 된다.
따라서, 본 발명은 셀로우 트렌치 소자 분리막(shallow trench isolation; STI) 형성 공정에서, 트렌치 내부에 절연막을 매립할 때 봉합 자국(seam) 및 동공(void)이 발생되는 것을 방지하여, 양호한 소자 분리막을 형성할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 소자 분리막 형성 방법은 반도체 기판상에 패드 산화막 및 패드 질화막을 순차적으로 형성하고, 소자 분리 마스크를 사용한 식각 공정으로 상기 패드 질화막, 패드 산화막 및 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계; 식각 손상을 받은 상기 트렌치 내벽을 회복시키기 위하여 산화공정으로 상기 트렌치 내벽의 반도체 기판을 산화시켜 산화막을 형성하는 단계; 상기 산화막을 NF3가스를 이용한 플라즈마 처리를 진행하고, 이로인하여 얇고 들뜬 상태의 잔류 산화막이 형성되는 단계; 및 황산 세정을 실시한 후, 상기 트렌치가 충분히 매립되도록 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 및 도 1b는 종래 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1, 11: 반도체 기판 2, 12: 패드 산화막
3, 13: 패드 질화막 4, 14: 트렌치
5, 15: 산화막 6, 16: 절연막
7: 봉합 자국 8: 동공
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하며, 반도체 기판(11)상에 패드 산화막(12) 및 패드 질화막(13)을 순차적으로 형성하고, 소자 분리 마스크를 사용한 식각 공정으로 패드 질화막(13), 패드 산화막(12) 및 반도체 기판(11)을 일정 깊이 식각하여 트렌치(14)를 형성한다. 식각 공정동안 식각 손상을 받은 트렌치(14) 내벽을 회복(recovery)시키기 위하여 산화공정으로 트렌치(14) 내벽의 반도체 기판(11)을 산화시켜 산화막(15)을 형성한다. 산화막(15)을 형성한 상태에서 NF3가스를 이용한 플라즈마 처리를 진행하여 산화막(15)을 일정 두께 제거한다.
상기에서, 산화막(5)은 200 내지 300Å의 두께로 형성되며, NF3가스를 이용한 플라즈마 처리에 의해 일정 두께 제거되어 50 내지 100Å 두께의 잔류 산화막(15a)을 형성한다. 이와 같이 NF3가스를 이용한 플라즈마 처리를 진행함에 의해 안정된 상태의 산화막(15)은 그 표면이 들뜬 상태로 변화하게 된다.
도 2b를 참조하면, NF3가스를 이용한 플라즈마 처리에 의해 생성된 부산물을 제거하기 위하여, 황산 세정을 실시하고, 이후 트렌치(14)가 충분히 매립되도록 절연막(16)을 형성한다.
상기에서, 절연막(16)은 O3-TEOS 산화막이나 고밀도 플라즈마를 이용한 산화막이다.
상기한 본 발명의 실시예에서, NF3가스를 이용한 플라즈마 처리로 산화막(15)을 일정 두께 제거하면서 들뜬 상태로 변화하게 한 후, 절연막(16)을 증착하게 되면 초기 증착 단계에서 하지막 표면에 절연막(16)이 흡착되기 보다는 유동하여 갭 필링(gap filling)을 용이하게 하여 트렌치(14) 내부에 기존과 같은 봉합 자국(7)이나 동공(8) 등의 결함이 발생되지 않는다. 이후, 800 내지 1000℃의 고온 열공정을 진행하여 절연막(16)을 안정화 시키고, 일반적인 공정을 통해 트렌치(14) 내에만 절연막(16)을 남겨 소자 분리막을 완성한다.
상술한 바와 같이, 본 발명은 셀로우 트렌치 소자 분리막(shallow trench isolation; STI) 형성 공정에서, 트렌치 내부에 절연막을 매립하기 전에 NF3플라즈마 처리를 통해 하지막의 성질을 변화시켜 절연막 증착시 유동성을 확보하므로써, 트렌치 내부의 소자 분리막용 절연막이 결함이 전혀 없는 막으로 형성할 수 있어 LOCOS 공정으로 형성된 필드 산화막과 같이 유수한 성질과 매우 작은 셀을 형성할 수 있어 소자 설계시 이점이 크다.

Claims (4)

  1. 반도체 기판상에 패드 산화막 및 패드 질화막을 순차적으로 형성하고, 소자 분리 마스크를 사용한 식각 공정으로 상기 패드 질화막, 패드 산화막 및 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계;
    식각 손상을 받은 상기 트렌치 내벽을 회복시키기 위하여 산화공정으로 상기 트렌치 내벽의 반도체 기판을 산화시켜 산화막을 형성하는 단계;
    상기 산화막을 NF3가스를 이용한 플라즈마 처리를 진행하고, 이로인하여 얇고 들뜬 상태의 잔류 산화막이 형성되는 단계; 및
    황산 세정을 실시한 후, 상기 트렌치가 충분히 매립되도록 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 산화막은 200 내지 300Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  3. 제 1 항에 있어서,
    상기 잔류 산화막은 50 내지 100Å 두께인 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  4. 제 1 항에 있어서,
    상기 절연막은 O3-TEOS 산화막이나 고밀도 플라즈마를 이용한 산화막인 것을 특징으로 하는 소자 분리막 형성 방법.
KR1019990025765A 1999-06-30 1999-06-30 반도체 소자의 소자 분리막 형성 방법 KR20010004986A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025765A KR20010004986A (ko) 1999-06-30 1999-06-30 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025765A KR20010004986A (ko) 1999-06-30 1999-06-30 반도체 소자의 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR20010004986A true KR20010004986A (ko) 2001-01-15

Family

ID=19597686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025765A KR20010004986A (ko) 1999-06-30 1999-06-30 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR20010004986A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681212B1 (ko) * 2005-06-29 2007-02-09 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681212B1 (ko) * 2005-06-29 2007-02-09 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법

Similar Documents

Publication Publication Date Title
JPS6340337A (ja) 集積回路分離法
KR100248888B1 (ko) 트랜치 격리의 형성 방법
KR100315441B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US20080242046A1 (en) Method on Forming an Isolation Film or a Semiconductor Device
KR20040103015A (ko) 반도체 소자의 소자분리막 형성방법
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
CN100477154C (zh) 浅沟槽隔离结构的制造方法
KR20020078815A (ko) 덴트 없는 트렌치 격리 형성 방법
KR20010004986A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100327604B1 (ko) 트렌치 격리영역 형성방법
KR100895824B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101127033B1 (ko) 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법
KR20070058122A (ko) 반도체 소자의 소자분리막 형성방법
KR100875346B1 (ko) 셀로우 트렌치 소자분리막의 제조방법
KR100546752B1 (ko) 반도체 소자의 필드산화막 형성방법
KR20010108828A (ko) 반도체 장치의 소자 분리막 형성방법
KR100376875B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100595858B1 (ko) 반도체 소자 제조방법
KR100826776B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20020042034A (ko) 반도체 소자의 소자분리막 형성방법
KR20040058798A (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990021358A (ko) 반도체 소자의 소자 분리방법
TWI257653B (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
KR100806793B1 (ko) 반도체 소자의 제조 방법
KR20010001762A (ko) 반도체 소자의 얕은 트렌치 소자 분리 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination