KR20010004286A - 반도체 소자의 캐패시터 제조 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 캐패시터의 유전체막으로 Ta₂O₅막을 형성하고 600∼700℃의 온도에서 질소 가스와 산소 가스를 사용한 급속 열처리 공정으로 Ta₂O₅막을 결정화시킨 후 오존 플라즈마 처리를 실시하므로써 Ta₂O₅막과 하부 전극과의 계면 반응을 최대한 줄여 Ta₂O₅막내에 존재하는 탄소를 제거하고 산소 공핍을 억제하여 캐패시터의 누설 전류 특성을 개선할 수 있다.

Description

반도체 소자의 캐패시터 제조 방법{Method of manufacturing a capacitor in a semiconductor device}

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 캐피시터의 유전체막으로 사용되는 Ta₂O₅막과 하부 전극과의 계면 반응을 최대한 줄여 Ta₂O₅막내에 존재하는 탄소를 제거하고 산소 공핍을 억제하므로써 캐패시터의 누설 전류 특성을 개선할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.

탄탈륨산화막(Ta₂O₅)은 기존의 DRAM 제조 공정에서 캐패시터의 유전체막으로 사용되는 ONO막(Oxide-Nitride-Oxide)보다 유전율이 5배 정도 더 크므로 1G 이상의 고집적도가 요구되는 DRAM 제조 공정에서 캐패시터의 유전체막 물질로 각광받고 있다. 특히 Ta₂O₅는 CVD 공정을 사용하여 높은 스텝커버러지를 얻을 수 있고, 후속 열처리 공정에 의해 유전 특성이 좋고 누설 전류가 작은 막으로 구현될 수 있다.

종래 Ta₂O₅막을 유전체막으로 사용하는 캐패시터의 하부 전극은 일반적으로 급속 열질화 공정으로 표면 처리된 폴리실리콘막을 사용한다. 그러나 소자가 고집적화될수록 안정된 소자의 동작을 위해 필요한 셀당 캐패시턴스는 변화되지 않지만 캐패시터 셀 사이즈는 점점 감소하게 된다. 따라서, 유효 산화막의 두께인 30Å 정도의 폴리실리콘막을 하부 전극으로 사용하는 Ta₂O₅막을 유전체막으로 사용하는 캐패시터의 구조는 한계에 도달하게 된다. 이러한 문제를 해결하기 위해 금속으로 하부 전극을 형성하여 산화막의 두께를 줄이는 방법이 시도되고 있다. 하지만 금속 하부 전극을 도입할 경우 Ta₂O₅막과 금속 하부 전극의 계면 반응을 최대한 억제하면서 Ta₂O₅막내에 존재하는 탄소를 제거하고 산소 공핍을 억제해야지만 누설 전류를 낮출 수 있다. 이 때문에 낮은 온도에서 산소 가스를 사용하여 급속 열처리 공정을 실시하거나 플라즈마를 여기시켜 Ta₂O₅막을 처리하는 공정을 실시하여야만 한다.

따라서, 본 발명은 Ta₂O₅와 금속 하부 전극과의 계면 반응을 최대한 줄이면서 Ta₂O₅막내에 존재하는 탄소를 제거하고 산소 공핍을 억제하여 Ta₂O₅캐패시터의 누설 전류 특성을 확보할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명은 반도체 소자의 캐패시터 제조 방법에 있어서, 소정의 구조가 형성된 반도체 기판 상부에 하부 전극을 형성하는 단계와, 상기 하부 전극 상부에 Ta₂O₅막을 형성하는 단계와, 상기 Ta₂O₅막에 질소 및 산소 가스 분위기에서 급속 열처리 공정을 실시하여 상기 Ta₂O₅막을 결정화시킨 후 오존 플라즈마 처리를 실시하는 단계와, 상기 Ta₂O₅막 상부에 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도.

〈도면의 주요 부분에 대한 부호의 설명〉

11 : 반도체 기판 12 : 폴리실리콘막

13 : 제 1 TiN막 14 : 텅스텐막

15 : Ta₂O₅막 16 : 제 2 TiN막

첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도이다.

도 1(a)를 참조하면, 소정의 공정을 통해 게이트, 소오스, 드레인 및 비트라인등이 형성되고, 이들과 상부에 형성될 구조를 절연시키기 위한 층간 절연막이 형성된 반도체 기판(11) 상부에 폴리실리콘막(12)을 형성한다. 폴리실리콘막(12)의 표면을 HF 또는 BOE로 식각하여 자연 산화막을 제거한 후 폴리실리콘막(12) 상부에 제 1 TiN막(13)을 100∼200Å의 두께로 형성하고, 그 상부에 텅스텐막(14)을 100∼500Å의 두께로 형성하여 하부 전극을 형성한다. 텅스텐막(14) 상부에 Ta₂O₅막(15)을 형성한다. Ta₂O₅막(15)은 액상인 탄탈륨 에칠레이트(Ta(OC₂H₅)₅)를 170∼190℃의 온도로 유지되는 기화기안에서 기상 상태로 만들고, 이 기상 상태의 탄탈륨 에칠레이트와 반응 가스로 10∼1000sccm의 산소를 0.1∼1.2Torr의 압력을 유지하는 반응로내에 유입시켜 350∼450℃로 가열된 웨이퍼에 증착한다.

도 1(b)는 질소(N₂) 및 산소(O₂) 가스 분위기에서 열처리 공정을 실시하여 Ta₂O₅막(15)을 결정화시키고, 오존(O₃) 가스를 플라즈마 상태로 여기시켜 Ta₂O₅막(15)을 처리하는 상태의 단면도이다. Ta₂O₅막(15)을 결정화시키기 위한 열처리 공정은 600∼700℃에서 질소 가스와 산소 가스의 혼합량을 1∼10slm 정도 유입시키고 30∼60초간 급속 열처리 공정으로 실시한다. 이때, 질소 가스의 양이 산소 가스의 양보다 많아야 하는데, 예를들어 질소 와 산소의 비율이 50∼90%:10∼50% 정도 되도록 한다. 질소 가스와 산소 가스를 함께 사용하는 이유는 산소 가스만을 사용할 경우 산소에 의한 하부 전극의 산화를 방지하기 위함이다. 또한, 오존 플라즈마 처리 방법은 다음과 같다. 챔버내의 압력을 10∼900Torr로 유지하고, 서브 히터의 온도를 300∼400℃로 유지한 상태에서 고주파 전력을 50∼400W로 인가한다. 이때, 고주파 전력을 인가할 때 서브 히터를 그라운드로 하고 샤워 히터를 전극으로 한다. 또한, 오존 플라즈마 처리 시간은 1분∼20분 정도로 하고, 이때, 오존의 농도는 10000∼20000ppm으로 한다.

도 1(c)는 Ta₂O₅막(15) 상부에 제 2 TiN막(16)을 600∼700℃의 온도에서 100∼500Å의 두께로 형성한 상태의 단면도이다. 이후 상부 전극을 형성하여 캐패시터의 제조를 완료한다.

상술한 바와 같이 본 발명에 의하면 캐패시터의 유전체막으로 Ta₂O₅막을 형성하고 600∼700℃의 온도에서 질소 가스와 산소 가스를 사용한 급속 열처리 공정으로 Ta₂O₅막을 결정화시킨 후 오존 플라즈마 처리를 실시하므로써 Ta₂O₅막과 하부 전극과의 계면 반응을 최대한 줄여 Ta₂O₅막내에 존재하는 탄소를 제거하고 산소 공핍을 억제하여 캐패시터의 누설 전류 특성을 개선할 수 있다.

Claims (8)

1. 반도체 소자의 캐패시터 제조 방법에 있어서,

   소정의 구조가 형성된 반도체 기판 상부에 하부 전극을 형성하는 단계와,

   상기 하부 전극 상부에 Ta₂O₅막을 형성하는 단계와,

   상기 Ta₂O₅막에 질소 및 산소 가스 분위기에서 급속 열처리 공정을 실시하여 상기 Ta₂O₅막을 결정화시킨 후 오존 플라즈마 처리를 실시하는 단계와,

   상기 Ta₂O₅막 상부에 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
2. 제 1 항에 있어서, 상기 하부 전극은 폴리실리콘막, TiN막 및 텅스텐막의 적층 구조인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
3. 제 1 항에 있어서, 상기 급속 열처리 공정은 600 내지 700℃의 온도에서 30 내지 60초간 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
4. 제 1 항에 있어서, 상기 질소 가스와 산소 가스의 혼합량은 1 내지 10slm인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
5. 제 1 항에 있어서, 상기 질소 가스와 산소 가스의 비율은 50 내지 90% : 10 내지 50%인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
6. 제 1 항에 있어서, 상기 오존 플라즈마 처리는 챔버내의 압력을 10 내지 900Torr로 유지하고, 서브 히터의 온도를 300 내지 400℃로 유지한 상태에서 고주파 전력을 50 내지 400W로 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
7. 제 1 항에 있어서, 상기 오존 플라즈마 처리는 1분 내지 20분 동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
8. 제 1 항에 있어서, 상기 오존 플라즈마 처리시의 오존 농도는 10000 내지 20000ppm인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.