KR20010003753A - Capacitor of semiconductor device and method of forming the same - Google Patents

Capacitor of semiconductor device and method of forming the same Download PDF

Info

Publication number
KR20010003753A
KR20010003753A KR1019990024184A KR19990024184A KR20010003753A KR 20010003753 A KR20010003753 A KR 20010003753A KR 1019990024184 A KR1019990024184 A KR 1019990024184A KR 19990024184 A KR19990024184 A KR 19990024184A KR 20010003753 A KR20010003753 A KR 20010003753A
Authority
KR
South Korea
Prior art keywords
electrodes
forming
electrode
inner cylinder
hollow
Prior art date
Application number
KR1019990024184A
Other languages
Korean (ko)
Inventor
우성수
문승찬
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990024184A priority Critical patent/KR20010003753A/en
Publication of KR20010003753A publication Critical patent/KR20010003753A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A capacitor of a semiconductor device is provided to effectively increase a surface area of a storage electrode while preventing problems arising from a step difference, by forming the storage electrode with a plurality of cavity-type cylinders within a limited height. CONSTITUTION: A capacitor of a semiconductor device comprises the first and second cavity-type external cylindrical electrodes(12A,12B) and the first and second storage electrodes(100A,100B). The first and second cavity-type external cylindrical electrodes are separated from each other. The first and second storage electrodes further comprise the first and second cavity-type internal cylindrical electrodes(15A,15B) which are respectively established inside the first and second cavity-type external cylindrical electrodes while separated from the first and second cavity-type external cylindrical electrodes by a predetermined interval.

Description

반도체 소자의 캐패시터 및 그의 형성방법{Capacitor of semiconductor device and method of forming the same}Capacitor of semiconductor device and method of forming the same {Capacitor of semiconductor device and method of forming the same}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 고집적화에 따른 캐패시터 용량을 충분히 확보할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a capacitor of a semiconductor device capable of sufficiently securing a capacitor capacity due to high integration.

메모리 소자의 집적도가 증가됨에 따라, 셀면적 및 셀 사이의 간격은 축소되는 반면, 캐패시터는 일정용량을 보유해야 하기 때문에, 좁은 면적에 큰 용량을 가지는 캐패시터가 요구된다. 이러한 캐패시터 용량을 확보하기 위하여, 실린더(cylinder) 또는 중공(中空)형 실린더 구조로 스토리지 전극을 형성하였다. 또한, 상기한 구조의 스토리지 전극 표면에 MPS막(Mopological Poly Silicon)을 표면적을 더욱더 증대시켰다.As the degree of integration of memory elements increases, the cell area and the spacing between cells decrease, while the capacitors must have a certain capacity, so a capacitor having a large capacity in a small area is required. In order to secure such a capacitor capacity, the storage electrode is formed in a cylinder or hollow cylinder structure. In addition, the surface area of the MPS film (Mopological Poly Silicon) was further increased on the surface of the storage electrode having the above-described structure.

그러나, 상기한 구조의 스토리지 전극은 고집적화에 따른 캐패시터 용량 확보를 위하여 캐패시터의 높이를 증가시켜야 하기 때문에 단차발생으로 인한 공정마진이 감소되는 문제가 있을 뿐만 아니라, 중공형 실린더 구조의 스토리지 전극의 경우에는 실린더 상단부 에지의 프로파일이 균일하지 못하여 누설전류가 발생될 뿐만 아니라 후속 공정시 붕괴되는 문제가 있다. 따라서, 상기한 구조의 스토리지 전극을 형성하기 위해서는 높이제한이 때르기 때문에, 고집적화에 따른 캐패시터 용량을 확보하는데에는 한계가 있다.However, since the storage electrode of the above structure has to increase the height of the capacitor in order to secure the capacitor capacity due to high integration, there is a problem in that the process margin due to the step difference is reduced, and the storage electrode of the hollow cylinder structure The profile of the upper edge of the cylinder is not uniform, not only causes leakage current but also collapses in a subsequent process. Therefore, since the height limit is hard to form the storage electrode of the above structure, there is a limit in securing the capacitor capacity due to the high integration.

또한, 상기한 구조의 스토리지 전극에 MPS막을 적용하게 되면, MPS막이 쉽게 떨어져서 파티클이 발생될 뿐만 아니라 스토리지 전극 사이의 브리지를 유발할 확률이 높아지게 된다.In addition, when the MPS film is applied to the storage electrode having the above-described structure, the MPS film is easily dropped and particles are generated, and the probability of causing a bridge between the storage electrodes is increased.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 제한된 높이에서 고집적화에 대응하는 충분한 캐패시터 용량을 확보할 수 있는 반도체 소자의 캐패시터 및 그의 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a capacitor and a method for forming the semiconductor device capable of securing a sufficient capacitor capacity corresponding to high integration at a limited height.

도 1은 본 발명의 실시예에 따른 반도체 소자의 캐패시터의 스토리지 전극은 나타낸 평면도.1 is a plan view showing a storage electrode of a capacitor of a semiconductor device according to an embodiment of the present invention.

도 2a 내지 도 2i는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 단면도.2A to 2I are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

10 : 반도체 기판 11 : 층간절연막10 semiconductor substrate 11 interlayer insulating film

12, 15, 17 : 제 1 내지 제 3 폴리실리콘막12, 15, and 17: first to third polysilicon films

12A, 12B : 제 1 및 제 2 중공형 외부 실린더 전극12A, 12B: first and second hollow outer cylinder electrodes

15A, 15B : 제 1 및 제 2 중공형 내부 실린더 전극15A, 15B: first and second hollow inner cylinder electrodes

17A, 17B : 제 1 및 제 2 실린더 전극17A, 17B: first and second cylinder electrodes

18A, 18B : 제 1 및 제 2 연결전극18A, 18B: first and second connection electrodes

13A, 13B : 제 1 및 제 2 트렌치13A, 13B: first and second trench

14, 16 : 제 1 및 제 2 산화막 18 : 제 4 폴리실리콘막 패턴14, 16: first and second oxide films 18: fourth polysilicon film pattern

100A, 100B : 제 1 및 제 2 스토리지 전극100A, 100B: first and second storage electrodes

19/20 : MPS막/유전막 21 : 플레이트 전극19/20 MPS film / dielectric film 21 plate electrode

상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 캐패시터의 스토리지 전극은 서로 이격되어 배치된 제 1 및 제 2 중공형 외부 실린더 전극과, 제 1 및 제 2 중공형 외부 실린더 전극과 소정간격 이격되어 상기 제 1 및 제 2 중공형 외부 실린더 전극 내부에 각각 배치된 적어도 하나 이상의 제 1 및 제 2 중공형 내부 실린더 전극과, 제 1 및 제 2 중공형 내부 실린더 전극과 소정간격 이격되어 제 1 및 제 2 중공형 내부 실린더 중앙에 각각 배치된 제 1 및 제 2 실린더와, 제 1 중공형 외부 및 내부 실린더 전극과 상기 제 1 실린더를 서로 연결시키는 제 1 연결전극과, 제 2 중공형 외부 및 내부 실린더 전극과 상기 제 2 실린더를 서로 연결시키는 제 2 연결전극을 포함한다.In order to achieve the above object of the present invention, the storage electrode of the capacitor of the semiconductor device according to the present invention, the first and second hollow outer cylinder electrode and spaced apart from each other, the first and second hollow outer cylinder electrode At least one first and second hollow inner cylinder electrodes disposed in the first and second hollow outer cylinder electrodes, respectively, and spaced apart from the first and second hollow inner cylinder electrodes, and spaced apart from the first and second hollow inner cylinder electrodes. First and second cylinders disposed at the centers of the first and second hollow inner cylinders, respectively; first connecting electrodes connecting the first hollow outer and inner cylinder electrodes and the first cylinder to each other; And a second connection electrode connecting the outer and inner cylinder electrodes and the second cylinder to each other.

또한, 본 발명에 따른 반도체 소자의 캐패시터 형성방법은 층간절연막이 형성된 반도체 기판 상에 제 1 폴리실리콘막 형성하는 단계; 제 1 폴리실리콘막을 소정 깊이만큼 식각하여 제 1 및 제 1 트렌치를 형성하는 단계; 제 1 및 제 2 트렌치가 형성된 상기 제 1 폴리실리콘막 표면에 제 1 산화막, 제 2 폴리실리콘막, 제 2 산화막 및 제 3 폴리실리콘막을 순차적으로 형성하는 단계; 제 1 및 제 2 트렌치 상단의 제 1 폴리실리콘막의 표면이 노출되도록 상기 제 3 폴리실리콘막, 제 2 산화막, 제 2 폴리실리콘막 및 제 1 산화막을 전면식각하여 서로 절연된 제 1 및 제 2 중공형 내부 실린더 전극과 제 1 및 제 2 중공형 내부 실린더 전극의 중앙에 각각 배치된 제 1 및 제 2 실린더 전극을 형성하는 단계; 제 1 및 제 2 중공형 내부 실린더 전극과 제 1 및 제 2 실린더 전극 및 제 1 및 제 2 산화막의 일부 상에 제 4 폴리실리콘막 패턴을 형성하는 단계; 제 1 및 제 2 중공형 내부 실린더 전극 양 측의 상기 제 4 폴리실리콘막 패턴 및 제 1 폴리실리콘막을 상기 층간절연막이 노출되도록 식각하여, 제 1 및 제 2 중공형 내부 실린더 전극을 각각 둘러싸는 제 1 및 제 2 중공형 외부 실린더 전극을 형성함과 동시에 상기 제 1 중공형 외부 및 내부 실린더 전극과 제 1 실린더 전극을 연결시키는 제 1 연결전극 및 제 2 중공형 외부 및 내부 실린더 전극과 제 2 실린더 전극을 연결시키는 제 2 연결전극을 형성하는 단계; 제 1 및 제 2 산화막을 제거하여 제 1 및 제 2 스토리지 전극을 형성하는 단계; 제 1 및 제 2 스토리지 전극의 표면 상에 MPS막을 형성하는 단계; MPS막 상부에 유전막을 형성하는 단계; 및 기판 전면에 플레이트 전극을 형성하는 단계를 포함한다.In addition, the method of forming a capacitor of a semiconductor device according to the present invention comprises the steps of: forming a first polysilicon film on a semiconductor substrate on which an interlayer insulating film is formed; Etching the first polysilicon film by a predetermined depth to form first and first trenches; Sequentially forming a first oxide film, a second polysilicon film, a second oxide film, and a third polysilicon film on a surface of the first polysilicon film on which first and second trenches are formed; The first and second hollows insulated from each other by etching the third polysilicon film, the second oxide film, the second polysilicon film, and the first oxide film so that the surfaces of the first polysilicon films on the first and second trenches are exposed. Forming first and second cylinder electrodes disposed at the centers of the mold inner cylinder electrode and the first and second hollow inner cylinder electrodes, respectively; Forming a fourth polysilicon film pattern on the first and second hollow inner cylinder electrodes, the first and second cylinder electrodes, and a portion of the first and second oxide films; Etching the fourth polysilicon layer pattern and the first polysilicon layer on both sides of the first and second hollow inner cylinder electrodes to expose the interlayer insulating layer, thereby surrounding the first and second hollow inner cylinder electrodes, respectively; A first connecting electrode and a second hollow outer and inner cylinder electrode and a second cylinder connecting the first hollow outer and inner cylinder electrodes and the first cylinder electrode simultaneously with forming a first and a second hollow outer cylinder electrode; Forming a second connection electrode connecting the electrodes; Removing the first and second oxide films to form first and second storage electrodes; Forming an MPS film on surfaces of the first and second storage electrodes; Forming a dielectric film on the MPS film; And forming a plate electrode on the front surface of the substrate.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도 1은 본 발명의 실시예에 따른 반도체 소자의 캐패시터의 스토리지 전극을 나타낸 평면도이고, 도 2a 내지 도 2i는 상기한 스토리지 전극을 적용한 반도체 소자의 캐패시터 형성방법을 설명하기 위한 단면도로서, 도 1의 Ⅱ-Ⅱ' 선에 따른 단면도이다.1 is a plan view illustrating a storage electrode of a capacitor of a semiconductor device according to an exemplary embodiment of the present invention, and FIGS. 2A to 2I are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device to which the storage electrode is applied. It is sectional drawing along the II-II 'line | wire.

도 1에 도시된 바와 같이, 본 발명에 따른 캐패시터의 제 1 및 제 2 스토리지 전극(100A, 100B)은 서로 이격되어 배치된 제 1 및 제 2 중공형 외부 실린더 전극(12A, 12B)과, 중공형 외부 실린더 전극(12A, 12B)과 소정간격 이격되어 제 1 및 제 2 중공형 외부 실린더 전극(12A, 12B) 내부에 각각 배치된 적어도 하나 이상의 제 1 및 제 2 중공형 내부 실린더 전극(15A, 15B)을 포함한다. 즉, 본 실시예에서는 하나의 중공형 내부 실린더 전극(15A, 15B)을 구비한 경우를 나타낸다. 또한, 제 1 및 제 2 중공형 내부 실린더 전극(15A, 15B)의 중앙에는 제 1 및 제 2 중공형 내부 실린더 전극(15A, 15B)과 소정 간격 이격되어 제 1 및 제 2 실린더 전극(17A, 17B)이 각각 배치되고, 제 1 및 제 2 실린더 전극들(12A, 15A, 17A, 12B, 15B, 17B)의 상단 일부에는 이들을 연결하기 위한 제 1 및 제 2 연결전극(18)이 각각 배치된다.As shown in FIG. 1, the first and second storage electrodes 100A and 100B of the capacitor according to the present invention are arranged with the first and second hollow outer cylinder electrodes 12A and 12B spaced apart from each other. At least one first and second hollow inner cylinder electrodes 15A disposed in the first and second hollow outer cylinder electrodes 12A and 12B, respectively, and spaced apart from the outer cylinder electrodes 12A and 12B by a predetermined distance. 15B). That is, this embodiment shows a case where one hollow inner cylinder electrode 15A, 15B is provided. In addition, the centers of the first and second hollow inner cylinder electrodes 15A and 15B are spaced apart from the first and second hollow inner cylinder electrodes 15A and 15B by a predetermined distance, and the first and second cylinder electrodes 17A, 17B) are disposed respectively, and first and second connection electrodes 18 for connecting them are disposed at upper portions of the first and second cylinder electrodes 12A, 15A, 17A, 12B, 15B, and 17B, respectively. .

이어서, 상기한 구조의 스토리지 전극 형성방법을 도 2a 내지 도 2i를 참조하여 설명한다.Next, a method of forming a storage electrode having the above-described structure will be described with reference to FIGS. 2A to 2I.

도 2a를 참조하면, 층간절연막(11)이 형성된 반도체 기판(10) 상에 제 1 폴리실리콘막(12)을 형성한다. 여기서, 층간절연막(11)은 기판(10)의 일부를 노출시키는 캐패시터용 콘택홀(미도시)을 구비하고, 제 1 폴리실리콘막(12)은 콘택홀을 통하여 기판(10)과 콘택된다. 그리고 나서, 제 1 폴리실리콘막(12)을 소정 깊이만큼 식각하여 도 2b에 도시된 바와 같이 제 1 및 제 2 트렌치(13A, 13B)를 형성한다.Referring to FIG. 2A, a first polysilicon film 12 is formed on the semiconductor substrate 10 on which the interlayer insulating film 11 is formed. Here, the interlayer insulating film 11 is provided with a capacitor contact hole (not shown) for exposing a portion of the substrate 10, the first polysilicon film 12 is in contact with the substrate 10 through the contact hole. Then, the first polysilicon film 12 is etched to a predetermined depth to form the first and second trenches 13A and 13B as shown in FIG. 2B.

도 2c를 참조하면, 제 1 및 제 2 트렌치(13A, 13B)가 형성된 제 1 폴리실리콘막(12)의 표면 상에 제 1 산화막(14)을 형성하고, 그 상부에 제 2 폴리실리콘막 (15)을 형성한다. 그런 다음, 도 2d에 도시된 바와 같이, 제 2 폴리실리콘막(15) 상부에 제 2 산화막(16) 및 제 3 폴리실리콘막(17)을 순차적으로 형성하고, 도 2e에 도시된 바와 같이, 제 1 및 제 2 트렌치(13A, 13B; 도 2b 참조) 상단의 제 1 폴리실리콘막(12)의 표면이 노출되도록 제 3 폴리실리콘막(17), 제 2 산화막(16), 제 2 폴리실리콘막(15), 제 1 산화막(14)을 화학기계연마(Chemical Mechanical Polishing; CMP)로 전면식각하여, 서로 절연된 제 1 및 제 2 중공형 내부 실린더 전극(15A, 15B)과 제 1 및 제 2 중공형 내부 실린더 전극(15A)의 중앙에 배치된 제 1 및 제 2 실린더 전극(17A, 17B)을 각각 형성한다.Referring to FIG. 2C, the first oxide film 14 is formed on the surface of the first polysilicon film 12 having the first and second trenches 13A and 13B formed thereon, and the second polysilicon film ( 15). Then, as shown in FIG. 2D, the second oxide film 16 and the third polysilicon film 17 are sequentially formed on the second polysilicon film 15, and as shown in FIG. 2E. The third polysilicon film 17, the second oxide film 16, and the second polysilicon to expose the surface of the first polysilicon film 12 on the first and second trenches 13A and 13B (see FIG. 2B). The film 15 and the first oxide film 14 are etched by chemical mechanical polishing (CMP) so that the first and second hollow inner cylinder electrodes 15A, 15B and the first and the first insulating films are insulated from each other. The first and second cylinder electrodes 17A, 17B disposed in the center of the two hollow inner cylinder electrodes 15A are formed, respectively.

도 2f를 참조하면, 도 2e의 구조 상에 제 4 폴리실리콘막을 증착하고 패터닝하여, 제 1 및 제 2 중공형 내부 실린더 전극(15A, 15B)과, 제 1 및 제 2 실린더 전극(17A, 17B) 및 제 1 및 제 2 산화막(14, 16)의 일부 상에 제 4 폴리실리콘막 패턴(18)을 형성한다. 도 2g를 참조하면, 제 1 및 제 2 중공형 내부 실린더 전극(15A, 15B) 양 측의 제 4 폴리실리콘막 패턴(18) 및 제 1 폴리실리콘막(12)을 층간절연막(11)이 노출되도록 식각하여, 제 1 및 제 2 중공형 내부 실린더 전극(15A, 15B)을 둘러싸는 제 1 및 제 2 중공형 외부 실린더 전극(12A, 12B)를 형성함과 동시에 제 1 중공형 외부 및 내부 실린더 전극(12A, 15A)과 제 1 실린더 전극(17A)을 연결시키는 제 1 연결전극(18A) 및 제 2 중공형 외부 및 내부 실린더 전극(12B, 5B)과 제 2 실린더 전극(17B)을 연결시키는 제 2 연결전극(18B)을 형성한다.Referring to FIG. 2F, a fourth polysilicon film is deposited and patterned on the structure of FIG. 2E to form the first and second hollow inner cylinder electrodes 15A and 15B and the first and second cylinder electrodes 17A and 17B. ) And a fourth polysilicon film pattern 18 on portions of the first and second oxide films 14 and 16. Referring to FIG. 2G, the interlayer insulating film 11 exposes the fourth polysilicon film pattern 18 and the first polysilicon film 12 on both sides of the first and second hollow inner cylinder electrodes 15A and 15B. Etched so as to form the first and second hollow outer cylinder electrodes 12A, 12B surrounding the first and second hollow inner cylinder electrodes 15A, 15B and simultaneously with the first hollow outer and inner cylinders. The first connecting electrode 18A connecting the electrodes 12A and 15A and the first cylinder electrode 17A and the second hollow outer and inner cylinder electrodes 12B and 5B to the second cylinder electrode 17B are connected. The second connection electrode 18B is formed.

도 2h에 도시된 바와 같이, 제 1 및 제 2 산화막(14, 16)을 제거하여 제 1 및 제 2 스토리지 전극(100A, 100B)을 형성한다.As shown in FIG. 2H, the first and second oxide layers 14 and 16 are removed to form the first and second storage electrodes 100A and 100B.

그 후, 상기한 제 1 및 제 2 스토리지 전극(100A, 100B)의 표면적을 증대시키기 위하여, 도 2i에 도시된 바와 같이, 제 1 및 제 2 스토리지 전극(100A, 100B)의 표면 상에 MPS막(19)을 형성하고 그 상부에 유전막(20)을 형성한 후, 기판 전면에 플레이트 전극(21)을 형성한다.Thereafter, in order to increase the surface areas of the first and second storage electrodes 100A and 100B, an MPS film is formed on the surfaces of the first and second storage electrodes 100A and 100B, as shown in FIG. 2I. (19) is formed and the dielectric film 20 is formed thereon, and then the plate electrode 21 is formed on the entire surface of the substrate.

상기한 본 발명에 의하면, 스토리지 전극의 높이를 증가시키는 것 없이, 제한된 높이내에서 스토리지 전극을 다수개의 중공형 실린더로 구성하기 때문에, 단차로 인한 문제를 방지하면서 스토리지 전극의 표면적을 효과적으로 증가시킬 수 있다.According to the present invention described above, since the storage electrode is composed of a plurality of hollow cylinders within a limited height without increasing the height of the storage electrode, it is possible to effectively increase the surface area of the storage electrode while preventing problems due to the step difference. have.

또한, 제한된 높이내에서 MPS막을 적용하여, 종래와 같은 파티클 발생 및 스토리지 전극 사이의 브리지 발생을 방지하면서, 스토리지 전극의 표면적을 극대화시킬 수 있다.In addition, by applying the MPS film within a limited height, it is possible to maximize the surface area of the storage electrode while preventing particle generation and bridge generation between the storage electrodes as in the prior art.

결과로서, 고집적화에 따른 캐패시터 용량을 충분히 확보할 수 있게 된다.As a result, it is possible to sufficiently secure the capacitor capacity due to the high integration.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.

Claims (4)

서로 이격되어 배치된 제 1 및 제 2 중공형 외부 실린더 전극과,First and second hollow outer cylinder electrodes spaced apart from each other, 상기 제 1 및 제 2 중공형 외부 실린더 전극과 소정간격 이격되어 상기 제 1 및 제 2 중공형 외부 실린더 전극 내부에 각각 배치된 적어도 하나 이상의 제 1 및 제 2 중공형 내부 실린더 전극을 구비한 제 1 및 제 2 스토리지 전극을 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터.A first having at least one first and second hollow inner cylinder electrodes spaced apart from the first and second hollow outer cylinder electrodes at predetermined intervals and disposed inside the first and second hollow outer cylinder electrodes, respectively; And a second storage electrode. 제 1 항에 있어서, 상기 제 1 및 제 2 스토리지 전극은 상기 제 1 및 제 2 중공형 내부 실린더 전극과 소정간격 이격되어 상기 제 1 및 제 2 중공형 내부 실린더 중앙에 각각 배치된 제 1 및 제 2 실린더와,The first and second storage electrodes of claim 1, wherein the first and second storage electrodes are disposed at the centers of the first and second hollow inner cylinders, respectively, and spaced apart from the first and second hollow inner cylinder electrodes. With two cylinders, 상기 제 1 중공형 외부 및 내부 실린더 전극과 상기 제 1 실린더를 서로 연결시키는 제 1 연결전극과, 상기 제 2 중공형 외부 및 내부 실린더 전극과 상기 제 2 실린더를 서로 연결시키는 제 2 연결전극을 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터.And a first connection electrode connecting the first hollow outer and inner cylinder electrodes and the first cylinder to each other, and a second connection electrode connecting the second hollow outer and inner cylinder electrodes and the second cylinder to each other. Capacitor for a semiconductor device comprising a. 층간절연막이 형성된 반도체 기판 상에 제 1 폴리실리콘막 형성하는 단계;Forming a first polysilicon film on a semiconductor substrate on which an interlayer insulating film is formed; 상기 제 1 폴리실리콘막을 소정 깊이만큼 식각하여 제 1 및 제 1 트렌치를 형성하는 단계;Etching the first polysilicon layer to a predetermined depth to form first and first trenches; 상기 제 1 및 제 2 트렌치가 형성된 상기 제 1 폴리실리콘막 표면에 제 1 산화막, 제 2 폴리실리콘막, 제 2 산화막 및 제 3 폴리실리콘막을 순차적으로 형성하는 단계;Sequentially forming a first oxide film, a second polysilicon film, a second oxide film, and a third polysilicon film on a surface of the first polysilicon film on which the first and second trenches are formed; 상기 제 1 및 제 2 트렌치 상단의 제 1 폴리실리콘막의 표면이 노출되도록 상기 제 3 폴리실리콘막, 제 2 산화막, 제 2 폴리실리콘막 및 제 1 산화막을 전면식각하여 서로 절연된 제 1 및 제 2 중공형 내부 실린더 전극과 제 1 및 제 2 중공형 내부 실린더 전극의 중앙에 각각 배치된 제 1 및 제 2 실린더 전극을 형성하는 단계;The first and second insulating layers are insulated from each other by etching the third polysilicon layer, the second oxide layer, the second polysilicon layer, and the first oxide layer so that the surfaces of the first polysilicon layers on the first and second trenches are exposed. Forming first and second cylinder electrodes disposed in the center of the hollow inner cylinder electrode and the first and second hollow inner cylinder electrodes, respectively; 상기 제 1 및 제 2 중공형 내부 실린더 전극과 제 1 및 제 2 실린더 전극 및 제 1 및 제 2 산화막의 일부 상에 제 4 폴리실리콘막 패턴을 형성하는 단계;Forming a fourth polysilicon film pattern on a portion of the first and second hollow inner cylinder electrodes, the first and second cylinder electrodes, and the first and second oxide films; 상기 제 1 및 제 2 중공형 내부 실린더 전극 양 측의 상기 제 4 폴리실리콘막 패턴 및 상기 제 1 폴리실리콘막을 상기 층간절연막이 노출되도록 식각하여, 제 1 및 제 2 중공형 내부 실린더 전극을 각각 둘러싸는 제 1 및 제 2 중공형 외부 실린더 전극을 형성함과 동시에 상기 제 1 중공형 외부 및 내부 실린더 전극과 제 1 실린더 전극을 연결시키는 제 1 연결전극 및 제 2 중공형 외부 및 내부 실린더 전극과 제 2 실린더 전극을 연결시키는 제 2 연결전극을 형성하는 단계; 및The fourth polysilicon layer pattern and the first polysilicon layer on both sides of the first and second hollow inner cylinder electrodes are etched to expose the interlayer insulating layer, thereby surrounding the first and second hollow inner cylinder electrodes, respectively. The first connection electrode and the second hollow outer and inner cylinder electrode and the first connecting electrode for connecting the first hollow outer and inner cylinder electrode and the first cylinder electrode at the same time forming the first and second hollow outer cylinder electrode Forming a second connecting electrode connecting the two cylinder electrodes; And 상기 제 1 및 제 2 산화막을 제거하여 제 1 및 제 2 스토리지 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.Forming the first and second storage electrodes by removing the first and second oxide films. 제 3 항에 있어서, 상기 제 1 및 제 2 스토리지 전극의 표면 상에 MPS막을 형성하는 단계;4. The method of claim 3, further comprising: forming an MPS film on surfaces of the first and second storage electrodes; 상기 MPS막 상부에 유전막을 형성하는 단계; 및Forming a dielectric layer on the MPS layer; And 상기 기판 전면에 플레이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And forming a plate electrode on the front surface of the substrate.
KR1019990024184A 1999-06-25 1999-06-25 Capacitor of semiconductor device and method of forming the same KR20010003753A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024184A KR20010003753A (en) 1999-06-25 1999-06-25 Capacitor of semiconductor device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024184A KR20010003753A (en) 1999-06-25 1999-06-25 Capacitor of semiconductor device and method of forming the same

Publications (1)

Publication Number Publication Date
KR20010003753A true KR20010003753A (en) 2001-01-15

Family

ID=19595237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024184A KR20010003753A (en) 1999-06-25 1999-06-25 Capacitor of semiconductor device and method of forming the same

Country Status (1)

Country Link
KR (1) KR20010003753A (en)

Similar Documents

Publication Publication Date Title
JPH07283376A (en) Manufacture of capacitor for semiconductor memory device
KR960011652B1 (en) Stack capacitor and the method
US6207496B1 (en) Method of forming capacitor of semiconductor device
KR100250736B1 (en) Method for fabricating a storage node of capacitor
KR20010003753A (en) Capacitor of semiconductor device and method of forming the same
JPH11274434A (en) Semiconductor device and its manufacture
KR100583640B1 (en) Method for fabricating of dram cell capacitor
KR100258366B1 (en) Planarization method of semiconductor device
KR100414730B1 (en) Method for manufacturing capacitor of semiconductor device
KR960006744B1 (en) Device and method for bit line on storage node
KR100240588B1 (en) Manufacturing method of capacitor of semiconductor device
KR100248806B1 (en) Semiconductor memory device and the manufacturing method thereof
KR100228370B1 (en) Method for forming a capacitor in semiconductor device
KR100228356B1 (en) Method for forming a storage node in semiconductor device
KR20010063426A (en) Semiconductor device and method of manufacturing thereof
KR970010681B1 (en) Method of manufacturing a storage node
KR100466982B1 (en) Semiconductor device having capacitors and method of fabricating the same
KR100442779B1 (en) Method for manufacturing dram device
KR0151022B1 (en) Capacitor storage electrode manufacturing method
KR20040059822A (en) Semiconductor memory device and method for manufacturing the same
KR960008310B1 (en) Method of making a stacked capacitor
KR100253326B1 (en) Method for semiconductor device
KR20040052326A (en) Method of manufacturing capacitor for semiconductor device
KR19990024686A (en) A semiconductor device having a pad electrode adjacent to a cell and a manufacturing method thereof
KR100215884B1 (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application