KR20010003288A - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR20010003288A
KR20010003288A KR1019990023529A KR19990023529A KR20010003288A KR 20010003288 A KR20010003288 A KR 20010003288A KR 1019990023529 A KR1019990023529 A KR 1019990023529A KR 19990023529 A KR19990023529 A KR 19990023529A KR 20010003288 A KR20010003288 A KR 20010003288A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
forming
region
gate
transistor
Prior art date
Application number
KR1019990023529A
Other languages
English (en)
Inventor
손원소
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990023529A priority Critical patent/KR20010003288A/ko
Publication of KR20010003288A publication Critical patent/KR20010003288A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히, 트랜지스터가 형성되는 반도체기판의 표면을 굴곡지게 형성하여 채널 길이와 스토리지 노드 콘택 부위의 접합면적을 확대하므로서 소자의 시간지체와 캐패시터의 불완전 충전 현상 등을 개선하여 메모리 셀의 동작을 원활하게 하는 반도체장치의 디램 메모리 셀 제조방법에 관한 것이다. 본 발명에 따른 반도체장치의 제조방법은 게이트 형성영역의 표면이 아래로 볼록하고 비트라인 콘택영역의 표면이 위로 볼록한 형태를 갖는 반도체기판을 형성하는 단계와, 반도체기판의 게이트 형성영역에 게이트절연막과 캡절연막 그리고 측벽 스페이서를 가지며, 또한, 반도체기판의 활성영역에 불순물 확산영역을 갖는 트랜지스터를 형성하는 단계를 포함하여 이루어진다.

Description

반도체장치 제조방법{A method of fabricating a semiconductor device}
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히, 트랜지스터가 형성되는 반도체기판의 표면을 굴곡지게 형성하여 채널 길이와 스토리지 노드 콘택 부위의 접합면적을 확대하므로서 소자의 시간지체와 캐패시터의 불완전 충전 현상 등을 개선하여 메모리 셀의 동작을 원활하게 하는 반도체장치의 디램 메모리 셀 제조방법에 관한 것이다.
차세대 고집적소자가 더욱 고밀도로 형성됨에 따라 트랜지스터의 채널길이 감소와 캐패시터의 스토리지노드 콘택부위가 좁아지게 되어 정상적인 메모리 셀의 동작을 기대하기 곤란하게 되었다. 즉, 채널길이의 감소로 단채널효과(short channel effect)가 증가하게 되면 누설전류가 증가하게 되어 메모리 셀의 특성을 열화시키게 된다. 또한, 스토리지노드가 트랜지스터의 불순물 확산영역과 접촉하는 접합면적이 감소하게 되면 스토리지노드 콘택저항이 증가하게 되고, 따라서, 읽기/쓰기 동작시 시상수가 커지게 되어 시간지체현상이 유발되며 메모리 셀 캐패시터의 완전한 충전을 기대하기 곤란하게 된다.
종래 기술에서는 게이트 채널과 스토리지 노드 콘택을 단순히 평면구조의 기판 할성영역에 형성하므로 충분한 채널길이와 스토리지노드 콘택 부위 면적을 확보하기 곤란하다.
도 1은 종래 기술에 따라 제조된 반도체장치의 디챔 메모리 셀의 단면도이다.
도 1을 참조하면, 반도체 기판인 실리콘 기판(10)의 편평한 표면위에 메모리 셀의 트랜지스터가 형성되어 있다.
즉, 반도체 기판(10) 위에 게이트절연막(11), 도핑된 폴리실리콘층(12), 텅스텐 실리사이드층(13), 캡절연막(14) 등을 형성한 다음, 이 들을 패터닝하여 잔류한 캡절연막(14)으로 상부가 절연된 게이트패턴을 형성한다.
그리고, 소스/드레인(도시안함)을 이온주입 등으로 형성한다. 만약, 엘디디(lightly doped drain) 구조의 트랜지스터를 형성할 경우 저농도 불순물 확산영역(도시 안함)을 형성한다.
그리고, 이러한 게이트패턴의 측면을 절연시키는 측벽 스페이서(15)가 형성된다.
엘디디 구조를 형성할 경우 측벽 스페이서(15)를 이용하여 저농도 불순물 확산영역 옆에 고농도 불순물 확산영역을 형성한다.
상기 트랜지스터를 포함하는 구조물을 포함하는 기판의 전면에 층간절연층(16)을 화학기상증착법으로 형성한다.
그 다음, 메모리 셀 캐패시터의 스토리지노드가 트랜지스터의 불순물 확산영역과 접촉할 부위를 개방시키기 위하여 층간절연층(16)의 소정 부위를 포토리쏘그래피로 제거하여 콘택홀을 형성한다.
그 다음, 도핑된 폴리실리콘 등의 도전물질로 콘택홀을 충전시키는 콘택 플러그(17)를 형성한다.
이후, 도시되지는 않았지만, 캐패시터, 비트라인 등을 형성하여 메모리 셀을 완성한다.
이와 같은 방법으로 형성된 메모리 셀의 단면구조를 보면, 도시된 바와 같이 채널길이(G1)와 콘택 플러그와 기판과의 접촉 부위(C1)가 모두 편평한 평면에 형성되므로 기하학적으로 그 면적 내지는 길이를 확장하기 곤란하다.
그러나, 상술한 종래 기술에 따른 반도체장치의 제조방법은 차세대 고집적소자가 더욱 고밀도로 형성됨에 따라 트랜지스터의 채널길이 감소와 캐패시터의 스토리지노드 콘택부위가 좁아지게 되어 정상적인 메모리 셀의 동작을 기대하기 곤란한 문제점이 있다.
따라서, 본 발명의 목적은 디램셀의 활성영역 표면 프로필을 굴곡지게 변형시켜 고집적 반도체소자에서 게이트 채널길이를 확보하고 스토리지노드 콘택 부위의 면적을 증가시켜 메모리 셀의 동작특성을 개선시키는 반도체장치의 메모리 셀 제조방법을 제공하는데 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은 게이트 형성영역의 표면이 아래로 볼록하고 비트라인 콘택영역의 표면이 위로 볼록한 형태를 갖는 반도체기판을 형성하는 단계와, 반도체기판의 게이트 형성영역에 게이트절연막과 캡절연막 그리고 측벽 스페이서를 가지며, 또한, 반도체기판의 활성영역에 불순물 확산영역을 갖는 트랜지스터를 형성하는 단계를 포함하여 이루어진다.
도 1은 종래 기술에 따라 제조된 반도체장치의 디챔 메모리 셀의 단면도
도 2는 본 발명에 따라 제조된 반도체장치의 디램 메모리 셀의 단면도
도 3a 내지 도 3e는 본 발명에 따른 반도체장치의 디램 메모리 소자의 제조공정을 도시한 공정단면도
본 발명은 반도체 디램 셀(DRAM cell) 제조시, 디램 셀의 활성영역 표면 프로필을 굴곡지게 변형시켜 고집적 반도체소자에서 게이트 채널길이를 확보하고 스토리지노드 콘택 부위의 면적을 증가시켜 메모리 셀의 동작특성을 개선시킨다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 따라 제조된 반도체장치의 디램 메모리 셀의 단면도이다.
도 2를 참조하면, 반도체 기판인 실리콘 기판(20)의 편평한 표면위에 메모리 셀의 트랜지스터가 형성되어 있다.
반도체 기판(20)의 상부 표면 프로필이 연속적인 둥근 파도모양의 프로필을 갖고 있다.
이와 같은, 반도체 기판(20) 위에 게이트절연막(21), 도핑된 폴리실리콘층(22), 텅스텐 실리사이드층(23), 캡절연막(24) 등을 형성한 다음, 이 들을 패터닝하여 잔류한 캡절연막(24)으로 상부가 절연된 게이트패턴을 형성한다. 이때, 게이트 패턴의 게이트절연막(21) 하부의 활성영역이 채널이 되므로 이러한 채널의 길이(G2)는 단면 프로필이 곡선지게 형성되므로 결국 종래 기술의 직선 형태보다 길어지게 된다.
그리고, 소스/드레인(도시안함)을 이온주입 등으로 형성한다. 만약, 엘디디(lightly doped drain) 구조의 트랜지스터를 형성할 경우 저농도 불순물 확산영역(도시 안함)을 형성한다.
그리고, 이러한 게이트패턴의 측면을 절연시키는 측벽 스페이서(25)가 형성된다.
엘디디 구조를 형성할 경우 측벽 스페이서(25)를 이용하여 저농도 불순물 확산영역 옆에 고농도 불순물 확산영역을 형성한다.
상기 트랜지스터를 포함하는 구조물을 포함하는 기판의 전면에 층간절연층(26)을 화학기상증착법으로 형성한다.
그 다음, 메모리 셀 캐패시터의 스토리지노드가 트랜지스터의 불순물 확산영역과 접촉할 부위를 개방시키기 위하여 층간절연층(26)의 소정 부위를 포토리쏘그래피로 제거하여 콘택홀을 형성한다.
그 다음, 도핑된 폴리실리콘 등의 도전물질로 콘택홀을 충전시키는 콘택 플러그(27)를 형성한다. 이때, 개방된 불순물 확산영역의 표면에 대한 단면 프로필을 보면 역시 호(C2) 모양의 형태를 가지므로 콘택부위의 면적이 증가하게 된다.
이후, 도시되지는 않았지만, 캐패시터, 비트라인 등을 형성하여 메모리 셀을 완성한다.
도 3a 내지 도 3e는 본 발명에 따른 반도체장치의 디램 메모리 소자의 제조공정을 도시한 공정단면도이다.
도 3a를 참조하면, 반도체 기판인 실리콘 기판의 표면에 포토레지스트를 도포한 다음 노광 및 현상을 실시하여 게이트와 게이트 측벽 스페이서가 형성될 부위를 노출시키는 포토레지스트패턴(도시안함)을 형성한다. 포토레지스트패턴을 식각마스크로 이용하여 이로부터 보호되지 않는 부위의 노출된 기판을 식각하여 요철형태의 기판 표면을 형성한다. 이때, 돌출부위는 불순물 하산영역이 형성될 부위이고, 식각된 부위는 채널이 형성될 부위이다.
그리고, 포토레지스트패턴을 제거한다.
도 3b를 참조하면, 노출된 기판의 전면에 열산화공정(thermal oxidation)을 실시하여 열산화막(31)-점선 부분-을 형성한다. 그리고, 열산화막(31)을 습식식각으로 제거한다. 따라서, 기판 표면은 완만한 요철 형태의 표면을 갖는다. 이때, 아래로 볼록한 부위(R2)에 게이트가 형성되고, 위로 볼록한 부위(R1)가 스토리지노드 콘택이 형성될 부위이다.
도 3c를 참조하면, 이와 같이 연속적으로 굴곡진 반도체 기판(30) 위에 게이트절연막(32), 도핑된 폴리실리콘층(33), 텅스텐 실리사이드층(34), 캡절연막(35) 등을 형성한 다음, 이 들을 포토리쏘그래피로 패터닝하여 잔류한 캡절연막(35)으로 상부가 절연된 게이트패턴을 형성한다. 이때, 게이트 패턴의 게이트절연막(32) 하부의 활성영역이 채널이 되므로 이러한 채널의 길이는 단면 프로필이 곡선지게 형성되므로 결국 종래 기술의 직선 형태보다 길어지게 된다.
그리고, 소스/드레인(도시안함)을 이온주입 등으로 형성한다. 만약, 엘디디(lightly doped drain) 구조의 트랜지스터를 형성할 경우 저농도 불순물 확산영역(도시 안함)을 형성한다.
그리고, 이러한 게이트패턴의 측면을 절연시키는 측벽 스페이서(36)를 기판의 전면에 질화막을 증착한 다음 에치백하여 형성한다. 이때, 기판 표면을 식각정지층으로 이용한다.
엘디디 구조를 형성할 경우 측벽 스페이서(36)를 이용하여 저농도 불순물 확산영역 옆에 고농도 불순물 확산영역을 형성한다.
도 3d를 참조하면, 상기 트랜지스터를 포함하는 구조물을 포함하는 기판의 전면에 층간절연층(37)으로 산화막을 화학기상증착법으로 증착하여 형성한다.
그 다음, 메모리 셀 캐패시터의 스토리지노드가 트랜지스터의 불순물 확산영역과 접촉할 부위를 개방시키기 위하여 층간절연층(37)의 소정 부위를 포토리쏘그래피로 제거하여 콘택홀(H)을 형성한다.
도 3e를 참조하면, 도핑된 폴리실리콘 등의 도전물질로 콘택홀을 충전시키는 콘택 플러그(38)를 형성한다. 이때, 개방된 불순물 확산영역의 표면에 대한 단면 프로필을 보면 역시 호(C2) 모양의 형태를 가지므로 콘택부위의 면적이 증가하게 된다. 또한, 게이트 패턴의 게이트절연막(32) 하부의 활성영역이 채널이 되므로 이러한 채널의 길이(G2)는 단면 프로필이 곡선지게 형성되므로 결국 종래 기술의 직선 형태보다 길어지게 된다.
만약, 자기정렬된 콘택플러그를 형성하는 경우에는 층간절연층과 콘택홀을 형성하는 공정 대신, 도전층을 증착한 후 평탄화공정을 실시하여 게이트 사이의 공간을 매립하고, 그 위에 층간절연층을 형성한후 비트라인을 형성한다.
이후, 도시되지는 않았지만, 캐패시터, 비트라인 등을 형성하여 메모리 셀을 완성한다.
따라서, 본 발명은 채널길이의 증가로 단채널효과(short channel effect)가 감소하여 누설전류를 감소시켜 메모리 셀의 특성을 개선하고, 스토리지노드가 트랜지스터의 불순물 확산영역과 접촉하는 접합면적이 증가하여 스토리지노드 콘택저항을 감소시켜 읽기/쓰기 동작시 시상수를 작게하여 시간지체현상을 방지하고, 또한, 메모리 셀 캐패시터를 충분히 충전시키는 장점이 있다.

Claims (5)

  1. 게이트 형성영역의 표면이 아래로 볼록하고 비트라인 콘택영역의 표면이 위로 볼록한 형태를 갖는 반도체기판을 형성하는 단계와,
    상기 반도체기판의 상기 게이트 형성영역에 게이트절연막과 캡절연막 그리고 측벽 스페이서를 가지며, 또한, 상기 반도체기판의 활성영역에 불순물 확산영역을 갖는 트랜지스터를 형성하는 단계로 이루어진 반도체장치의 제조방법.
  2. 청구항 1에 있어서, 상기 반도체기판을 형성하는 단계는,
    상기 게이트 형성영역의 상기 반도체기판 표면을 소정 두께로 제거하는 단계와,
    상기 반도체기판 표면을 산화시켜 산화막을 형성하는 단계와,
    상기 산화막을 제거하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 제조방법.
  3. 청구항 2에 있어서, 상기 산화막은 열산화방법으로 형성하고 습식식각으로 제거하는 것이 특징인 반도체장치의 제조방법.
  4. 청구항 1에 있어서, 상기 트랜지스터는 디램 셀의 일부인 것이 특징인 반도체장치의 제조방법.
  5. 청구항 1에 있어서, 상기 트랜지스터를 형성하는 단계 이후,
    상기 트랜지스터의 상기 불순물 확산영역 표면에 비트라인 콘택플러그 또는 캐패시터 스토리지 노드 콘택플러그를 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 제조방법.
KR1019990023529A 1999-06-22 1999-06-22 반도체장치 제조방법 KR20010003288A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023529A KR20010003288A (ko) 1999-06-22 1999-06-22 반도체장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023529A KR20010003288A (ko) 1999-06-22 1999-06-22 반도체장치 제조방법

Publications (1)

Publication Number Publication Date
KR20010003288A true KR20010003288A (ko) 2001-01-15

Family

ID=19594260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023529A KR20010003288A (ko) 1999-06-22 1999-06-22 반도체장치 제조방법

Country Status (1)

Country Link
KR (1) KR20010003288A (ko)

Similar Documents

Publication Publication Date Title
US6022781A (en) Method for fabricating a MOSFET with raised STI isolation self-aligned to the gate stack
KR0144899B1 (ko) 매몰 비트라인 디램 셀 및 그 제조방법
KR100509210B1 (ko) Dram셀장치및그의제조방법
KR100368594B1 (ko) 스플릿 게이트형 플래쉬 메모리소자
JP2004088100A (ja) 垂直デバイス・アレイおよび境界付きビット線コンタクトを有する組込みｄｒａｍの構造およびｄｒａｍを作成する方法
KR940006681B1 (ko) 스택트렌치 셀 및 그 제조방법
US6593187B1 (en) Method to fabricate a square poly spacer in flash
KR100247933B1 (ko) 버티드 콘택을 갖는 반도체 소자 및 그 제조방법
KR100369668B1 (ko) 고밀도 디램 내에서 폴리 길이 제어를 위한 수정된 게이트도체 공정
KR101160036B1 (ko) 반도체 소자의 형성 방법
US6306760B1 (en) Method of forming a self-aligned contact hole on a semiconductor wafer
US20020123198A1 (en) Method of fabricating a self-aligned shallow trench isolation
JPH1098009A (ja) 半導体素子の配線構造及び製造方法
US8148243B2 (en) Zero capacitor RAM with reliable drain voltage application and method for manufacturing the same
US6080622A (en) Method for fabricating a DRAM cell capacitor including forming a conductive storage node by depositing and etching an insulative layer, filling with conductive material, and removing the insulative layer
KR20010003288A (ko) 반도체장치 제조방법
CN116779653B (zh) 一种半导体存储器件及其制作方法
KR20010003287A (ko) 반도체장치 제조방법
US20230178645A1 (en) Semiconductor structure and method for forming same
US6190958B1 (en) Fully self-aligned method for fabricating transistor and memory
US7700435B2 (en) Method for fabricating deep trench DRAM array
JP4820978B2 (ja) 半導体集積回路デバイスの製造方法
KR20000013402A (ko) 메모리 커패시터의 제조 방법
KR100560632B1 (ko) 금속 샐러사이드를 이용한 반도체 장치의 제조방법
KR100269626B1 (ko) 반도체장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid