KR20000071459A

KR20000071459A - 셀 탐색 방법, 통신 동기화 장치, 휴대형 단말 장치, 및기록 매체

Info

Publication number: KR20000071459A
Application number: KR1020000013953A
Authority: KR
Inventors: 구로이와고이찌; 가나스기마사미; 히끼따마히로; 다니구찌쇼지
Original assignee: 아끼구사 나오유끼; 후지쯔 가부시끼가이샤
Priority date: 1999-04-28
Filing date: 2000-03-20
Publication date: 2000-11-25
Also published as: EP2134001A1; US7085252B1; EP1598948B1; EP1598948A1; DE60043166D1; DE60036432D1; CN100481755C; EP1049265B1; KR100664641B1; TW463481B; DE60036432T2; EP1049265A2; CN1272008A; EP1049265A3; EP2120357A1; EP2134001B1

Abstract

상관기(2) 및 전력 변환부(4)에 의해 검출된 상관 전력값과 비교되도록 전력 임계값(12)이 설정된다. 비교기(13)의 비교 결과로서, 임계값(12)을 초과하는 상관 전력값들만이 전력값 메모리(14)에 저장되고, 잡음 레벨의 불필요한 상관값들은 메모리(14)에 저장되지 않아서, 저장되는 전력값의 수가 감소될 수 있다. 이러한 구성에 의해, 불필요한 메모리 용량이 감소될 수 있고, 메모리(14)에 저장된 상관 전력값들로부터 최대값을 탐색하는 처리가 고속으로 수행될 수 있다.

Description

셀 탐색 방법, 통신 동기화 장치, 휴대형 단말 장치, 및 기록 매체{CELL SEARCH METHOD, COMMUNICATION SYNCHRONIZATION APPARATUS, PORTABLE TERMINAL APPARATUS, AND RECORDING MEDIUM}

본 발명은 셀 탐색 방법, 통신 동기화 장치, 휴대형 단말 장치, 및 상기 방법 및 장치를 소프트웨어의 기능에 의해 실현하기 위한 프로그램을 저장하는 기록 매체에 관한 것으로, 구체적으로는, 예를 들어, 휴대형 전화기와 같은 이동 통신 단말기와 기지국간의 동기화를 확립하는 데 적합하게 이용되는 방법 및 장치에 관한 것이다.

종래에, 휴대형 전화기와 같은 이동국들을 서로 다른 주파수들을 이용하여 하나의 기지국에 접속시키기 위한 아날로그 FDMA(Frequency Division Multiple Access : 주파수 분할 다중 접속)에서는, 하나의 이동국에 의한 통신에 대하여 하나의 주파수 대역이 배타적으로 이용된다. 이는 분할된 주파수 대역들의 이용 효율을 감소시키고, 또한 기지국의 서비스 영역(셀) 내의 이용자들의 수를 증가시키는 것을 불가능하게 한다.

요즘에는, 하나의 주파수 대역을 시분할 방식으로(time-divisionally) 이동국들에 접속시키기 위한 디지털 TDMA(Time division Multiple Access : 시분할 다중 접속)가 FDMA를 대신하여 자주 이용되고 있다. 이 방식에 따르면, 통신을 위한 하나의 주파수 대역에 둘 이상의 이동국들이 할당될 수 있기 때문에, FDMA와 비교하여 이용자의 수가 증가될 수 있다.

그러나, TDMA에서는, 분할된 신호들(segmented signals)이 기지국과 이동국들 사이에 시분할 방식으로 교환되기 때문에, 하나의 이동국에 의한 통신의 정보량이 적어지게 된다. 통신의 정보량을 증가시키기 위하여, 현재의 디지털 휴대형 전화기 등은 부호화(encoding)에 의해 압축된 신호들을 전송한다. 수신 측에서는, 그 신호가 압축해제(expand)되어 재생된다. 이러한 이유 때문에, 재생된 음성의 품질이 저하된다.

근년에는, 직접 확산 스펙트럼(direct spread spectrum)을 이용한 CDMA(Code Division Multiple Access : 코드 분할 다중 접속)가 각 주파수 대역의 이용 효율을 대폭 증가시키고 또한 고품질 음성을 재생할 수 있는 통신 방식으로서 상당한 주목을 받고 있다.

CDMA에서는, 기지국에서 이동국들에 전송될 신호들이 각각의 이동국들에 고유한 확산 코드를 이용하여 확산되고, 하나의 주파수 대역을 이용하여 전송된다. 수신 측 이동국은 수신된 신호들을 그 이동국에 할당된 특정 확산 코드와 곱하여, 그것과 송신 측에서 이용된 각각의 확산 코드 사이의 상관(correlation)을 계산한다. 이동국은 그에 따라 피크 상관값을 검출하고, 그 이동국으로 어드레스가 지정된 단 하나의 신호를 추출한다. CDMA에 따르면, 하나의 주파수 대역이 서로 다른 확산 코드들을 이용하여 보다 많은 수의 이동국들에 할당될 수 있다. 게다가, 전송될 정보의 양이 증가될 수 있기 때문에, 재생되는 음성의 품질도 향상될 수 있다.

휴대형 전화기와 같은 이동국이 파워 온되면(전원이 켜지면), 그 이동국은 해당 영역(셀) 내의 기지국으로부터 소정의 메시지를 수신해야 한다. CDMA에서는, 도 1에 도시된 바와 같이, 기지국으로부터의 메시지가 소정의 슬롯 단위로 반복적으로 송신된다. 도 1에서 화살표로 표시된 바와 같이, 이동국은 슬롯의 개시 시점(start timing)에 항상 파워 온되어 있지 않으며, 그 이동국이 다른 시점에서 파워 온되는 경우 메시지를 정확하게 판독할 수 없다.

슬롯 내에 내재된 메시지를 적절하게 복호(decode)하기 위하여, 슬롯의 개시 시점이 검출되어야 하고(이를 "셀 탐색"이라 한다), 그 시점으로부터 메시지가 수신되어야 한다. 셀 탐색은 이동국을 파워 온하는 시점에서 접속될 셀을 포착하기 위한 상기 초기 셀 탐색에 국한되지 않는다. 보다 구체적으로는, 파워 온된 후에도, 예를 들어, 이동국이 셀들을 가로질러 이동할 때, 동기화가 시프트될 수 있다. 그러므로, 셀 탐색을 주기적으로 행함으로써 동기화 시프트가 항상 모니터된다.

도 2는 이동국에 구비되는, 종래의 광대역 CDMA 통신 방식(직접 확산 CDMA)의 셀 탐색 회로의 구성을 도시하는 블록도이다. 도 2를 참조하면, 수신 신호(기지국(도시되지 않음)으로부터 전송되는, 도 1에 도시된 것과 같은 전송 채널 신호)에 대하여, 도 1에서 빗금 부분으로 표시된, 각 슬롯의 첫 번째 1비트 데이터가 각각의 이동국들에 고유한 확산 코드들과 무관하게 마련된 공통 확산 코드(하나의 비트에서 256회 변화하는 확산 코드 : 칩의 개수 = 256)에 의해 확산된다. 통상, 셀 탐색을 위한 그러한 전송 채널 신호는 공통 채널(퍼치 채널(perch channel))을 이용하여 전송된다.

그러한 수신 신호의 전압의 동상 성분(in-phase component) I 및 직교 성분(quadrature component) Q는 A/D 변환기(101)에 의해 디지털 신호들로 변환되고 이동국의 파워 온 시점으로부터 슬롯 단위로(하나의 슬롯은 10개 심벌에 대응), 정합 필터(matched filter) 또는 슬라이딩 상관기(sliding correlator)와 같은 상관기(102)에 순차적으로 공급된다. 상관기(102)는 역확산을 행하기 위하여, A/D 변환기(101)로부터 입력된 각 디지털 신호를 코드 발생기(103)에 의해 발생되는, 이동국들에 공통인 확산 코드와 적분한다.

상관기(102)로부터 출력되는, 전압의 동상 성분 I 및 직교 성분 Q는 전력 변환부(104)로 공급되어 슬롯 내의 소정의 샘플링 포인트 단위로 전력값으로 변환된다. 샘플링 포인트들에서 획득된 전력값들은 전력값 적분부(105) 내의 가산기(106)를 통하여, 각 샘플링 포인트들에 대응하는 메모리(RAM)(107)의 어드레스들에 순차적으로 저장된다.

상기 처리에서는, 이동국이 파워 온된 후 제1 슬롯에서 이동국과 곱해진 공통 확산 코드와 큰 상관을 갖는 부분만이, 공통 확산 코드가 기지국(도시되지 않음)과 곱해지는 도 1의 빗금 부분의 전력값만이 피크로서 나타난다. 그러므로, 이 피크 부분이 검출되면, 슬롯의 개시 위치가 검출될 수 있고, 그 시점에 따라서 후속 통신이 행해질 수 있다.

사실상, 도 1에 도시된 바와 같이, 이동국은 그 이동국에 가까운 둘 이상의 기지국으로부터 지연이 있는 전송 채널 신호들을 수신한다. 게다가, 하나의 기지국으로부터의 신호들은 그 기지국으로부터 직접 수신된 직접 파(direct waves)뿐만 아니라 건물 또는 지면에서 반사된 다음 수신된 파들도 포함한다. 이러한 이유 때문에, 수신된 전송 채널 신호는, 하나의 슬롯 내에, 공통 코드에 의해 확산된 다수의 부분들을 갖고, 하나의 슬롯 내에서 다수의 피크 전력값들이 검출된다. 게다가, 셀 탐색 동작 중에 이동국이 이동하면, 다음 슬롯 내의 피크가 이전 위치와는 다른 위치에서 검출될 수도 있다.

이들 상황을 고려하여, 피크값은 이동국이 파워 온된 후 제1 슬롯에 대해서만이 아니라 수 개의 슬롯에 걸쳐서 검출된다. 보다 구체적으로는, 선행 슬롯까지의 전력 적분값들이 RAM(107)으로부터 샘플링 포인트 단위로 판독되어 가산기(106)에 공급된다. 현재 슬롯 내의 동일한 샘플링 포인트에서의 전력값들은 가산되어 RAM(107)에 다시 저장된다. 수 개의 슬롯에 걸쳐서 전력값들을 적분함으로써, 최대 피크를 갖는 부분이 가장 가까운 기지국으로부터 송신된 전송 채널 신호의 개시 부분으로서 최종 인지된다.

전력값들의 적분 회수(슬롯 카운트)는 적분 카운트 설정 레지스터(108) 내에 설정된다. 카운터(109)가 하나의 슬롯의 적분이 종료될 때마다 카운트 값을 하나씩 증가시킨다. 카운트 값이 적분 카운트 설정 레지스터(108) 내에 설정된 값에 도달하면, 카운터(109)는 타임아웃 신호를 출력하고, 적분이 종료된다.

그러나, 상기 종래의 방법을 이용하여 셀 탐색이 행해지는 경우, 각 샘플링 포인트에서의 전력 적분값을 저장하기 위한 RAM(107)은 10,240개 워드의 용량을 필요로 한다. 즉, 셀 탐색을 위한 퍼치 채널의 하나의 슬롯 내의 칩의 개수(사이클 개수)는 256×10 = 2560이다. 피크값 검출의 정확도를 증가시키기 위하여, 하나의 칩이 4개 부분으로 분할되고, 4회의 오버샘플링이 행해진다. 그러므로, 하나의 슬롯 내의 샘플링 포인트의 총수는 10,240이다(칩 레이트가 4 Mcps인 경우).

10,240개 워드에 대응하는 전력 적분값들을 저장하기 위한 RAM(107)의 면적은 수 평방 mm 이상이다. 이는 매우 큰 회로 면적을 초래한다. 특히, 휴대형 전화기와 같은 휴대형 통신 단말기에 있어서는, 그것을 소형화 경량화하는 것이 중요하다. 전송, 수신, 및 셀 탐색 기능을 위한 회로들은 하나의 칩에 저장될 필요가 있다. 그러나, 셀 탐색 회로 대 LSI의 비율이 매우 높아지기 때문에, LSI 자체가 소형화될 수 없다.

게다가, RAM(107)에 저장된 10,240개 전력 적분값들로부터 최대값을 갖는 데이터가 선택되어야 하기 때문에, 처리 부담이 크고, 셀 탐색을 완료하는 데 장시간이 소요된다. 예를 들면, 파워 온 시에 초기 셀 탐색을 위하여 장시간이 필요하고, 통신까지의 상승 시간(rise time)이 인에이블되어, 매우 길어진다.

상기 종래의 방법을 이용한 셀 탐색에서는, 신호 수신 감도가 낮은 경우에도 피크를 갖는 경로가 추출될 수 있도록 불량 수신 감도를 고려하여 전력값 적분의 회수가 비교적 크게 설정된다(예를 들면, 32개 슬롯에 대해). 이러한 이유 때문에, 셀 탐색에 필요한 시간은 신호 수신 상태와 무관하게 일정하다. 수신 상태가 양호한 경우에도, 필요 이상으로 여러 회 적분이 행해져서 셀 탐색을 완료하는 데 장시간이 소요된다.

본 발명의 목적은 셀 탐색에 이용되는 RAM의 용량을 감소시켜서 셀 탐색 회로를 소형화하고 셀 탐색 동작의 속도를 증가시키는 데 있다.

본 발명의 다른 목적은 신호 수신 상태에 따라서 셀 탐색 시간을 단축시키는 데 있다.

본 발명의 또 다른 목적은 셀 탐색에 이용되는 RAM의 회로 면적을 축소시켜서 보다 소형의 이동 통신 단말기를 실현하는 데 있다.

본 발명의 일면에 따른 셀 탐색 방법에서는, 국(station)이 입력 신호와 국 자체에 의해 발생된 확산 코드 사이의 상관값을 검출하고, 소정의 단위의 슬롯 내에서 피크값을 검출하고, 상기 검출된 상관값과 비교하기 위한 임계값이 제공된다.

임계값을 초과하는 상관값이 메모리에 저장될 수 있다. 게다가, 상관값이 임계값을 초과하는 시점에 대한 타이밍 데이터가 상관값의 저장과 동시에 메모리에 저장될 수 있다.

본 발명의 이 특징에서는, 하나의 슬롯에서 획득된 상관값들에서, 임계값을 초과하는 상관값들은 메모리에 기록되고, 임계값을 초과하지 않는 상관값들은 잡음 데이터로서 무시된다. 잡음 레벨의 불필요한 상관값들은 메모리에 저장되지 않는다. 이러한 이유 때문에, 모든 검출된 상관값들이 메모리에 저장되는 종래 기술과 비교하여, 메모리에 실제로 저장되는 상관값의 수가 감소될 수 있다.

그러므로, 메모리의 필요 기억 용량이 상당히 감소될 수 있고, 따라서 메모리의 물리적 회로 면적이 상당히 축소될 수 있다. 게다가, 메모리에 저장된 상관값들로부터 최대값에 대한 탐색 처리에서의 부담이 감소될 수 있고, 따라서 상관 피크값이 보다 고속으로 검출될 수 있다. 예를 들어, 광대역 CDMA 방식의 휴대형 전화기에서, 고속 셀 탐색 및 그를 위한 회로의 사이즈 축소가 실현될 수 있다.

본 발명의 다른 일면에 따른 셀 탐색 방법에서는, 국이 소정 단위의 각 슬롯마다, 입력 신호와 국 자체에 의해 발생된 확산 코드 사이의 상관값을 검출하고, 상관값에 대한 검출 처리가 수 개의 슬롯에 걸쳐서 행해지고, 상관 피크값을 검출하기 위하여 슬롯들에서 획득된 상관값들이 적분되고, 적분 상관값이 기준 설정값에 도달한 경로의 개수가 경로 카운트 설정값에 도달하면 적분 처리가 종료된다.

본 발명의 이 특징에서는, 각 슬롯에서 적분으로 계산된 적분 상관값이 기준 설정값과 비교된다. 기준 설정값에 도달한 적분 상관값의 개수가 카운트된다. 카운트값이 슬롯 내의 경로 카운트 설정값에 도달하면, 적분 동작이 종료되고, 처리가 다음 단계로 시프트한다. 신호 수신 감도가 양호하면, 적분 상관값이 이른 단계(early stage)에서 기준 설정값에 도달하고, 경로 카운트값 또한 이른 단계에서 경로 카운트 설정값에 도달한다. 이러한 이유 때문에, 적분 시간이 단축될 수 있다.

그러므로, 고속 셀 탐색 동작이 실현될 수 있고, 그에 따라 전력 소모가 감소될 수 있다. 예를 들어, 광대역 CDMA 방식의 휴대형 전화기에서, 고속 셀 탐색 및 그를 위한 전력 소모의 감소가 실현될 수 있다.

국이 입력 신호와 국 자체에 의해 발생된 확산 코드 사이의 상관값을 검출하고, 소정 단위의 슬롯들 내에서 상관 피크값을 검출하는 셀 탐색 동작을 수행하기 위한 본 발명의 다른 일면에 따른 통신 동기화 장치에서는, 셀 탐색 동작에 이용되는 메모리로서 다이내믹 RAM이 이용된다.

예를 들어, 다이내믹 RAM은 셀 탐색 동작에서의 적분 결과들을 저장하기 위한 메모리로서 이용된다.

다이내믹 RAM에서는 그것의 리프레시 사이클 내에 데이터 액세스가 발생한다.

본 발명의 이 특징에서는, 종래에 스태틱 RAM(SRAM)에 의해 구성되는 메모리가 다이내믹 RAM(DRAM)으로 대체되고, 메모리 구조가 단순화된다. 본 발명에서 이용되는 DRAM에서는, 그것의 리프레시 사이클 내에 데이터 액세스가 발생한다. 이러한 이유 때문에, 리프레시 동작이 전혀 행해질 필요가 없고, 리프레시를 위한 제어 구성이 필요하지 않다.

그러므로, 메모리 자체 및 주변 회로의 규모가 상당히 작아질 수 있다. 예를 들어, 비교적 큰 메모리 용량을 필요로 하는 광대역 CDMA 방식의 휴대형 전화기의 경우에도, 장치가 소형화될 수 있다.

도 1은 셀 탐색 동작을 설명하기 위한 차트.

도 2는 종래의 셀 탐색 회로의 구성을 도시하는 블록도.

도 3은 본 발명의 제1 실시예에 따른 셀 탐색 회로의 구성을 도시하는 블록도.

도 4는 제1 실시예에 따른 셀 탐색 방법을 소프트웨어로 실현하기 위한 구성예를 도시하는 블록도.

도 5는 제1 실시예에 따른 셀 탐색 방법의 플로차트.

도 6은 본 발명의 제2 실시예에 따른 셀 탐색 회로의 구성을 도시하는 블록도.

도 7은 제2 실시예에 따른 셀 탐색 방법을 소프트웨어로 실현하기 위한 구성예를 도시하는 블록도.

도 8은 적분 취소 모드(integration cancel mode)에서 실행되는, 제2 실시예에 따른 셀 탐색 방법의 플로차트.

도 9는 본 발명의 제3 실시예에 따른 셀 탐색 회로의 구성을 도시하는 블록도.

도 10은 제3 실시예에 따른 상관기의 구성을 도시하는 블록도.

<도면의 주요 부분에 대한 부호의 설명>

1 : A/D 변환기

2 : 상관기

3 : 코드 발생기

4 : 전력 변환부

5 : 전력값 적분부

11 : 임계값 체크부

12 : 전력 임계값

13, 20 : 비교기

14 : 전력값 메모리

15, 19 : 멀티플렉서

16 : AND 게이트

17 : 캐리 전달 가산기

18 : 포인트값 메모리

21 : 포인터 제어부

22 : 레지스터 그룹

23 : 타이머

24 : 데이터 버스

25 : DSP(디지털 신호 처리기)

31 : 전력 임계값 레지스터

32 : 적분 시간 레지스터

33 : 제어 레지스터

34 : 시간 정보 레지스터

35 : 전력 적분값 레지스터

36 : 상태 레지스터

37 : 기록 카운트 레지스터

이하에서는, 본 발명의 실시예들을 첨부 도면을 참조하여 설명하겠다.

도 3은 본 발명의 제1 실시예에 따른 셀 탐색 회로의 구성을 도시하는 블록도이다.

도 3에 도시된 수신 신호(외부 입력 신호)는 기지국(도시되지 않음)으로부터 전송되는, 도 1에 도시된 것과 같은 전송 채널 신호이다. 도 1에서 빗금 부분으로 표시된 각 슬롯의 제1 비트는 모든 이동국들에 공통인 확산 코드(칩의 개수 = 256)에 의해 확산된다. 이 수신 신호의 전압의 동상 성분 I 및 직교 성분 Q는 기지국으로부터 대역 통과 필터(도시되지 않음)를 통하여 송신된 신호의 주파수 대역에 국한되고 A/D 변환기(1)에 공급된다.

A/D 변환기(1)는 상기 수신 신호를 디지털 신호로 변환한다. 상관기(2)는 이동국의 고유 확산 코드와 수신 신호 사이의 상관을 검출하기 위하여, 이동국의 온 시점으로부터 슬롯 단위로, A/D 변환기(1)로부터 입력된 디지털 신호들과 코드 발생기(3)에 의해 발생되는, 이동국들에 공통인 확산 코드와의 적분을 순차적으로 계산하여 역확산을 수행한다. 상관기(2)는 예를 들어, 정합 필터 및 슬라이딩 상관기로 구성된다.

전력 변환부(4)는 슬롯 내에 사전 설정된 10,240개 샘플링 포인트 각각에 대하여 상관기(2)로부터 출력된 전압의 동상 성분 I 및 직교 성분 Q의 제곱합(square-sum)을 계산하여 상관의 전력값을 획득한다. 전력값 적분부(5)는, 샘플링 포인트 단위로, 수 개의 슬롯에 대하여 각 샘플링 포인트에서 전력 변환부(4)로부터 출력된 전력값을 적분한다.

A/D 변환기(1), 상관기(2), 코드 발생기(3), 및 전력 변환부(4)는 도 2에 도시된 종래의 A/D 변환기(101), 상관기(102), 코드 발생기(103), 및 전력 변환부(104)와 동일하다. 전력값 적분부(5)는 본 발명의 독특한 특징이다. 전력값 적분부(5)에 대해서는 아래에서 상세히 설명하겠다.

임계값 체크부(11)에서는, 비교기(13)가 전력 변환부(4)로부터 출력된 전력값과 소정의 전력 임계값(12)을 샘플링 포인트 단위로 비교한다. 패스 신호(pass signal)의 액티브/네거티브 상태는 주어진 전력값과 임계값 사이의 크기 관계에 따라서 제어된다. 전력값 메모리(RAM)(14)는 임계값 체크부(11) 내의 비교기(13)로부터 출력된 전력값을 저장한다. 멀티플렉서(15)는 전력값 메모리(14) 내의 어드레스들에 저장된, 샘플링 포인트들에서의 전력값들 중 하나를 선택하고 판독하여, 그 전력값을 AND 게이트(16)의 하나의 입력 단자에 공급한다. 캐리 전달 가산기(17)는 AND 게이트(16)로부터 출력된 데이터값을 임계값 체크부(11) 내의 비교기(13)로부터 출력된 전력값에 가산하여 그 결과를 전력값 메모리(14)에 저장한다. 예를 들어, 멀티플렉서(15)를 통하여 전력값 메모리(14)로부터 판독된, 주어진 샘플링 포인트에서의 선행 슬롯까지의 전력 적분값이 AND 게이트(16)를 통과하면, 그 전력 적분값은 캐리 전달 가산기(17)에 의해 현 슬롯 내의 동일한 샘플링 포인트에서의 전력값에 가산되고, 그 합은 전력값 메모리(14) 내의 동일한 어드레스에 저장된다.

마스크 신호(후술함)에 의해 AND 게이트(16)로부터 "0" 데이터가 출력되면, 임계값 체크부(11) 내의 비교기(13)로부터 출력된, 현 슬롯 내의 소정 샘플링 포인트에서의 전력값은 캐리 전달 가산기(17)를 바로 통과하여 전력값 메모리(14) 내의 새로운 어드레스에 저장된다.

포인트값 메모리(RAM)(18)는 전력값 메모리(14)에 저장된 전력값에 대응하는 샘플링 포인트의 값, 즉 타이머(23)에 의해 슬롯 단위로 측정되는, 하나의 슬롯 내의 슬롯 선단(slot head)으로부터의 상대 시간(상대 사이클 카운트)과 같은 타이밍 정보를 저장한다. 멀티플렉서(19)는 포인트값 메모리(18) 내의 어드레스들에 저장된 샘플링 포인트들 중 하나를 선택하고 판독하여, 그 샘플링 포인트값을 비교기(20)의 하나의 입력 단자에 공급한다.

타이머(23)에 의해 측정되는, 슬롯 선단으로부터의 상대 시간 정보(현재 슬롯 내의 현재 샘플링 포인트값)는 비교기(20)의 다른 입력 단자에 입력된다. 비교기(20)는 현재 샘플링 포인트값을 멀티플렉서(19)를 통하여 포인트값 메모리(18)로부터 판독된 샘플링 포인트값과 비교하여 두 값이 서로 일치하는지 여부를 나타내는 신호를 포인터 제어부(21)에 공급한다.

포인터 제어부(21)는 임계값 체크부(11) 내의 비교기(13)로부터 공급된 패스 신호 및 비교기(20)로부터 공급된 일치/불일치 신호에 따라서 전력값 메모리(14) 및 포인트값 메모리(18) 내의 데이터의 판독/기록의 포인터(어드레스)를 제어한다. 비교기(20)로부터 불일치 신호가 공급되면, 포인터 제어부(21)는 AND 게이트(16)의 다른 입력 단자에 마스크 신호를 공급한다. 이 경우, 상술한 바와 같이, 비교기(13)로부터 출력된 전력값은 캐리 전달 가산기(17)를 바로 통과하여 전력값 메모리(14) 내의 새로운 어드레스에 저장된다.

레지스터 그룹(22)은 이 실시예의 셀 탐색 동작을 위한 각종 기능을 제공한다. 타이머(23)는 슬롯 단위로 하나의 슬롯 내의 슬롯 선단으로부터의 상대 시간(상대 사이클 카운트)을 카운트한다. 예를 들어, 이 실시예에서는, 제어 동작은 이동국을 파워 온함으로써 수신의 개시 시점에서 시작된다. 카운트값이 10,239에 도달하면, 그 값은 다시 0으로 리셋된다.

이하, 상기 구성을 갖는 전력값 적분부(5)의 동작을 설명하겠다. 먼저, 이동국을 파워 온한 직후의 제1 슬롯의 동작을 설명하겠다. 전력 변환부(4)로부터 출력되는, 각 샘플링 포인트에서의 전력값이 임계값 체크부(11) 내의 소정의 전력 임계값(12)과 비교된다. 전력값이 임계값보다 크면(또는 임계값과 같거나 그보다 크면), 패스 신호는 액티브가 된다. 전력값이 임계값과 같거나 그보다 작으면(또는 임계값보다 작으면), 패스 신호는 네거티브로 남는다.

패스 신호가 액티브일 때만, 그 시점에서 획득된 전력값들이 캐리 전달 가산기(17)를 통하여 전력값 메모리(14)에 상부 어드레스로부터 순차적으로 저장된다. 전력값들의 저장과 동시에, 전력 임계값(12)보다 큰 전력값들에 대응하는 샘플링 포인트값들이 포인트값 메모리(18)에 상부 어드레스로부터 순차적으로 저장된다. 두 메모리(14 및 18)는 전력 임계값(12)보다 큰 전력값들 및 그 전력값들에 대응하는 샘플링 포인트값들을 동일한 어드레스들에 순차적으로 저장한다.

적분을 위한 제1 슬롯에서는, 전력 임계값(12)보다 큰 전력값들 및 그 전력값들에 대응하는 샘플링 포인트값들이 두 메모리(14 및 18)에 무조건적으로 기록된다. 제2 슬롯 및 후속 슬롯들의 경우, 임계값 비교는 제1 슬롯에서와 동일하다. 그러나, 전력값이 전력 임계값(12)을 초과하는 경우 행해지는 동작은 제1 슬롯의 경우와 상이하다. 전력값이 전력 임계값(12)을 초과하지 않으면, 패스 신호는 네거티브로 남고, 제1 슬롯에서와 같이, 해당 샘플링 포인트에서 아무런 처리도 행해지지 않는다.

제2 슬롯 및 후속 슬롯들의 경우, 전력값이 전력 임계값(12)을 초과하면, 멀티플렉서(19) 및 비교기(20)를 이용하여 탐색이 행해져서 전력값에 대응하는 샘플링 포인트값이 포인트값 메모리(18)에 이미 저장되어 있는지 여부가 체크된다. 만일 선행 슬롯까지의 처리에 의해 샘플링 포인트값이 포인트값 메모리(18)에 이미 저장되어 있다는 것이 밝혀지면, 포인터 제어부(21)는 전력값 적분부(5)가 하기와 같이 동작하도록 제어한다.

전력값 메모리(14)에 저장된, 선행 슬롯까지의 전력 적분값들 중, 샘플링 포인트가 저장되는 포인트값 메모리(18) 상의 어드레스와 동일한 어드레스의 전력 적분값이 멀티플렉서(15)를 통하여 판독되어 AND 게이트(16)를 통하여 캐리 전달 가산기(17)에 공급된다. 캐리 전달 가산기(17)는 선행 슬롯까지 판독된 전력 적분값을 비교기(13)로부터 공급된 현재 전력값에 가산한다. 그 합계 결과는 전력값 메모리(14) 내의 동일한 어드레스에 저장된다.

제2 슬롯 및 후속 슬롯들의 경우, 전력값이 전력 임계값(12)을 초과하고, 선행 슬롯까지의 처리에 의해 전력값에 대응하는 샘플링 포인트가 포인트값 메모리(18)에 기록되어 있지 않으면, 새로운 샘플링 포인트값이 포인트값 메모리(18) 내의 새로운 어드레스에 저장된다. 게다가, 포인터 제어부(21)로부터 마스크 신호가 출력되어 비교기(13)로부터 출력된 전력값이 캐리 전달 가산기(17)를 통하여 전력값 메모리(14) 내의 새로운 어드레스에 저장된다.

그러한 전력값 적분 처리가 수 개의 슬롯에 대하여 행해지면, 전력 임계값보다 큰 전력값들의 적분 결과 및 그 전력 적분값들에 대응하는 샘플링 포인트값들이 각 슬롯에서의 처리에 의해 전력값 메모리(14) 및 포인트값 메모리(18)에 상부 어드레스들로부터 순차적으로 저장된다. 그후, 데이터 버스(24)를 통하여 전력값 적분부(5)에 접속된 DSP(디지털 신호 처리기)(25)가 전력값 메모리(14)에 저장된 하나의 전력 적분값으로부터 최대 전력 적분값을 선택한다. 이는 전력 적분값에 대응하는 샘플링 포인트값이 가장 가까운 기지국으로부터 송신된 전송 채널 신호의 슬롯 선단부에 대응하는 것을 인지할 수 있게 해준다.

상술한 바와 같이, 이 실시예의 셀 탐색 방식에 따르면, 전력 임계값(12)이 사전 설정된다. 확산 코드를 이용하여 전력값들로 변환된 데이터값들이 메모리(RAM)에 저장될 경우, 임계값을 초과하는 데이터값들만이 저장되고, 임계값과 같거나 그보다 작은 데이터값들은 저장되지 않는다. 잡음 레벨의 불필요한 데이터값들이 메모리에 저장되지 않기 때문에, 메모리의 기억 용량으로서 필요한 워드수는 종래 기술의 그것보다 훨씬 작아질 수 있다.

예를 들어, 적분된 상대 전력값들의 20개 파를 내림 순으로 검출하기 위하여, 메모리는 적어도 20개 워드에 대응하는 용량을 필요로 한다. 가장 가까운 기지국으로부터의 직접 파들 및 반사 파들, 다른 기지국으로부터의 파들, 또는 다른 간섭 파들이 하나의 이동국에 의해 수신된다고 가정하여 전력 피크값들의 약 80개 파(= 20개 워드 × 4개 다중경로)가 하나의 슬롯에서 검출된다고 가정하더라도, 전력값 메모리(14) 및 포인트값 메모리(18)는 적어도 워드수에 대응하는 기억 용량만을 가지면 된다. 도 3에 도시된 예에서는, 각 메모리가 동일한 마진을 갖는 128개 워드의 기억 용량을 갖는다. 이 기억 용량은 종래의 10,240 워드의 기억 용량보다 훨씬 작다.

상술한 바와 같이, 이 실시예에서는, RAM의 기억 용량으로서 필요한 워드수가 상당히 감소될 수 있기 때문에, RAM의 회로 면적은 종래 기술보다 훨씬 소형화될 수 있다.

게다가, RAM에 저장된 전력 적분값들로부터 최대값을 가진 데이터를 탐색하는 처리에서, 아무리 많아야 128개 전력 적분값들로부터 데이터가 선택된다. 이러한 이유 때문에, 처리 부담이 감소될 수 있고, 최대 전력 피크값이 고속으로 검출될 수 있다.

다음은, 도 3에 도시된 레지스터 그룹(22)에 대하여 설명하겠다. 전력 임계값 레지스터(31)는 임계값 체크부(11) 내의 비교기(13)에 의해 비교될 전력 임계값을 임의로 설정하는 데 이용된다. 전력 임계값 레지스터(31) 내의 내용을 재기록함으로써 사용자 선택의 임계값이 자유로이 선택될 수 있다. 예를 들어, 이 실시예의 셀 탐색 회로를 갖는 휴대형 단말기가 건물 밀도가 높은 도시에서 사용되는 경우, 하나의 슬롯 내의 피크의 개수는 증가할 것으로 기대된다. 이 경우, 큰 전력 임계값(12)을 설정함으로써 메모리의 오버플로가 방지될 수 있다. 제1 슬롯 내의 상관 전력값의 기록 상황에 따라서 전력 임계값(12)이 커지거나 작아지는 경우, 파 수신 상태에 따라서 역확산이 행해질 수 있다.

적분 시간 레지스터(32)는 셀 탐색 시 전력값 적분 시간, 즉 적분될 슬롯의 개수를 임의로 설정하는 데 이용된다. 적분 시간 레지스터(32)의 내용을 재기록함으로써 사용자 선택의 적분 시간이 자유로이 선택될 수 있다. 예를 들어, 건물 밀도가 높은 도시에서는, 하나의 슬롯 내의 피크 개수가 증가할 것으로 기대된다. 이 경우, 많은 수의 적분될 슬롯을 설정함으로써 정확한 셀 탐색이 실행될 수 있다. 상대적으로 적은 수의 반사 파 및 간섭 파가 존재하는 시골 지역에서 휴대형 단말기가 사용되는 경우, 적은 수의 슬롯을 설정함으로써 고속 셀 탐색이 실행될 수 있다.

제어 레지스터(33)는 셀 탐색 동작을 개시하는 데이용되거나 또는 셀 탐색 동작을 중단시키기 위하여 메모리들(14 및 18)의 포인터를 소거하는 데 이용된다. 보다 구체적으로, 제어 레지스터(33)는 개시 비트가 마련되는 영역을 갖는다. 이 영역에 "1"이 기록되면, 셀 탐색 동작이 개시된다. 이 개시 시점으로부터 타이머(23)에 의해 하나의 슬롯 내의 상대 시간이 카운트된다. 제어 레지스터(23)는 리셋 비트가 마련되는 또 다른 영역을 갖는다. 이 영역에 "1"이 기록되면, 메모리들(14 및 18)의 포인터만이 소거된다. 제어 레지스터(33)는 제품 출하 전의 테스트 시 비정상 동작에 대한 보증을 위하여 제공된다.

시간 정보 레지스터(34)는 포인트값 메모리(18)에 저장된 시간 정보(샘플링 포인트값)를 판독하여 데이터 버스(24) 상에 출력하는 데 이용된다. 보다 구체적으로, 이 시간 정보 레지스터(34)가 판독될 때, 포인트값 메모리(18)에 저장된 시간 정보는 그것을 하나씩 증가시킴으로써 순차적으로 판독되어, 데이터 버스(24)를 통하여 출력된다.

시간 정보 레지스터(34)는, 예를 들어, 셀 탐색 동작에 의해, 전력값 메모리(14)에 저장된 전력 적분값들로부터 최대값을 검출하고 그 최대 전력 적분값에 대응하는 샘플링 포인트값을 파악하는 데 이용된다. 시간 정보 레지스터(34)는 또한 포인트값 메모리(18) 내의 모든 시간 정보를 판독하여 제품 출하 전의 테스트 시 특정 시간에서의 피크의 개수를 검증하는 데 이용될 수도 있다.

전력 적분값 레지스터(35)는 셀 탐색의 결과로서 전력값 메모리(14)에 저장된 전력 적분값을 판독하여 데이터 버스(24) 상에 출력하는 데 이용된다. 보다 구체적으로, 이 전력 적분값 레지스터(35)가 판독될 때, 전력값 메모리(14)에 저장된 전력 적분값은 그것을 증가시킴으로써 순차적으로 판독되어, 데이터 버스(24)를 통하여 출력된다. 전력 적분값 레지스터(35)는, 예를 들어, 셀 탐색 동작에 의해, 전력값 메모리(14)에 저장된 전력 적분값들로부터 최대값을 검출하는 데 이용된다.

상태 레지스터(36)는, 셀 탐색 동작이 완료되었는지 또는 너무 많은 전력값들이 전력 임계값(12)을 초과하여서 전력값 메모리(14) 및 포인트값 메모리(18)가 셀 탐색 동작 중에 오버플로하였는지 여부를 데이터 버스(24)를 통하여 DSP(25)에 통지하는 데 이용된다. 사용자는 DSP(25)가 통지 받은 상태 레지스터(36)의 내용을 표시부(도시되지 않음)가 표시하게 함으로써 셀 탐색 동작의 상태를 알 수 있다. 예를 들어, 이 상태 레지스터(36)가 제품 출하 전의 테스트에서 이용될 때, 전력 임계값(12)의 디폴트값 또는 전력값 메모리(14) 및 포인트값 메모리(18) 각각의 기억 용량으로서 마련될 워드수가 검증될 수 있다.

기록 카운트 레지스터(37)는 셀 탐색의 결과로서 전력값 메모리(14) 및 포인트값 메모리(18)에 각각 기록되는, 전력 적분값들에 대응하는 워드수 및 전력 적분값들에 대응하는 샘플링 포인트값들을 DSP(25)에 통지하는 데 이용된다. 예를 들어, 상태 레지스터(36)의 내용에 기초하여, 셀 탐색이 완료되었다는 것이 확인되면, 다음으로 실제로 기록된 워드수를 알기 위하여 기록 카운트 레지스터(37)의 내용이 조회된다. 이 경우, 최대 피크값은 전력 적분값 레지스터(35)로부터 적어도 워드수에 대응하는 전력 적분값들을 판독함으로써 검출될 수 있고, 셀 탐색 처리 시간이 단축될 수 있다.

상술한 바와 같이, 이 실시예의 셀 탐색 방법은 도 3에 도시된 회로 구성에 의해 실현된다. 그러나, 그것은 컴퓨터의 RAM 또는 ROM에 저장된 프로그램을 동작시킴으로써 실현될 수도 있다. 도 4는 도 3을 참조하여 설명한 셀 탐색 방법을 소프트웨어로 실현하기 위한 구성예를 도시하는 블록도이다. 도 3에서와 동일한 참조 부호는 도 4에서 동일 블록을 표시한다.

도 4를 참조하면, ROM(41)은 이 실시예의 셀 탐색 동작을 실행하기 위한 프로그램 및 각종의 필요 데이터를 저장하는 판독 전용 메모리이다. RAM(42)은 프로그램에 기초한 셀 탐색 동작의 처리에서 획득된 각종 데이터를 임시 저장하거나 또는 셀 탐색에 의해 최종 획득된 데이터를 저장하기 위한 랜덤 액세스 메모리이다. RAM(42)은 도 3에 도시된 전력값 메모리(14) 및 포인트값 메모리(18)를 포함한다. RAM(42)은 프로그램을 저장할 수도 있다.

조작부(43)는 사용자가 휴대형 단말기를 이용한 음성 통신에 필요한 조작을 수행하거나 또는 도 3에 도시된 레지스터 그룹(22)에 구비된 레지스터들(31 내지 37)에 소망하는 값들을 설정하는 데 이용된다. 표시부(44)는 레지스터 그룹(22) 내의 각종 설정 내용들 또는 각종 메시지를 표시한다.

제어부로서 기능하는 DSP(CPU)(25)는 주로 도 3에 도시된 상관기(2), 전력 변환부(4), 및 전력값 적분부(5)의 동작들, 또는 ROM(41) 또는 RAM(42)에 저장된 프로그램에 따라서 셀 탐색에 의해 RAM(42)에 저장된 전력 적분값들로부터 최대값을 검출하여 슬롯 선단부를 찾아내는 처리를 실행한다. 이 경우, DSP(25)는 또한 상관기(2) 및 전력 변환부(4)의 동작들을 수행한다. 그러나, 상관기(2) 및 전력 변환부(4)는 DSP(25)와 독립적으로 구비되어 그 동작들을 수행할 수도 있다.

I/F부(45)는 수신부(도시되지 않음)에 의해 수신된 신호를 수신하거나 또는 전송부(도시되지 않음)에 각종 신호를 송신하는 처리를 수행한다. I/F부(45)는 또한 DSP(25)가 셀 탐색 기능을 제공하도록 동작하는 데 이용되는 프로그램을 로드하는 데도 이용된다. 예를 들어, 이 실시예의 셀 탐색 방법을 실현하기 위한 프로그램은 CD-ROM과 같은 기록 매체 상에 기록되어 I/F부(45)를 통하여 RAM(42) 또는 하드디스크(도시되지 않음)에 제공된다. 프로그램이 제공되는 기록 매체로는, CD-ROM뿐만 아니라 플로피디스크, 하드디스크, 자기테이프, 광자기디스크, 또는 비휘발성 메모리도 이용될 수 있다.

도 5는 소프트웨어에 의해 셀 탐색을 실행하는 동작을 설명하기 위한 플로차트이다.

도 5를 참조하면, 스텝 S1에서 기지국으로부터의 전송 채널 신호의 수신이 개시될 때, 스텝 S2에서 각 슬롯의 슬롯 선단으로부터의 상대 시간(상대 사이클 카운트)을 카운트하기 위한 타이머(23)가 개시되고, 스텝 S3으로 플로가 진행한다.

스텝 S3에서 적분이 완료되었는지, 즉 소정 개수의 슬롯에 대하여 적분이 수행되었는지 여부가 판정된다. 만일 스텝 S3에서 긍정이면, 셀 탐색 동작이 종료된다. 만일 슬롯들이 여전히 남아 있으면, 플로는 스텝 S4로 진행하여 타이머(23)에 의한 하나의 슬롯에 대한 카운트가 종료되었는지 여부를 판정한다. 만일 스텝 S4에서 긍정이면, 스텝 S5에서 타이머(23)가 리셋되고, 스텝 S6으로 진행한다. 만일 스텝 S4에서 부정이면, 아무런 처리 없이 플로는 스텝 S6으로 진행한다.

스텝 S6에서는, 현재 처리될 샘플링 포인트에 대하여, 이동국의 고유 확산 코드와 수신 신호 사이의 상관이 검출되고, 그와 동시에 검출된 상관값이 전력값으로 변환된다. 스텝 S7에서는, 전력값으로 변환된 상관값(상관 전력값)이 소정의 임계값보다 큰지 여부가 판정된다. 스텝 S7에서 긍정이면, 플로는 스텝 S8로 진행하여 현재 적분중인 슬롯이 수신 개시 후 첫 번째 슬롯인지 여부를 판정한다.

스텝 S8에서 긍정이면, 플로는 스텝 S11로 진행하여 스텝 S6에서 획득된 상관 전력값을 (도 3에 도시된 전력값 메모리(14)에 대응하는) RAM(42) 내의 새로운 어드레스에 기록하고, 또한 타이머(23)에 의해 카운트된 대응하는 시간 정보(슬롯 선단으로부터의 상대 시간)를 (도 3에 도시된 포인트값 메모리(18)에 대응하는) RAM(42) 내의 새로운 어드레스에 기록한다. 스텝 S12에서 샘플링 포인트가 하나 증가한다. 그런 다음 플로는 스텝 S3으로 복귀하여 상기와 동일한 처리를 다음 샘플링 포인트에 대하여 수행한다.

만일 현재 적분중인 슬롯이 제1 슬롯이 아니라, 제2 슬롯 또는 후속 슬롯이면, 플로는 스텝 S8 내지 S9로 진행하여 RAM(42)(포인트값 메모리(18))에 현재 샘플링 포인트의 것과 동일한 시간 정보가 저장되어 있는지 여부를 판정한다. 스텝 S9에서 긍정이면, 플로는 스텝 S10으로 진행하여 RAM(42)으로부터 시간 정보에 대응하는 전력 적분값(샘플링 포인트값)을 판독한다. 획득된 전력값은 전력 적분값에 가산되어 적분이 행해진다. 적분 결과는 RAM(42) 내의 동일한 어드레스에 저장된다.

만일 스텝 S10에서 부정이면, 플로는 스텝 S11로 진행하여 새로 획득된 상관 전력값을 RAM(42)(전력값 메모리(14)) 내의 새로운 어드레스에 기록하고 대응하는 시간 정보를 RAM(42)(포인트값 메모리(18)) 내의 새로운 어드레스에 기록한다. 스텝 S10 또는 S11에서의 처리가 종료되면, 스텝 S12에서 샘플링 포인트가 하나 증가하고, 플로는 스텝 S3으로 복귀하여 상기와 동일한 처리를 다음 샘플링 포인트에 대하여 수행한다.

이상에서는, 특정 샘플링 포인트에서의 상관 전력값이 소정의 임계값보다 클 때 수행되는 동작을 설명하였다. 스텝 S7에서 상관 전력값이 임계값과 같거나 또는 그보다 작다고 판정되면, 플로는 스텝 S8 내지 S11에서의 처리를 하지 않고 스텝 S3 내지 S12로 복귀하여, 다음 샘플링 포인트에 대한 처리를 수행한다. 이 실시예에서는, 획득된 상관값이 임계값보다 클 때만, 그 값이 RAM(42)에 저장된다. 만일 그렇지 않으면, 상관 전력값은 RAM(42)에 저장되지 않는다.

이러한 구성에 의하여, 종래 기술과 비교하여 RAM(42)의 기억 용량이 상당히 감소될 수 있고, RAM(42)의 회로 면적이 매우 작아질 수 있다. RAM(42)에 저장된 전력 적분값으로부터 최대값을 탐색하기 위한 DSP(25)의 처리에 있어서, 처리 부담이 감소될 수 있고, 셀 탐색 동작이 고속으로 행해질 수 있다.

제1 실시예에서는, 2개의 전압 정보, 즉 상관기(2)에 획득된 동상 성분 I 및 직교 성분 Q가 전력값으로 변환되고, 전력값으로 변환된 상관값이 적분된다. 그러나, 적분 동작은 2개의 상관값, 즉 동상 성분 I 및 직교 성분 Q 각각에 대하여 수행될 수도 있다. 이 경우, 동상 성분 I 및 직교 성분 Q 각각에 대하여 2개의 임계값이 마련된다.

제1 실시예에서는, 수 개의 슬롯에 대하여 전력값들을 적분하기 위하여, 임계값을 초과하는 전력값들이 메모리에 저장된다. 기지국으로부터의 전송 채널 신호가 보다 높은 전력으로 송신되는 경우, 슬롯 선단은 단지 제1 슬롯의 범위 내의 피크 전력값을 검출함으로써 검출될 수 있고, 적분이 행해질 필요가 없다. 그러므로, 임계값보다 큰 전력값이 검출되고, 보다 큰 값이 남는 경우, 전력값들이 저장될 필요가 없다.

도 3에 도시된 실시예에서는, 전력값 메모리(14) 및 포인트값 메모리(18)가 따로따로 구비된다. 그러나, 상관 전력값 및 그 전력값에 대응하는 시간 정보 모두가 하나의 RAM에 저장될 수도 있다. 예를 들어, 상관 전력값 및 그 전력값에 대응하는 시간 정보가 RAM에 저장되는 경우, 포인터 제어부(21)에 의한 포인터 제어가 단순화될 수 있다.

도 3에 도시된 실시예에서는, 멀티플렉서(15)로부터의 출력 신호 및 마스크 신호가 AND 게이트(16)의 입력 단자들에 입력된다. 마스크 신호는 비교기(20)로부터 포인터 제어부(21)로 불일치 신호가 공급될 때 출력된다. 그러나, 비교기(13)로부터의 출력 신호 및 마스크 신호가 AND 게이트(16)의 입력 단자들에 입력될 수도 있고, 마스크 신호는 패스 신호가 네거티브일 때(검출된 상관 전력값이 전력 임계값(12)을 초과하지 않을 때) 출력될 수도 있다.

이 경우, 획득된 상관 전력값이 임계값을 초과하지 않아, 패스 신호가 네거티브일 때, 멀티플렉서(15)로부터의 출력 신호 및 AND 게이트(16)로부터의 "0" 데이터가 캐리 전달 가산기(17)에 입력된다. 이러한 이유 때문에, 전력값 메모리에 저장된 내용은 변하지 않은 채로 유지된다. 획득된 상관 전력값이 임계값을 초과하여, 패스 신호가 액티브일 때, 비교기(13)로부터 출력된 상관 전력값이 AND 게이트(16)를 통하여 캐리 전달 가산기(17)의 하나의 입력 단자에 입력된다.

이때, 기존 전력 적분값이 전력값 메모리(14)로부터 판독되어 멀티플렉서(15)에 의해 캐리 전달 가산기(17)의 다른 입력 단자에 입력되면, 그 값은 비교기(13)로부터 출력되어 획득된 상관 전력값에 가산되어 동일 어드레스에 저장된다. 다른 한편으로, 동일 샘플링 포인트에서의 상관 전력값이 선행 슬롯까지의 처리에 의해 저장되지 않고, 새로운 어드레스가 상관 전력값이 저장될 영역으로서 지정되면, 비교기(13)로부터 출력된 상관 전력값은 캐리 전달 가산기(17)를 통하여 전력값 메모리(14) 내의 새로운 어드레스에 바로 저장된다.

도 5에 도시된 실시예에서는, 스텝 S8에서 현재 슬롯이 제1 슬롯인지 제2 슬롯인지 또는 후속 슬롯인지가 판정되고, 그 판정 결과에 따라서 처리가 분기한다. 제1 슬롯에 대하여 제2 슬롯 및 후속 슬롯에 대한 것과 동일한 처리가 수행되는 경우에도, 동일한 결과가 획득된다. 이러한 이유 때문에, 스텝 S8에서의 처리는 항상 필요하지는 않다.

다음은, 본 발명의 제2 실시예를 첨부 도면을 참조하여 설명하겠다.

도 6은 제2 실시예에 따른 셀 탐색 회로의 구성을 도시하는 블록도이다. 도 3에서와 동일한 참조 부호는 도 6에서 동일 블록을 표시한다.

기지국(도시되지 않음)으로부터 전송되는, 도 1에 도시된 수신 신호의 전압의 동상 성분 I 및 직교 성분 Q는 대역 통과 필터(도시되지 않음)를 통하여 기지국으로부터 송신된 신호의 주파수 대역에 국한되고 A/D 변환기(1)에 공급된다.

A/D 변환기(1)는 상기 수신 신호를 디지털 신호로 변환한다. 상관기(2)는 이동국의 고유 확산 코드와 수신 신호 사이의 상관을 검출하기 위하여, 이동국의 온 시점으로부터 슬롯 단위로, A/D 변환기(1)로부터 입력된 디지털 신호들과 코드 발생기(3)에 의해 발생되는, 이동국들에 공통인 확산 코드와의 적분을 순차적으로 계산하여 역확산을 수행한다.

전력 변환부(4)는 슬롯 내에 사전 설정된 10,240개 샘플링 포인트 각각에 대하여 상관기(2)로부터 출력된 전압의 동상 성분 I 및 직교 성분 Q의 제곱합을 계산하여 상관의 전력값을 획득한다. 전력값 적분부(5')는, 샘플링 포인트 단위로, 수 개의 슬롯에 대하여 각 샘플링 포인트에서 전력 변환부(4)로부터 출력된 전력값을 적분한다.

전력값 적분부(5')는 선행 슬롯까지의 전력 적분값들(적분 상관값들)을 저장하기 위한 RAM(7), 및 RAM(7)에 저장되어 있는 선행 슬롯까지의 전력 적분값들 및 대응하는 샘플링 포인트들에서 전력 변환부(4)로부터 공급되는 현재 슬롯 내의 전력값들을 가산하기 위한 가산기(6)를 구비한다. 전력값들은 가산기(6) 및 RAM(7)을 이용하여 적분된다. 이 실시예의 RAM(7)은 10,240개 샘플링 포인트 각각에 대한 전력 적분값뿐만 아니라 제어 신호(후술함)를 샘플링 포인트 단위로 저장한다.

적분 카운트 설정 레지스터(8)는 표준 적분 모드(normal integration mode)(후술함)에서 전력값들의 적분 회수(슬롯수)를 설정하는 데 이용된다. 제1 카운터(9)는 전력값들의 적분 회수를 카운트한다. 하나의 슬롯에 대한 적분이 종료될 때마다, 카운트값은 하나씩 증가한다. 카운트값이 적분 카운트 설정 레지스터(8)에 설정된 카운트에 도달하면, 타임아웃 신호가 출력된다.

적분 한계값 설정 레지스터(51)는 샘플링 포인트 단위로 적분된 전력값들과 비교될 전력 임계값(본 발명에서의 기준 설정값에 대응)을 설정하는 데 이용된다. 전력 임계값은 샘플링 포인트들에서 적분된 전력값들로부터 피크를 검출하는 데 필요 충분한 값으로 설정된다.

적분 한계 카운트 설정 레지스터(52)는 계산된 전력 적분값이 전력 임계값에 도달한 경로의 수와 비교될 경로 카운트 임계값(본 발명에서의 경로 카운트 설정값에 대응)을 설정하는 데 이용된다. 슬롯의 선단부를 인지함에 있어서, RAM(7)에 저장된 10,240 전력값들 중 상대적으로 작은 값들은 불필요하다. 그러므로, 슬롯 선단부 인지 처리에 필요 충분한 값이 경로 임계값으로서 설정된다.

모드 레지스터(53)는 종래의 적분 방식과 동일한 표준 적분 모드 및 본 발명 고유의 적분 취소 모드 중 하나를 선택적으로 설정하는 데 이용된다.

비교기(54)는 샘플링 포인트 단위로, 전력값 적분부(5') 내의 가산기(6)로부터 출력된 전력 적분값과 적분 한계값 설정 레지스터(51)에 사전 설정된 전력 임계값과 비교한다. 전력 적분값이 전력 임계값보다 크면, 경로 검출 신호가 출력된다.

제2 카운터(55)는 전력 적분값이 전력 임계값에 도달한 경로의 수를 카운트한다. 카운트값은 비교기(54)로부터 경로 검출 신호가 공급될 때마다 하나씩 증가한다. 카운트값이 적분 한계 카운트 설정 레지스터(52)에 사전 설정된 경로 수에 도달하면, 타임아웃 신호가 출력된다.

스위치 회로(56)는 샘플링 포인트 단위로 RAM(7)으로부터 출력되는 제어 신호에 따라서 개방/접속(open/close)되어, 제2 카운터(55)에 의해 한번 카운트되는 경로가 다시 카운트되는 것을 방지하기 위한 것이다. 적분 개시 전의 초기 상태에서는, 스위치 회로(56)가 접속되어, 가산기(6)로부터의 출력이 비교기(54)로 공급된다. 각 슬롯에 대하여 계산된 적분값이 전력 임계값에 도달하지 않는 한, RAM(7) 내의 샘플링 포인트에 대응하는 위치에서의 제어 신호는 초기 상태로 유지되고, 그에 따라 스위치 회로(56)는 접속된다.

적분 개시로부터 수 개의 슬롯 후에, 주어진 샘플링 포인트(경로)에서 계산된 전력 적분값이 전력 임계값에 도달하면, RAM(7) 내의 검출된 경로에 대응하는 위치에서의 제어 신호의 상태는 비교기(54)로부터 출력된 경로 검출 신호의 상태에 따라서 변화한다. 후속 슬롯들의 처리 시에는, 해당 경로의 전력 적분값(전력 적분값이 전력 임계값을 초과)이 가산기(6)로부터 출력되더라도, 스위치 회로(56)는 대응하는 제어 신호에 따라서 개방되어, 출력된 전력 적분값이 비교기(54)에 공급되는 것을 방지하게된다. 이는 동일 경로가 제2 카운터(55)에 의해 반복하여 카운트되는 것을 방지한다.

하나의 AND 회로(57)는 적분 취소 모드 설정 신호와 제2 카운터(55)로부터 출력된 타임아웃 신호와의 AND 논리값을 계산하고 그 결과를 OR 회로(59)에 출력한다. 다른 AND 회로(58)는 표준 적분 모드 설정 신호와 제1 카운터(9)로부터 출력된 타임아웃 신호와의 AND 논리값을 계산하고 그 결과를 OR 회로(59)에 출력한다. OR 회로(59)는 두 AND 회로들(57 및 58) 사이의 OR 논리값을 계산하고 그 결과를 적분 종료 신호로서 출력한다.

보다 구체적으로는, 표준 적분 모드가 설정되고, 소정 회수만큼 수행된 적분의 결과로서 제1 카운터(9)로부터 타임아웃 신호가 출력되면, AND 회로(58) 및 OR 회로(59)를 통하여 적분 종료 신호가 출력되고, 적분 동작이 종료된다. 다른 한편으로, 적분 취소 모드가 설정되면, 적분 전력값이 전력 임계값을 초과한 경로의 수가 소정 경로 개수에 도달한 결과로서 제2 카운터(55)로부터 타임아웃 신호가 출력된다. 그에 따라 AND 회로(57) 및 OR 회로(59)를 통하여 적분 종료 신호가 출력되고, 적분 동작이 종료된다.

이하에서는 상기 구성을 갖는 셀 탐색 회로의 동작을 설명하겠다. 먼저, 적분 동작의 취소되지 않는 동작에 대하여 설명하겠다. 이 경우, 모드 레지스터(53)에는 표준 적분 모드가 설정된다.

셀 탐색 동작이 개시되면, 상관기(2)는 이동국의 고유 확산 코드와 수신 신호 사이의 상관을 검출한다. 검출된 상관값은 전력 변환부(4)에 의해 전력값으로 변환된다. 전력 변환부(4)로부터 출력된 전력값은 전력값 적분부(5')에 의해 적분 카운트 설정 레지스터(8)에 사전 설정된 슬롯수에 대응하는 회수만큼 반복하여 적분된다. 그 결과, 샘플링 포인트들에서의 전력 적분값이 RAM(7)에 저장된다.

RAM(7)에 저장된 전력 적분값은 DSP(25)에 출력된다. DSP(25)는 RAM(7)에 저장되어 있는, 샘플링 포인트들에서의 전력 적분값들로부터 최대 전력 적분값을 선택한다. 이러한 동작에 의하여, 그 전력 적분값에 대응하는 샘플링 포인트의 위치가 가장 가까운 기지국으로부터 송신된 전송 채널 신호의 슬롯 선단부로서 인지될 수 있다.

다음은 적분 동작이 중단되는 동작에 대하여 설명하겠다. 이 경우, 모드 레지스터(53)에는 적분 취소 모드가 설정된다. 이 적분 취소 모드가 설정되면, 적분 카운트 설정 레지스터(8)에 설정된 값은 무시된다.

셀 탐색 동작이 개시되면, 상관기(2)는 이동국의 고유 확산 코드와 수신 신호 사이의 상관을 검출한다. 검출된 상관값은 전력 변환부(4)에 의해 전력값으로 변환된다. 전력 변환부(4)로부터 출력된 전력값은 하나의 슬롯에 대하여 전력값 적분부(5')에 의해 적분된다. 샘플링 포인트들에서의 적분 전력값들은 스위치 회로(56)를 통하여 비교기(56)에 입력되어, 적분 한계값 설정 레지스터(51)에 설정된 전력 임계값이 전력 적분값들과 샘플링 포인트 단위로 비교되어진다.

전력 적분부(5')에 의해 계산된 전력 적분값이 전력 한계값 설정 레지스터(51)에 설정된 임계값보다 큰 샘플링 포인트가 있으면, 비교기(54)로부터 경로 검출 신호가 출력되고, 제2 카운터(55)의 카운트값이 하나 증가한다. 제2 카운터(55)의 값이 적분 한계 카운트 설정 레지스터(52)에 설정된 경로 수에 도달하였는지 여부가 판정된다. 만일 카운트값이 그 경로 수에 아직 도달하지 않았다면, 적분 동작이 속행된다.

그후, 슬롯 단위로 적분 처리가 수행된다. 제2 카운터(55)의 카운트값이 적분 한계 카운트 설정 레지스터(52)에 설정된 경로 수에 도달하면, 그 시점에서 적분 동작이 중단된다. 적분 동작이 종료되면, DSP(25)는 RAM(7)에 저장되어 있는, 샘플링 포인트들에서의 전력 적분값들로부터 최대 전력 적분값을 선택한다. 이러한 동작에 의하여, 그 전력 적분값에 대응하는 샘플링 포인트의 위치가 가장 가까운 기지국으로부터 송신된 전송 채널 신호의 슬롯 선단부로서 인지될 수 있다.

상술한 바와 같이, 이 실시예의 셀 탐색 방식에 따르면, 전력 임계값 및 경로 카운트 임계값이 사전에 설정된다. 각 슬롯에 대한 적분 처리에서는, 전력 적분값이 전력 임계값에 도달한 경로의 수가 소정의 경로 카운트 임계값에 도달하였는지 여부가 판정된다. 만일 경로의 수가 소정의 경로 카운트 임계값에 도달하면, 해당 슬롯에서 적분 동작이 중단된다. 이 경우, 신호 수신 감도가 높을 경우, 전력 적분값은 전력 임계값에 신속하게 도달하고, 필요한 경로 수 또한 신속하게 확보된다. 이러한 이유 때문에, 적분 시간이 단축될 수 있고, 셀 탐색 동작이 고속으로 행해질 수 있고, 전력 소모가 감소될 수 있다.

적분 한계값 설정 레지스터(51), 적분 한계 카운트 설정 레지스터(52), 및 모드 레지스터(53)의 내용들은 임의로 설정될 수 있다. 예를 들어, 상기 설정 레지스터들(51 및 52)의 내용을 재기록함으로써 사용자 선택의 임계값이 자유로이 선택될 수 있다. 또한 상기 모드 레지스터(53)의 내용을 재기록함으로써 사용자의 선택 모드가 자유로이 선택될 수 있다.

적분 한계값 설정 레지스터(51) 및 적분 한계 카운트 설정 레지스터(52) 내의 임계값들은 DSP(25)와 같은 펌웨어에 의해 자동으로 변화될 수 있다. 예를 들어, 수신 음성의 품질이 DSP(25)에 의해 모니터되고, 모니터된 수신 음성의 품질에 따라서 임계값이 설정이 변화될 수 있다. 이러한 구성에 의하여, 수신 음성 품질이 불량할 경우, 보다 많은 수의 경로가 검출될 때까지 적분이 계속될 수 있다.

예를 들어, 건물 밀도가 높은 도시에서는, 하나의 슬롯 내의 피크 개수가 증가할 것으로 기대된다. 이 경우, 큰 경로 카운트 임계값을 설정함으로써 정확한 셀 탐색이 실행될 수 있다. 상대적으로 적은 수의 반사 파 및 간섭 파가 존재하는 시골 지역에서 휴대형 단말기가 사용되는 경우, 작은 경로 카운트 임계값을 설정함으로써 고속 셀 탐색이 실행될 수 있다.

적분 한계값 설정 레지스터(51), 적분 한계 카운트 설정 레지스터(52), 및 모드 레지스터(53)의 내용들은 외부 단자(10)를 통하여 임의로 설정될 수 있다. 예를 들어, 제품 출하 전의 테스트 시에 외부 단자(10)를 통하여 여러 임계값이 설정될 경우, 적분 한계값 설정 레지스터(51) 및 적분 한계 카운트 설정 레지스터(52) 내에 설정될 임계값들의 디폴트값들이 검증될 수 있다.

상술한 바와 같이, 이 실시예의 셀 탐색 방법은 도 6에 도시된 회로 구성에 의해 실현된다. 그러나, 그것은 컴퓨터의 RAM 또는 ROM에 저장된 프로그램을 동작시킴으로써 실현될 수도 있다. 도 7은 도 6을 참조하여 설명한 셀 탐색 방법을 소프트웨어로 실현하기 위한 구성예를 도시하는 블록도이다. 도 6 및 4에서와 동일한 참조 부호는 도 7에서 동일 블록을 표시한다.

도 7을 참조하면, ROM(41)은 이 실시예의 셀 탐색 동작을 실행하기 위한 프로그램 및 각종 필요 데이터를 저장하는 판독 전용 메모리이다. RAM(7)은 프로그램에 기초한 셀 탐색 동작의 처리에서 획득되는 각종 데이터를 임시 저장하거나 또는 셀 탐색에 의해 최종 획득된 데이터를 저장하기 위한 랜덤 액세스 메모리이다. RAM(7)은 프로그램을 저장할 수도 있다.

레지스터 그룹(60)은 도 6에 도시된 적분 카운트 설정 레지스터(8), 전력 한계값 설정 레지스터(51), 적분 한계 카운트 설정 레지스터(52), 및 모드 레지스터(53)와 같은 각종 레지스터들을 포함한다. 조작부(43)는 사용자가 휴대형 단말기를 이용한 음성 통신에 필요한 조작들을 수행하거나 또는 도 6에 각종 레지스터들(51 내지 53)에 소망하는 값들을 설정하는 데 이용된다. 표시부(44)는 각종 레지스터들(51 내지 53) 내의 설정 내용들 또는 각종 메시지를 표시한다.

DSP(CPU)(25)는 주로 도 6에 도시된 셀 탐색 회로의 동작들을 실행하거나, 또는 ROM(41) 또는 RAM(7)에 저장된 프로그램에 따라서 셀 탐색에 의해 RAM(7)에 저장된 전력 적분값들로부터 최대값을 검출하여 슬롯 선단부를 찾아내는 처리를 실행한다. DSP(25)는 또한 수신 음성의 품질을 모니터하고 그 모니터 결과에 따라서 레지스터들(51 및 52)의 내용을 재기록하는 상기 처리를 수행하기도 한다. 이 경우, DSP(25)는 또한 상관기(2) 및 전력 변환부(4)의 동작들을 실행한다. 그러나, 상관기(2) 및 전력 변환부(4)는 DSP(25)와 독립적으로 구비되어 그 동작들을 수행할 수도 있다.

도 8은 소프트웨어 처리에 의해서 적분 취소 모드에서의 셀 탐색을 실행하는 동작을 설명하기 위한 플로차트이다.

도 8을 참조하면, 스텝 S21에서 기지국으로부터의 전송 채널 신호의 수신이 개시될 때, 처리중인 샘플링 포인트에 대하여, 이동국의 고유 확산 코드와 수신 신호 사이의 상관이 검출되고, 스텝 S22에서 상관값이 전력값으로 변환된다. 이와 동시에, 이 전력값은 선행 슬롯까지 동일 샘플링 포인트에 대하여 계산된 전력 적분값에 가산된다.

스텝 S23에서는 처리중인 샘플링 포인트가, 계산된 전력 적분값이 사전 설정된 전력 임계값에 도달한 샘플링 포인트로서 이미 카운트되었는지 여부가 판정된다. 스텝 S23에서 긍정이면, 플로는 스텝 S27로 진행하여 다음 샘플링 포인트를 처리한다. 스텝 S27에서 샘플링 포인트값이 하나 증가되고, 플로는 스텝 S22로 복귀하여 다음 샘플링 포인트에 대해서 상술한 것과 동일한 처리를 수행한다.

스텝 S23에서 부정이면, 플로는 스텝 S24로 진행하여 스텝 S22에서 계산된 전력 적분값이 사전 설정된 전력 임계값에 도달하였는지 여부를 판정한다. 전력 적분값이 전력 임계값보다 작으면, 플로는 스텝 S27로 진행하여 다음 샘플링 포인트를 처리한다. 스텝 S27에서 샘플링 포인트값이 하나 증가되고, 플로는 스텝 S22로 복귀하여 다음 샘플링 포인트에 대해서 상술한 것과 동일한 처리를 수행한다.

스텝 S24에서 긍정이면, 플로는 스텝 S25로 진행하여 전력 적분값이 전력 임계값에 도달한 샘플링 포인트(경로)의 수를 카운트하기 위한 카운터의 값을 증가시킨다. 스텝 S26에서는 그 시점에서의 카운트값이 사전 설정된 경로 카운트 임계값에 도달하였는지 여부가 판정된다.

만일 카운트된 경로 수가 경로 카운트 임계값보다 적으면, 플로는 스텝 S27로 진행하여 다음 샘플링 포인트를 처리한다. 스텝 S27에서 샘플링 포인트값이 하나 증가된다. 플로는 스텝 S22로 복귀하여 다음 샘플링 포인트에 대해서 상술한 것과 동일한 처리를 수행한다. 만일 카운트된 경로 수가 경로 카운트 임계값에 도달하였다면, 적분 동작이 종료된다.

상기 처리에 의하여, 신호 수신 감도가 높을 때, 적분 시간이 단축되고, 고속 셀 탐색 동작이 수행될 수 있다. 그에 따라 전력 소모가 감소될 수 있다.

제2 실시예에서는, 2개의 전압 정보, 즉 상관기(2)에 의해 획득된 동상 성분 I 및 직교 성분 Q가 전력값으로 변환되고, 전력값으로 변환된 상관값이 적분된다. 그러나, 적분 동작은 2개의 상관값, 즉 동상 성분 I 및 직교 성분 Q 각각에 대하여 수행될 수도 있다. 이 경우, 전압에 기초하여 적분된 상관값과 비교될 2개의 전압 임계값이 동상 성분 I 및 직교 성분 Q 각각에 대하여 마련된다.

제2 실시예에서는, 도 6에 도시된 가산기(6)로부터 출력된 전력 적분값이 비교기(54)로 공급된다. 그러나, RAM(7)으로부터 판독된 전력 적분값이 비교기(54)에 공급될 수도 있다. 다르게는, 전력 변환부(4)로부터 출력된 전력값이 비교기(54)에 공급될 수도 있다. 후자는, 기지국으로부터의 전송 채널 신호가 높은 전력을 이용하여 송신될 때, 슬롯 단위로 계산된 전력값이 수 개의 슬롯에 대한 적분이 없이도 저절로 전력 임계값에 도달할 수 있는 경우에 대처할 수 있다.

제2 실시예에서는, 전력 적분값 및 제어 신호가 샘플링 포인트 단위로 RAM(7)에 저장된다. 스위치 회로(56)는 RAM(7)으로부터 판독된 제어 신호에 따라서 개방/접속된다. 그러나, 동일한 샘플링 포인트가 반복하여 카운트되는 것을 방지하기 위한 구성은 이 예에 한정되지 않는다. 예를 들어, 스위치 회로(56) 대신에 AND 회로가 사용될 수도 있다. 비교기(54) 또는 RAM(7)으로부터의 전력 적분값이 AND 회로의 하나의 입력 단자에 입력되고, 카운트된 샘플링 포인트에 대하여 "0"이 되는 마스크 신호가 다른 입력 단자에 입력된다.

다음은, 본 발명의 제3 실시예를 첨부 도면을 참조하여 설명하겠다.

도 9는 본 발명의 휴대형 단말기에 포함된 통신 동기화 장치인 제3 실시예에 따른 셀 탐색 회로의 구성을 도시하는 블록도이다. 도 3 및 6에서와 동일한 참조 부호는 도 9에서 동일 블록을 표시한다.

도 9에 도시된 바와 같이, 이 실시예의 셀 탐색 회로는 A/D 변환기(1), 상관기(61), 코드 발생기(3), 전력 변환부(4), 및 전력값 적분부(62)를 포함한다. 상관기(61) 및 전력값 적분부(62)는 이 실시예의 독특한 특징이다.

A/D 변환기(1)는 상기 수신 신호를 디지털 신호로 변환한다. 상관기(61)는 이동국의 고유 확산 코드와 수신 신호 사이의 상관을 검출하기 위하여, 이동국의 온 시점으로부터 슬롯 단위로, A/D 변환기(1)로부터 입력된 디지털 신호들과 코드 발생기(3)에 의해 발생되는, 이동국들에 공통인 확산 코드와의 적분을 순차적으로 계산하여 역확산을 수행한다. 상관기(61)는 예를 들어 정합 필터 또는 슬라이딩 상관기에 의해 구성된다.

전력 변환부(4)는 슬롯 내에 사전 설정된 10,240개 샘플링 포인트 각각에 대하여 상관기(61)로부터 출력된 전압의 동상 성분 I 및 직교 성분 Q의 제곱합을 계산하여 상관의 전력값을 획득한다.

전력값 적분부(62)는, 샘플링 포인트 단위로, 수 개의 슬롯에 대하여 각 샘플링 포인트에서 전력 변환부(4)로부터 출력된 전력값을 적분한다. 전력값 적분부(62)는 선행 슬롯까지의 전력 적분값들(적분 상관값들)을 저장하기 위한 DRAM(64), 및 DRAM(64)에 저장되어 있는 선행 슬롯까지의 전력 적분값들 및 대응하는 샘플링 포인트들에서 전력 변환부(4)로부터 공급되는 현재 슬롯 내의 전력값들을 가산하기 위한 가산기(63)를 구비한다. 전력값들은 가산기(63) 및 DRAM(64)을 이용하여 적분된다.

보다 구체적으로는, 전력 변환부(4)로부터 샘플링 포인트 단위로 출력된 상관 전력값들은 DRAM(64)으로 구성된 전력값 메모리에 선두 어드레스로부터 순차적으로 저장된다. 이 경우, 하나의 슬롯(625 μsec) 내의 10,240개 샘플링 포인트에서의 전력값들이 10,240 워드의 DRAM(64)에 순차적으로 저장된다.

슬롯 선단을 검출하기 위해 DRAM(64)에 저장된 10,240개 상관 전력값들로부터 피크 포인트가 추출된다. 하나의 슬롯에 대한 데이터만 이용되는 경우 신뢰도가 불량하고, 슬롯 선단이 잘못 판정될 수 있다. 이를 방지하기 위하여, 10,240개 포인트에서의 상관 전력값들을 수 개의 슬롯에 대하여 적분하여 상관 피크를 검출하는 데 이용되는 데이터의 신뢰도를 향상시킨다.

선행 슬롯까지의 전력 적분값들이 DRAM(64)으로부터 샘플링 포인트 단위로 판독되어 가산기(63)에 공급된다. 현재 슬롯 내의 동일 샘플링 포인트에서의 전력값들이 가산되어 다시 DRAM(64)에 저장된다. 예를 들어 32개 슬롯에 대한 전력값들이 적분되고, 최대 피크를 갖는 부분이 가장 가까운 기지국으로부터 송신된 전송 채널 신호의 개시 부분으로서 최종 인지된다.

DRAM의 특성에 대하여 설명하겠다. DRAM에서는, 내부 기억 소자로서의 메모리 셀이 커패시터로 구성된다. 이러한 이유 때문에, 소정 주기마다 메모리 셀들이 재충전되지 않으면 메모리 셀들에 저장된 내용이 사라진다. 소정 주기마다 커패시터들을 충전시키는 동작을 리프레시(refresh)라 하고, 그 사이클을 리프레시 사이클이라 한다.

리프레시를 필요로 하는 DRAM은 종래에 퍼스널 컴퓨터 또는 워크스테이션의 주 메모리 또는 확장 메모리로 이용된다. 보다 구체적으로는, DRAM이 이용될 때, 메모리 셀들 외에 리프레시를 위한 제어 구성이 요구되고, 제어 부담이 크다. 종래에는, 메모리 셀들 내의 데이터를 유지함에 있어서의 단점을 고려하여, 휴대형 전화기와 같은 소형 이동 통신 단말기는 DRAM이 아니라 리프레시 동작을 요하지 않는 SRAM을 이용한다.

그러나, CDMA 통신 방식에서와 같이, 수 개의 슬롯에 대하여 적분값들을 적분하는 방식이 이용되는 경우, DRAM의 독특한 특징으로서의 리프레시 대신에 데이터 액세스(DRAM(64)으로부터 선행 슬롯까지의 전력 적분값들을 판독하고, 그들을 전력 변환부(4)로부터 공급되는 현재 슬롯 내의 전력값들에 가산하고, 그 값들을 기록하는 처리)를 수행함으로써 리프레시 제어가 생략될 수 있다. 사실상, 하나의 슬롯의 시간은 625 μsec로서 리프레시 사이클보다 작기 때문에, 적분이 수행되는 동안에 리프레시 동작이 수행될 필요가 전혀 없다.

최종 적분 사이클에서, 가산기(63)에 의한 가산을 10,240회 수행하는 동안 피크가 검출되고, 피크 포인트에 대응하는 DRAM(64)의 어드레스가 스태틱 메모리(예를 들면, 도 1에 도시되지 않은 플립플롭 또는 SRAM)에 저장된다. 그후, 10,240개 포인트에서의 적분 결과들은 DRAM(64) 상에서 사라질 수 있다. 그러므로, 최종 적분 사이클 후에도 리프레시 동작이 수행될 필요가 전혀 없다.

이 실시예에서는, 전력 적분부(62) 내의 전력값 메모리로서 DRAM(64)이 이용된다. 공지된 바와 같이, DRAM(64)의 메모리 셀들은 SRAM의 그것보다 훨씬 단순한 구성을 가질 수 있다. 이 실시예의 DRAM(64)은 또한 통상 필요한 리프레시 제어 구성을 생략할 수 있다.

그러므로, 셀 탐색에 이용되는 전력값 메모리의 회로 면적이 대폭 감소될 수 있다. 비교적 큰 메모리 용량을 필요로 하는 광대역 CDMA 방식의 휴대형 단말 장치에서도, 데이터 메모리는 종래에 전력값 메모리로서 이용되는 SRAM의 약 1/4 사이즈로 실현될 수 있다.

종래의 FDMA 또는 TDMA 통신 방식은 그다지 큰 메모리 용량을 필요로 하지 않기 때문에, SRAM이 내부 메모리로서 이용되는 경우에도 회로 면적은 거의 문제가 되지 않는다. 이와 대조적으로, CDMA 통신 방식은 큰 메모리 용량을 필요로 하여, SRAM의 이용 시에 회로 면적은 매우 크게 된다. DRAM(64)을 이용하여 내부 메모리를 형성함으로써 얻어지는 이점은 매우 크다.

이상, 전력값 적분부(62)의 내부 메모리가 DRAM(64)으로 형성되는 예를 설명하였다. 사이즈 감소가 요구되고, 리프레시 사이클보다 짧은 사이클로 데이터 액세스가 일어나는 휴대형 통신 단말기에 이용되는 또 다른 데이터 메모리 또한 DRAM을 이용하여 구성될 수 있다. 예를 들어, 입력 디지털 신호와 공통 확산 신호 사이의 상관을 검출하기 위한 정합 필터와 같은 상관기(61) 또한 내부 메모리로서 DRAM을 이용할 수 있다.

도 10은 제3 실시예에 따른 상관기(61)의 구성을 도시하는 블록도이다. 이 실시예의 상관기(61)는 16탭(16-tap) 상관기(71), 15개 DRAM(#1(72) 내지 #15(74)), 및 2개의 가산기(75 및 76)를 갖는다. 공통 확산 코드와 심벌 하나가 256개 칩을 갖는 입력 디지털 신호 사이의 적분을 계산하기 위한 상관기(61)는 256탭 상관기로서 구성될 수 있기는 하지만, 이 경우 상관기(61)의 부피가 커진다. 하나의 슬롯은 256개 칩에 의해 완전히 확산된다. 보다 구체적으로는, 하나의 슬롯은 16개 칩에 의해 각각 확산된 16개의 연속 데이터를 갖는다. 이 실시예에서는, 도 10에 도시된 바와 같이, 16탭 상관기(71)를 이용하여 16회 적분이 수행되고, 그 적분 결과들이 가산되어 출력된다.

15개 DRAM(72 내지 74)은 전압의 동상 성분 I 및 직교 성분 Q 각각에 대하여 16탭 상관기(71)에 의해 순차적으로 계산된 15개 적분 결과를 각각 저장한다. 2개의 가산기(75 및 76) 각각은 DRAM들(72 내지 74)에 저장된 제1 내지 제15 적분 결과를 16탭 상관기(71)로부터 현재 출력되는 제16 적분 결과에 가산하여 그 합계 결과를 출력한다. 가산기(75)는 전압의 동상 성분 I에 대한 결과들을 가산하고, 가산기(76)는 전압의 직교 성분 Q에 대한 결과들을 가산한다.

상술한 바와 같이, 이 실시예에서는, 전력값 적분부(62)의 내부 메모리는 DRAM(64)에 의해 구성되고, 게다가, 상관기(61) 또한 내부 메모리로서 DRAM들(72 내지 74)을 이용한다. 상술한 바와 같이, 하나의 슬롯의 시간은 625μsec로서 리프레시 사이클보다 짧다. 이러한 이유 때문에, DRAM들(72 내지 74)을 이용하여 적분이 수행될 때, 리프레시 동작이 수행될 필요가 없다. 최종 적분 사이클에서도, 가산기들(75 및 76)에 의해 모든 적분값들이 가산되어 출력된 후에, DRAM들(72 내지 74) 내의 적분 결과들이 사라질 수 있다. 그러므로, 최종 적분 사이클 후에도, 리프레시 동작이 수행될 필요가 없다.

그러므로, 이 실시예에서는, 상관기(61)의 내부 메모리 또한 매우 단순한 구성으로 실현될 수 있고, 셀 탐색에 이용되는 메모리의 회로 면적이 더욱 축소될 수 있다.

제3 실시예에서는, 2개의 전압 정보, 즉 상관기(61)에 의해 획득된 동상 성분 I 및 직교 성분 Q가 전력값으로 변환되고, 전력값으로 변환된 상관값이 적분된다. 그러나, 2개의 상관값, 즉 동상 성분 I 및 직교 성분 Q 각각에 대하여 적분 동작이 수행될 수도 있다.

제1 내지 제3 실시예에서는, 특히 휴대형 단말기가 파워 온될 때 수행되는 초기 셀 탐색에 대하여 설명하였다. 그러나, 본 발명은 대기 상태(standby state)에서 수행되는 셀 탐색에도 적용될 수 있다.

제1 내지 제3 실시예는 개별적으로 적용되거나 또는 임의로 조합될 수 있다.

본 발명의 셀 탐색 방식은 휴대형 전화기 등을 이용한 이동 통신 및 위성 통신뿐만 아니라 디지털 TV에도 적용될 수 있다.

이상과 같이, 본 발명에 따르면, 셀 탐색에 이용되는 RAM의 용량을 감소되어 셀 탐색 회로가 소형화되고 셀 탐색 동작의 속도가 증가된다. 또한, 신호 수신 상태에 따라서 셀 탐색 시간이 단축되고, 셀 탐색에 이용되는 RAM의 회로 면적이 축소되어 보다 소형의 이동 통신 단말기가 실현될 수 있으며, 전력 소모가 감소될 수 있다.

제1 내지 제3 실시예의 회로들에서의 구성 및 각 부분들 간의 결합 관계는 단지 본 발명의 구현을 위한 예일 뿐으로, 본 발명의 기술적 범위는 그 특정 실시예들에 한정되지 않는다. 즉, 본 발명의 의미 및 필수적인 특징을 벗어나지 않고서 각종 변경 및 변형이 이루어질 수 있다.

Claims

셀 탐색 방법에 있어서,

국(station)이 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 소정 단위의 슬롯들 내에서 상관 피크값을 검출하며,

상기 검출된 상관값과 비교되도록 임계값이 제공되는

것을 특징으로 하는 셀 탐색 방법.
제1항에 있어서, 상기 임계값을 초과하는 상관값은 메모리에 저장되는 것을 특징으로 하는 셀 탐색 방법.
제2항에 있어서, 상기 상관값이 상기 임계값을 초과하는 시점에 대한 타이밍 데이터가 메모리에 저장되는 것을 특징으로 하는 셀 탐색 방법.
제3항에 있어서, 상기 상관값에 대한 검출 처리는 수 개의 슬롯에 걸쳐서 수행되고, 상기 슬롯들에서 획득된 상관값들은 상기 상관 피크값을 검출하기 위해 적분되며, 상기 적분을 개시한 이후 제1(첫 번째) 슬롯에서 상기 상관값이 상기 임계값을 초과하는 경우, 상기 상관값 및 상기 상관값에 대응하는 타이밍 데이터는 상기 메모리 상의 새로운 영역에 무조건적으로 저장되는 것을 특징으로 하는 셀 탐색 방법.
제3항에 있어서, 상기 상관값에 대한 검출 처리는 수 개의 슬롯에 걸쳐서 수행되고, 상기 슬롯들에서 획득된 상관값들은 상기 상관 피크값을 검출하기 위해 적분되며, 상기 적분을 개시한 이후 제2 슬롯 및 후속 슬롯들 중 어느 하나에서 상기 상관값이 상기 임계값을 초과하고 상기 상관값이 상기 임계값을 초과하는 시점에 대한 타이밍 데이터가 상기 메모리에 이미 저장된 타이밍 데이터와 일치하는 경우, 상기 메모리에 이미 저장된 상관값에 의해 적분이 수행되고 그 결과는 동일한 영역에 저장되는 것을 특징으로 하는 셀 탐색 방법.
제3항에 있어서, 상기 상관값에 대한 검출 처리는 수 개의 슬롯에 걸쳐서 수행되고, 상기 슬롯들에서 획득된 상관값들은 상기 상관 피크값을 검출하기 위해 적분되며, 상기 적분을 개시한 이후 제2 슬롯 및 후속 슬롯들 중 어느 하나에서 상기 상관값이 상기 임계값을 초과하고 상기 상관값이 상기 임계값을 초과하는 시점에 대한 타이밍 데이터가 상기 메모리에 이미 저장된 타이밍 데이터와 일치하지 않는 경우, 상기 상관값 및 상기 상관값에 대응하는 타이밍 데이터는 상기 메모리 상의 새로운 영역에 저장되는 것을 특징으로 하는 셀 탐색 방법.
제1항에 있어서, 상기 임계값은 임의로 설정될 수 있는 것을 특징으로 하는 셀 탐색 방법.
제4항에 있어서, 상기 적분의 회수는 임의로 설정될 수 있는 것을 특징으로 하는 셀 탐색 방법.
국이 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 소정 단위의 슬롯들 내에서 상관 피크값을 검출하여 상기 입력 신호의 동기화 포인트를 검출하는 데 이용되는 통신 동기화 장치에 있어서,

상기 검출된 상관값과 소정의 임계값을 비교하기 위한 비교부

를 포함하는 것을 특징으로 하는 통신 동기화 장치.
제9항에 있어서, 상기 비교부에 의한 비교의 결과로서 획득된, 상기 임계값을 초과하는 상관값을 저장하기 위한 제1 기억부를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제10항에 있어서, 상기 상관값이 상기 임계값을 초과하는 시점에 대한 타이밍 데이터를 저장하기 위한 제2 기억부를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제11항에 있어서, 상기 상관값에 대한 검출 처리를 수 개의 슬롯에 걸쳐서 수행하고 상기 슬롯들에서 획득된 상관값들을 적분하기 위한 상관값 적분부를 더 포함하고,

상기 적분을 개시한 이후 제1 슬롯에서 상기 상관값이 상기 임계값을 초과하는 경우, 상기 상관값 및 상기 상관값에 대응하는 타이밍 데이터는 상기 제1 및 제2 기억부의 새로운 영역에 무조건적으로 저장되고,

상기 적분을 개시한 이후 제2 슬롯 및 후속 슬롯들 중 어느 하나에서 상기 상관값이 상기 임계값을 초과하는 경우, 만일 상기 상관값이 상기 임계값을 초과하는 시점에 대한 타이밍 데이터가 상기 제2 기억부에 이미 저장된 타이밍 데이터와 일치하면, 상기 제1 기억부에 이미 저장된 상관값에 의해 적분이 수행되고 그 결과는 동일한 영역에 저장되며, 만일 상기 상관값이 상기 임계값을 초과하는 시점에 대한 타이밍 데이터가 상기 제2 기억부에 이미 저장된 타이밍 데이터와 일치하지 않는 경우, 상기 상관값 및 상기 상관값에 대응하는 타이밍 데이터는 상기 제1 및 제2 기억부의 새로운 영역에 저장되는 것을 특징으로 하는 통신 동기화 장치.
제11항에 있어서, 상기 제1 및 제2 기억부는 단일 메모리 내에 제공되는 것을 특징으로 하는 통신 동기화 장치.
제9항에 있어서, 상기 임계값을 임의로 설정하기 위한 레지스터를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제12항에 있어서, 상기 적분의 회수를 임의로 설정하기 위한 레지스터를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제9항에 있어서, 상기 상관 피크값에 대한 검출 처리가 완료되는 경우 상기 검출 처리의 완료를 통지하기 위한 종료 통지부를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제11항에 있어서, 상기 제1 및 제2 기억부 중 적어도 하나에서 기억 영역의 부족이 발생하는 경우 그것을 통지하기 위한 오버플로 통지부를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제9항에 있어서, 상기 제1 기억부에 저장된 상관값들의 개수를 통지하기 위한 기록 카운트 통지부를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제12항에 있어서, 상기 장치의 구동 후에 수 개의 슬롯에 걸친 적분이 개시되는 것을 특징으로 하는 통신 동기화 장치.
국이 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 소정 단위의 슬롯들 내에서 상관 피크값을 검출하여 상기 입력 신호의 동기화 포인트를 검출하는 데 이용되는 통신 동기화 장치를 위한 컴퓨터 판독 가능한 기억 매체에 있어서,

상기 검출된 상관값과 소정의 임계값을 비교하는 비교 기능을 컴퓨터가 실현하게 하는 프로그램을 저장하는

것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
제20항에 있어서, 상기 비교 기능에 의한 비교의 결과로서 획득된, 상기 임계값을 초과하는 상관값을 메모리에 저장하도록 제어하는 제어 기능을 상기 컴퓨터가 실현하게 하는 프로그램을 더 저장하는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
제21항에 있어서, 상기 상관값이 상기 임계값을 초과하는 시점에 대한 타이밍 데이터를 메모리에 저장하도록 제어하는 제어 기능을 상기 컴퓨터가 실현하게 하는 프로그램을 더 저장하는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
셀 탐색 방법에 있어서,

국이 소정 단위의 각 슬롯마다, 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 상기 상관값에 대한 검출 처리를 수 개의 슬롯에 걸쳐서 수행하고, 상기 슬롯들에서 획득된 상관값들을 적분하여 상관 피크값을 검출하고,

상기 적분 처리는 적분 상관값이 기준 설정값에 도달한 경로의 개수가 경로 카운트 설정값에 도달할 때 종료되는

것을 특징으로 하는 셀 탐색 방법.
제23항에 있어서, 적분 상관값이 상기 기준 설정값에 도달하였는지 여부를 검사하는 비교는 전력값에 기초하여 수행되는 것을 특징으로 하는 셀 탐색 방법.
제23항에 있어서, 적분 상관값이 상기 기준 설정값에 도달하였는지 여부를 검사하는 비교는 전압값에 기초하여 수행되는 것을 특징으로 하는 셀 탐색 방법.
제23항에 있어서, 상기 기준 설정값은 임의로 설정될 수 있는 것을 특징으로 하는 셀 탐색 방법.
제23항에 있어서, 상기 경로 카운트 설정값은 임의로 설정될 수 있는 것을 특징으로 하는 셀 탐색 방법.
셀 탐색 방법에 있어서,

국이 소정 단위의 각 슬롯마다, 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 상기 상관값에 대한 검출 처리를 수 개의 슬롯에 걸쳐서 수행하고, 상기 슬롯들에서 획득된 상관값들을 적분하여 상관 피크값을 검출하고,

상기 방법은 적분 상관값이 기준 설정값에 도달한 경로의 개수가 경로 카운트 설정값에 도달할 때 상기 적분 처리가 종료되는 제1 모드, 및 소정 회수만큼 적분이 수행되는 제2 모드를 갖는 것을 특징으로 하는 셀 탐색 방법.
제28항에 있어서, 상기 제1 및 제2 모드는 임의로 선택되어 설정될 수 있는 것을 특징으로 하는 셀 탐색 방법.
국이 소정 단위의 각 슬롯마다, 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 상기 상관값에 대한 검출 처리를 수 개의 슬롯에 걸쳐서 수행하고, 상기 슬롯들에서 획득된 상관값들을 적분하여 상관 피크값을 검출하고, 그에 따라 상기 입력 신호의 동기화 포인트를 검출하는 데 이용되는 통신 동기화 장치에 있어서,

계산된 적분 상관값과 기준 설정값을 비교하기 위한 비교부

를 포함하는 것을 특징으로 하는 통신 동기화 장치.
제30항에 있어서, 상기 비교부에 의한 비교의 결과로서 획득된, 적분 상관값이 상기 기준 설정값에 도달한 경로의 개수를 카운트하기 위한 카운트부를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제31항에 있어서, 상기 카운트에 의한 카운트가 경로 카운트 설정값에 도달할 때 적분이 종료되는 것을 특징으로 하는 통신 동기화 장치.
제30항에 있어서, 상기 기준 설정값을 임의로 설정하기 위한 레지스터를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제30항에 있어서, 상기 기준 설정값을 임의로 설정하기 위한 외부 단자를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제30항에 있어서, 상기 비교부에 의한 비교는 전력값에 기초하여 수행되는 것을 특징으로 하는 통신 동기화 장치.
제30항에 있어서, 상기 비교부에 의한 비교는 전압값에 기초하여 수행되는 것을 특징으로 하는 통신 동기화 장치.
제30항에 있어서, 상기 비교부는 적분을 수행하기 위한 가산기로부터 출력된 적분 상관값과 상기 기준 설정값을 비교하는 것을 특징으로 하는 통신 동기화 장치.
제30항에 있어서, 상기 비교부는 계산된 적분 상관값들을 저장하기 위한 메모리로부터 출력된 적분 상관값과 상기 기준 설정값을 비교하는 것을 특징으로 하는 통신 동기화 장치.
제32항에 있어서, 상기 경로 카운트 설정값을 임의로 설정하기 위한 레지스터를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제32항에 있어서, 상기 경로 카운트 설정값을 임의로 설정하기 위한 외부 단자를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
국이 소정 단위의 각 슬롯마다, 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 상기 상관값에 대한 검출 처리를 수 개의 슬롯에 걸쳐서 수행하고, 상기 슬롯들에서 획득된 상관값들을 적분하여 상관 피크값을 검출하고, 그에 따라 상기 입력 신호의 동기화 포인트를 검출하는 데 이용되는 통신 동기화 장치에 있어서,

상기 검출된 상관값 또는 상기 상관값을 전력값으로 변환하기 위한 전력 변환 장치로부터 출력된 값과 기준 설정값을 비교하기 위한 비교부

를 포함하는 것을 특징으로 하는 통신 동기화 장치.
국이 소정 단위의 각 슬롯마다, 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 상기 상관값에 대한 검출 처리를 수 개의 슬롯에 걸쳐서 수행하고, 상기 슬롯들에서 획득된 상관값들을 적분하여 상관 피크값을 검출하고, 그에 따라 상기 입력 신호의 동기화 포인트를 검출하는 데 이용되는 통신 동기화 장치에 있어서,

적분 상관값이 기준 설정값에 도달한 경로의 개수가 경로 카운트 설정값에 도달할 때 적분이 종료되는 제1 모드, 및 소정 회수만큼 적분이 수행되는 제2 모드를 갖는 것을 특징으로 하는 통신 동기화 장치.
제42항에 있어서, 상기 제1 및 제2 모드를 임의로 선택하여 설정하기 위한 레지스터를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
제42항에 있어서, 상기 제1 및 제2 모드를 임의로 선택하여 설정하기 위한 외부 단자를 더 포함하는 것을 특징으로 하는 통신 동기화 장치.
국이 소정 단위의 각 슬롯마다, 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 상기 상관값에 대한 검출 처리를 수 개의 슬롯에 걸쳐서 수행하고, 상기 슬롯들에서 획득된 상관값들을 적분하여 상관 피크값을 검출하는 셀 탐색 동작을 위한 컴퓨터 판독 가능한 기억 매체에 있어서,

적분 상관값이 기준 설정값에 도달한 경로의 개수가 경로 카운트 설정값에 도달할 때 적분을 종료하는 기능을 컴퓨터가 실현하게 하는 프로그램을 저장하는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
국이 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 소정 단위의 슬롯들 내에서 상관 피크값을 검출하는 셀 탐색 동작을 수행하기 위한 통신 동기화 장치에 있어서,

상기 셀 탐색 동작에 이용되는 메모리로서 다이내믹 RAM

을 포함하는 것을 특징으로 하는 통신 동기화 장치.
제46항에 있어서, 상기 다이내믹 RAM은 상기 셀 탐색 동작에서의 적분 결과들을 저장하기 위한 메모리로서 이용되는 것을 특징으로 하는 통신 동기화 장치.
제46항에 있어서, 상기 다이내믹 RAM에서는 그것의 리프레시 사이클 내에 데이터 액세스가 일어나는 것을 특징으로 하는 통신 동기화 장치.
국이 소정 단위의 수 개의 슬롯들 각각마다, 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 상기 슬롯들에서 획득된 상관값들을 적분하여 상관 피크값을 검출하는 셀 탐색 동작을 수행하기 위한 통신 동기화 장치에 있어서,

상기 상관값들의 적분 결과들을 저장하는 데 이용되는 메모리로서 다이내믹 RAM

을 포함하는 것을 특징으로 하는 통신 동기화 장치.
국이 소정 단위의 수 개의 슬롯들 각각마다, 입력 신호와 상기 국 자체에 의해 발생되는 확산 코드 사이의 상관값을 검출하고, 상기 슬롯들에서 획득된 상관값들을 적분하여 상관 피크값을 검출하는 셀 탐색 동작을 수행하기 위한 통신 동기화 장치에 있어서,

상기 확산 코드를 분할함으로써 얻어지는 각 소단위(subunit)마다 상관값을 검출하여, 상기 상관값들을 메모리에 저장하고, 모든 소단위의 상관값들의 합을 출력하는 방식으로 상기 슬롯들 내의 상관값들을 검출하는 상관기 내의 메모리로서 다이내믹 RAM이 이용되는 것을 특징으로 하는 통신 동기화 장치.
휴대형 단말 장치에 있어서,

적어도 무선 채널을 통한 음성 통신의 기능을 갖는 휴대형 전화기 내의 메모리로서 다이내믹 RAM이 이용되는 것을 특징으로 하는 휴대형 단말 장치.
제51항에 있어서, 상기 다이내믹 RAM에서는 그것의 리프레시 사이클 내에 데이터 액세스가 일어나는 것을 특징으로 하는 휴대형 단말 장치.