KR20000065754A - 반도체소자의 미세패턴 제조방법 - Google Patents

반도체소자의 미세패턴 제조방법 Download PDF

Info

Publication number
KR20000065754A
KR20000065754A KR1019990012383A KR19990012383A KR20000065754A KR 20000065754 A KR20000065754 A KR 20000065754A KR 1019990012383 A KR1019990012383 A KR 1019990012383A KR 19990012383 A KR19990012383 A KR 19990012383A KR 20000065754 A KR20000065754 A KR 20000065754A
Authority
KR
South Korea
Prior art keywords
pattern
semiconductor device
manufacturing
photoresist
temperature
Prior art date
Application number
KR1019990012383A
Other languages
English (en)
Other versions
KR100367502B1 (ko
Inventor
정재창
김진수
김형기
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR10-1999-0012383A priority Critical patent/KR100367502B1/ko
Priority to TW089103557A priority patent/TWI274966B/zh
Priority to US09/524,024 priority patent/US6403287B1/en
Priority to JP2000108608A priority patent/JP3883777B2/ja
Publication of KR20000065754A publication Critical patent/KR20000065754A/ko
Application granted granted Critical
Publication of KR100367502B1 publication Critical patent/KR100367502B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner

Abstract

본 발명은 반도체소자의 미세패턴 제조방법에 관한 것으로서, 스핀 도포되는 감광막을 보관조에서 분사노즐로 이동되는 동안에 30℃ 이상으로 온도를 상승시켜 도포하면 노광후 열처리가 지연되어도 고농도의 아민이 존재하는 분위기에서도 양호한 패턴을 형성하였으므로, 간단한 공정으로 아민에 의한 패턴 불량을 방지하여 아민 제거를 위한 설비가 불필요하고 공정수율이 향상된다.

Description

반도체소자의 미세패턴 제조방법{Manufacturing method for fine pattern of semiconductor device}
본 발명은 반도채소자의 제조방법에 관한 것으로서, 특히, 감광막 도포시의 간단한 온도 조작으로 노광후 베이크 지연에 대한 내성을 향상시켜 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법에 관한 것이다.
반도체 제조의 미세 가공 공정에서 고감도를 달성하기 위해, 근래에는 화학증폭형 원자외선(DUV: Deep Ultra Violet) 포토레지스트가 각광을 받고 있으며, 그 조성은 광산 발생체(photoacid generator)와 산에 민감하게 반응하는 구조의 매트릭스 고분자 및 용매를 배합하여 제조한다.
이러한 포토레지스트의 작용 기전은, 비노광영역이 패턴이 되는 포지티브 포토레지스트의 경우, 광산발생제가 광원으로부터 자외선 빛을 받게되면 산을 발생시키고, 이렇게 발생된 산에 의해 매트릭스 고분자의 주쇄 또는 측쇄가 반응하여 분해되거나 고분자의 극성이 크게 변하여, 현상액에 의해 용해되어 없어지게 된다. 반면, 빛을 받지 않은 부분은 본래의 구조를 그대로 갖기 때문에 현상액에 녹아 없어지지 않게 된다. 이렇게 하여 마스크의 상을 기판 위에 양화상으로 남길 수 있게 된다. 이와 같은 리소그래피 공정에서 해상도는 광원의 파장에 의존하여 광원의 파장이 작아질수록 미세 패턴을 형성시킬 수 있다.
일반적으로 포토 레지스트는 우수한 에칭 내성과 내열성 및 접착성이 요구되며, 그 외에도 ArF 감광막으로 사용되는 포토레지스트는 2.38% 테트라메틸암모늄하이드록사이드(TMAH) 수용액에 현상 가능한 것이 바람직하다. 그러나, 이들 모든 성질을 만족하는 중합체를 합성하기는 매우 어렵다. 예를 들어 주쇄가 폴리(아크릴레이트)계인 중합체의 합성은 쉬우나 에칭내성의 확보 및 현상 공정에 문제가 있다. 이러한 에칭 내성은 주쇄(main chain) 혹은 측쇄(side chain)에 지방족환 단위체를 넣어줌으로써 증가시킬 수 있다. (reference). 그러나 주쇄 혹은 측쇄에 지방족환 단위체를 넣어줌으로써 ArF 감광제로 사용이 가능하나 지방족환 단위체의 도입이 실제 반도체 제조 공정에서 중대한 문제를 발생시켰다. 즉 노광후 지연(post exposure delay)현상이 있는 경우, 외부 대기의 아민(amine contamination)에 의해 노광에 의해 발생된 산이 소멸되어 미세 패턴을 얻을 수 없거나 혹은 T-top이 발생되는 등의 문제점이 노출되었다. 이러한 현상은 특히, 외부(environment)의 아민 농도가 30ppb 이상일 경우에는 더욱 두드러지게 나타나기 때문에 공정시에 대기의 아민량을 극소화하는 대책이 요구되었다.
이런 현상을 극복하기 위해, ①감광제에 아민을 넣어주는 방법과 ② sweet 광산발생제(sweet photo acid generato)을 사용하는 방법(Frank Houlihan et. al., Journal of photopolymer science and technology, volume 11, number3, 1998, 419 ∼430 page ), 혹은 ③ 감광제의 수지 자체를 개량하는 방법(J. Byers et. al., Journal of photopolymer science and technology, volume 11, number3, 1998, 465 ∼474 page) 등이 사용되었으나, 이런 방법들은 외부 대기의 아민 농도가 적어도 5ppb 이하일 때 비로소 효과를 갖는 것이므로, 대기중의 아민농도를 제어하기 위해 별도의 추가공정이 요구되며, 이는 공정비용의 상승을 초래하였다.
종래 기술에 따른 반도체소자의 미세패턴 제조방법은, 아민 잔존량이 35ppm인 분위기에서 하기 화학식1의 지방족환 단위체로만 구성된 수지1g과, 광산 발생제인 트리페닐설포늄 트리플레이트(triphenyl sulfonium triflate) 0.012g을 프로필렌 글리콜 메틸에테르 아세테이트(propylene glycol methyl ether acetate) 용매 7g에 녹여 감광제를 형성한다.
〈화학식 1〉
그후, 상기 감광제를 헥사메틸디실라잔(hexamethyldisilazane; HMDS)으로 전처리된 웨이퍼 위에 감광제 온도를 23℃로 유지하는 통상의 방법으로 스핀코팅한 후, 150℃에서 90초간 소프트 베이크(soft bake) 한다.
그다음 ArF 노광 장비를 이용하여 10∼29mJ/cm2까지 1mJ/cm2 씩 노광양을 증가시켜 가면서 20개의 다이(Die)를 순차적으로 노광한후 웨이퍼를 20분간 지연시키다.
그후, 상기 웨이퍼를, 140℃에서 90초간 노광후 열처리(post exposure bake)하고, 2.38wt%의 TMAH 수용액으로 현상하여 감광막 패턴을 형성하였다.
상기와 같은 종래 기술에 따른 반도체소자의 미세패턴 형성방법은 상온 23℃에서 보관하는 감광제를 그 온도 그대로 기판상에 도포하고, 후속 공정을 진행하게 되는데, 선택 노광후에 바로 노광후 열처리를 실시하지 못하고, 작업이 지연되는 경우에는 20분 정도 지연되어도 작업 환경에서의 아민의 침투에 의해 도면1에서와 같이 윗 부분이 두꺼워 지는 T톱 현상이 발생되어 패턴이 무너지는 현상이 일어나는 문제점이 있다.
이러한 문제를 해결하기 위해, 본원 발명은 고농도의 아민이 존재하는 분위기하에서도 우수한 포토레지스트 패턴을 얻을 수 있는 반도체소자의 미세패턴 제조방법을 제공하는 것을 목적으로 한다.
도 1은 종래 기술에 따른 반도체소자의 미세패턴이 형성되어있는 상태의 SEM 사진.
도 2는 본 발명에 따른 반도체소자의 미세패턴이 형성되어있는 상태의 SEM 사진.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체소자의 미세패턴 제조방법의 특징은,
반도체기판상에 감광막을 도포하고 사진 노광과 노광후 열처리 및 현상하여 감광막패턴을 형성하는 공정을 구비하는 반도체소자의 미세패턴 제조방법에 있어서,
상기 감광막의 도포 공정시에 감광제를 보관온도에서 30∼80℃의 온도로 상승시켜 도포하는 공정을 구비함에 있다.
본 발명의 다른 특징은,
반도체기판을 제공하는 단계와,
상기 반도체기판을 전처리하는 단계와,
상기 반도체기판에 감광제를 도포하되, 보관온도에서 30∼80℃의 온도로 상승시켜 도포하는 공정과,
상기 감광막을 선택 노광하는 공정과,
상기 감광막을 노광후 열처리하는 공정과,
상기 감광막을 현상하여 감광막패턴을 형성하는 공정을 구비함에 있다.
이하, 구체적인 실시예를 들어 본 발명에 따른 반도체소자의 미세패턴 제조방법에 관하여 보다 상세히 설명한다.
본 발명자들은 노광후 지연(post exposure delay)에 강한 감광제를 제조하는 방법에 대해 중점적으로 연구한 결과 감광제의 도포 공정에서 온도를 올려주는 간단한 조작으로 노광후 지연에 대한 내성이 강한 감광제를 만들 수 있다는 놀라운 사실을 알게 되었다.
먼저, 아민 잔존량이 35ppb인 분위기하에서, 상기 화학식1의 지방족환 단위체로만 구성된 수지1g과, 광산 발생제인 트리페닐설포늄 트리플레이트(triphenyl sulfonium triflate) 0.012g을 프로필렌 글리콜 메틸에테르 아세테이트(propylene glycol methyl ether acetate) 용매 7g에 녹여 감광제를 형성하고, HMDS로 전처리한 웨이퍼를 준비한다.
그다음 상기 감광제 온도를 보관 온도인 23℃에서 분사노즐로 가는 도중에 가열 수단을 이용하여 30∼80℃ 정도의 온도로 가열한 상태에서 통상의 방법으로 스핀코팅한 후, 150℃에서 90초간 소프트 베이크(soft bake) 한다.
그다음 ArF 노광 장비를 이용하여 10∼29mJ/cm2까지 1mJ/cm2 씩 노광양을 증가시켜 가면서 20개의 다이(Die)를 순차적으로 노광한후 웨이퍼를 20분간 지연시키다.
그후, 상기 웨이퍼를, 140℃에서 90초간 노광후 열처리(post exposure bake)하고, 2.38wt%의 TMAH 수용액으로 현상하여 감광막 패턴을 형성하면, 도2에서와 같은 양호한 수직 패턴을 얻을 수 있다.
상기에서 지방족환 단위체가 많이 도입된 수지들을 웨이퍼 위에 코팅시키면 분자들 사이에 커다란 빈공간(공극)이 많이 생기며, 이러한 공극들은 노광에 의해 발생된 산을 감광막 위로 배출되기 쉽게하고 또한 노광에 의해 발생된 산을 없에 주는 아민의 침투를 용이 하게 한다. 따라서 노광후 지연이 발생되면 외부 아민이 광원에 의해 발생된 산을 중화시키고 또한 현상직전 산의 확산을 위해 고온에서 구워줄 때(bake) 산이 증발하여 화학 증폭역할을 수행치 못하여 미세패턴 형성을 불가능 하게하는데, 본원 발명과 같이 도포시의 감광제의 온도를 올려주는 것에 의해 공극이 크기가 감소되어 양호한 패턴이 형성된다.
본 발명에 따른 반도체소자의 미세패턴 제조방법은, 스핀 도포되는 감광막을 보관조에서 분사노즐로 이동되는 동안에 30℃ 이상으로 온도를 상승시켜 도포하면 노광후 열처리가 지연되어도 고농도의 아민이 존재하는 분위기에서도 양호한 패턴을 형성하였으므로, 간단한 공정으로 아민에 의한 패턴 불량을 방지하여 아민 제거를 위한 설비가 불필요하고 공정수율이 향상되는 효과가 있다.

Claims (2)

  1. 반도체기판상에 감광막을 도포하고 사진 노광과 노광후 열처리 및 현상하여 감광막패턴을 형성하는 공정을 구비하는 반도체소자의 미세패턴 제조방법에 있어서,
    상기 감광막의 도포 공정시에 감광제를 보관온도에서 30∼80℃의 온도로 상승시켜 도포하는 공정을 구비하는 반도체소자의 제조방법.
  2. 반도체기판을 제공하는 단계와,
    상기 반도체기판을 전처리하는 단계와,
    상기 반도체기판에 감광제를 도포하되, 보관온도에서 30∼80℃의 온도로 상승시켜 도포하는 공정과,
    상기 감광막을 선택 노광하는 공정과,
    상기 감광막을 노광후 열처리하는 공정과,
    상기 감광막을 현상하여 감광막패턴을 형성하는 공정을 구비하는 반도체소자의 미세패턴 제조방법.
KR10-1999-0012383A 1999-04-08 1999-04-08 반도체소자의 미세패턴 제조방법 KR100367502B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-1999-0012383A KR100367502B1 (ko) 1999-04-08 1999-04-08 반도체소자의 미세패턴 제조방법
TW089103557A TWI274966B (en) 1999-04-08 2000-03-01 Process for forming a photoresist pattern improving resistance to post exposure delay effect
US09/524,024 US6403287B1 (en) 1999-04-08 2000-03-10 Process for forming a photoresist pattern improving resistance to post exposure delay effect
JP2000108608A JP3883777B2 (ja) 1999-04-08 2000-04-10 フォトレジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0012383A KR100367502B1 (ko) 1999-04-08 1999-04-08 반도체소자의 미세패턴 제조방법

Publications (2)

Publication Number Publication Date
KR20000065754A true KR20000065754A (ko) 2000-11-15
KR100367502B1 KR100367502B1 (ko) 2003-01-10

Family

ID=19579164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0012383A KR100367502B1 (ko) 1999-04-08 1999-04-08 반도체소자의 미세패턴 제조방법

Country Status (4)

Country Link
US (1) US6403287B1 (ko)
JP (1) JP3883777B2 (ko)
KR (1) KR100367502B1 (ko)
TW (1) TWI274966B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030043724A (ko) * 2001-11-27 2003-06-02 엔이씨 일렉트로닉스 코포레이션 반도체 장치 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875415B2 (en) * 2005-12-30 2011-01-25 Intel Corporation Helical pixilated photoresist
JP2007305697A (ja) * 2006-05-09 2007-11-22 Az Electronic Materials Kk フォトレジストの塗布方法
CN110928149B (zh) * 2018-09-20 2024-04-19 长鑫存储技术有限公司 关键尺寸的控制方法及控制系统
US10994300B2 (en) 2018-11-27 2021-05-04 Service Support Specialties, Inc Method and/or system for coating a substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59114820A (ja) * 1982-12-21 1984-07-03 Fujitsu Ltd パタ−ン形成方法
JP3000745B2 (ja) * 1991-09-19 2000-01-17 富士通株式会社 レジスト組成物とレジストパターンの形成方法
JP3115134B2 (ja) * 1992-11-27 2000-12-04 松下電器産業株式会社 薄膜処理装置および薄膜処理方法
US6159653A (en) * 1998-04-14 2000-12-12 Arch Specialty Chemicals, Inc. Production of acetal derivatized hydroxyl aromatic polymers and their use in radiation sensitive formulations
US6174651B1 (en) * 1999-01-14 2001-01-16 Steag Rtp Systems, Inc. Method for depositing atomized materials onto a substrate utilizing light exposure for heating
US6177238B1 (en) * 1999-06-04 2001-01-23 Xerox Corporation Ink jet printheads containing arylene ether alcohol polymers and processes for their formation
JP2001068490A (ja) * 1999-08-27 2001-03-16 Sony Corp 回転塗布装置および回転塗布方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030043724A (ko) * 2001-11-27 2003-06-02 엔이씨 일렉트로닉스 코포레이션 반도체 장치 제조 방법

Also Published As

Publication number Publication date
KR100367502B1 (ko) 2003-01-10
JP2000311854A (ja) 2000-11-07
TWI274966B (en) 2007-03-01
US6403287B1 (en) 2002-06-11
JP3883777B2 (ja) 2007-02-21

Similar Documents

Publication Publication Date Title
JP3277114B2 (ja) 陰画調レジスト像の作製方法
KR100692230B1 (ko) 전자 빔 노광에 의한 193㎚ 감광성 포토레지스트 재료의 변형
TW573213B (en) Photoresist composition for deep UV radiation
JP3158710B2 (ja) 化学増幅レジストパターンの形成方法
JP2001109165A (ja) パターン形成方法
EP1247141A1 (de) Erzeugung von resiststrukturen
US5532113A (en) Method of making microelectronic structures utilzing photoresists containing C3 C12 water soluble sugar crosslinking agents
CN111948904B (zh) 光刻胶组合物、用它形成光刻图案的方法及其用途
EP0492256B1 (de) Photolithographische Strukturerzeugung
WO2003050613A3 (en) Method and apparatus for modification of chemically amplified photoresist by electron beam exposure
KR20010015280A (ko) 포토레지스트패턴의 형성방법
KR20000034146A (ko) 신규의 포토레지스트용 단량체, 그의 공중합체및 이를 이용한포토레지스트 조성물
JPH0943848A (ja) レジスト材料及びレジストパターンの形成方法
JP4625033B2 (ja) 厚膜ペーストと適合性のｕｖ放射遮断保護層
US20010001703A1 (en) Method for the formation of resist patterns
US6340556B1 (en) Tailoring of linewidth through electron beam post exposure
JP4527827B2 (ja) フォトレジスト架橋剤、フォトレジスト組成物、フォトレジストパターン形成方法、および半導体素子
DE69935938T2 (de) Ein strahlungsempfindliches Material und Verfahren zur Herstellung von einem Muster damit
JP2021517562A (ja) レジスト用途の光酸発生剤としての環状スルホン酸エステル化合物
KR100367502B1 (ko) 반도체소자의 미세패턴 제조방법
JP3441167B2 (ja) 感光性組成物及びそれを用いたパターン形成方法
EP0453610B1 (de) Verfahren zur Erzeugung einer Resiststruktur
TWI307451B (en) Photoresist composition
JP3011110B2 (ja) レジスト材料
KR20000056355A (ko) 고농도의 아민 존재하에서 우수한 특성을 갖는 포토레지스트 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee