KR20000064787A

KR20000064787A - Ic 소켓

Info

Publication number: KR20000064787A
Application number: KR1019980707617A
Authority: KR
Inventors: 마사또 사까따; 사또루 자마; 히또시 유자와; 가즈또 오노
Original assignee: 후루까와 준노스께; 후루까와덴끼고오교 가부시끼가이샤
Priority date: 1997-01-29
Filing date: 1998-01-28
Publication date: 2000-11-06
Also published as: EP0896401A1; EP0896401A4; US6123552A; WO1998033248A1; TW400666B

Abstract

복수의 컨택트 핀 (1) 을 갖는 IC 소켓. 복수의 컨택트핀 (1) 은, 일단을, 장착된 반도체소자 (13) 의 전극 피치에, 타단을, 접속된 외부접속체의 전기적 접속단자의 피치에 각각 합쳐서 매트릭스형상으로 배치되어 있다.

Description

ＩＣ 소켓

반도체소자의 고밀도화가 진행되면서 전극으로서 접속용 땜납 볼을 어레이형상 또는 매트릭스형상으로 배열된 반도체소자로서 볼 그리드 어레이 (BGA : Ball Grid Array), 핀 그리드 어레이 (PGA : Pin Grid Araay), 또는 땜납 볼이 탑재되어 있지 않는 랜드 그리드 어레이 (LGA : Land Grid Array) 등의 IC 패키지의 수요가 급속히 늘고 있다.

이들 IC 패키지는, 반도체소자의 고밀도화에 따라 전극간 피치가 1.0 ㎜ → 0.8 ㎜ → 0.5 ㎜ 등으로 작아지는 경향이 있다.

그런데, 일반적으로 반도체소자는 제조한 후 번-인 테스트 (burn-in test) 가 행해진다. 번-인 테스트는 반도체소자를 IC 소켓에 장착하고 소정 조건하에서 가열하여 전기적 특성을 시험하는 것이다.

종래, IC 소켓은, 반도체소자의 전극에 접촉하는 컨택트 핀이 반도체소자의 전극간 피치와 같아지도록 합성수지에 매입되어 있다. 컨택트 핀은, 일단이 반도체소자의 전극에 접촉됨과 동시에, 타단의 소켓 외부로 연장된 다리부는, 프린트 기판에 삽입·접속되어 외부시험기 등에 접속된다.

이 프린트 기판은, 배선판임과 동시에 반도체소자의 전극간 피치와 동등하게 설정된 컨택트 핀의 미세한 피치를 외부시험기 등과의 접속단자간 피치로 확대 변환시키는 기능를 가지고 있다. 예컨대, 컨택트 핀의 피치를 1.0 ㎜ 에서 외부시험기의 접속단자간 피치 1.27 ㎜ 나 2.54 ㎜ 로 확대 변환시키거나 반도체소자의 전극배열이 매트릭스형상인 경우에, 컨택트 핀의 배열을 매트릭스형상으로 확대 변환시키거나 배열 그 자체를 변환시키거나 한다.

그런데, 반도체소자의 전극간 피치가 좁아지고 또 전극배치가 매트릭스형상이 되는 등 2 차원이 진행되면, IC 소켓에서의 컨택트 핀의 피치를 확대 변환시키기 위해 사용되는 프린트 기판은, 4 ∼ 8 층 또는 10 층 등 다층 프린트 기판을 사용하지 않으면 안되게 된다.

그러나, 프린트 기판이 다층화되면, 제조비용이 상승하기 때문에 반도체소자의 번-인 테스트에 필요한 비용도 상승한다는 문제가 있었다.

본 발명은 상기 점을 감안하여 이루어진 것으로, 고가의 다층 프린트 기판을 사용하지 않고 반도체소자의 전기적 특성의 검사를 저렴한 가격으로 행할 수 있는 IC 소켓을 제공하는 것을 목적으로 한다.

발명의 개시

본 발명에서는 상기 목적을 달성하기 위해, 복수의 컨택트 핀을 갖는 IC 소켓으로, 상기 복수의 컨택트 핀은, 일단을, 장착된 반도체소자의 전기 피치에, 타단을, 접속된 외부접속체의 전기적 접속단자의 피치에 각각 합치시켜 매트릭스형상으로 배치되어 있는 구성으로 한 것이다.

바람직하게는 상기 복수의 컨택트 핀은, 단일한 면내에서 평행하게 배열되는 복수의 리드를 갖는 복수의 리드프레임으로 구성되고, 각 리드프레임은, 상기 복수의 리드의 일단측이, 장착된 상기 반도체소자의 전극 피치에, 상기 복수의 리드의 타단측이, 접속되는 상기 외부접속체의 전기적 접속단자의 피치에 각각 합치되고 또 상기 복수의 리드의 일단측과 타단측이 상기 단일한 면에 대해 단차부를 통해 거의 평행하게 절곡되며 복수 적층되어 상기 복수의 컨택트 핀을 형성하고 있는 구성으로 한다.

또 바람직하게는 상기 각 리드프레임은, 상기 복수의 리드의 일단측에 원호형상으로 성형된 스프링부가 형성되고, 상기 복수의 리드는, 상기 스프링부의 근방을 전기절연성의 합성수지로 배열방향으로 고정된 제 1 고정부가 형성되어 있는 구성으로 한다.

또한, 바람직하게는 상기 각 리드프레임은, 상기 복수의 리드의 타단측을 전기절연성의 합성수지로 배열방향으로 고정된 제 2 고정부가 형성되어 있는 구성으로 한다.

바람직하게는 상기 복수의 컨택트 핀은, 상기 반도체소자를 장착하는 일단측에 각 컨택트 핀을 위치결정하는 격자구멍판 (perforated plate) 을 배치한다.

또, 바람직하게는 상기 제 1 고정부 또는 제 2 고정부에 의해, 상기 리드프레임을 복수 적층했을 때의 리드 양단의 피치를, 상기 반도체소자의 전극 피치와 상기 외부접속체의 전기적 접속단자의 피치에 각각 합치시킨다.

제 1 발명에 의하면 IC 소켓이 예컨대 번-인 테스트를 행하는 외부시험기 등, 외부접속체의 단자에 직접 접속된다. 따라서, 피치 변환용 고가의 다층 프린트 기판을 사용할 필요가 없어진다. 이때, IC 소켓은, 반도체소자측이 되는 복수의 컨택트 핀의 일단의 배치가 2 차원인 경우, 외부접속체측이 되는 복수의 컨택트 핀의 타단의 배치의 피치는, 반드시 2 차원적으로 확대될 필요는 없으며 일차원적으로 확대되어도 된다.

제 2 발명에 의하면 리드프레임을 절곡할 때에 단차부의 높이를 적절히 변경함으로써, 리드의 외부접속체측이 되는 타단에서 리드의 배열방향에 직교하는 방향에서의 피치를 리드프레임의 적층간격으로 설정할 수 있다. 이때, 리드의 배열방향의 피치는 리드프레임의 작성시에 임의로 결정할 수 있다.

따라서, 제 2 발명의 IC 소켓은, 복수의 컨택트 핀의 피치가 반도체소자의 전극 피치부터 외부접속체의 전기적 접속단자의 피치까지 확대 변환되기 때문에, 양면 적층판이나 4 층 적층판 등의 저렴한 프린트 기판을 사용하는 것으로 된다.

제 3 발명에 의하면 각 리드프레임 내에 있는 복수의 컨택트 핀에서 스프링부의 근방을 합성수지로 고정하였기 때문에, 각 컨택트 핀은 배열위치와는 관계없이 반도체소자의 전극에 대해 일정한 스프링압을 작용시킨다.

제 4 발명에 의하면 각 리드프레임 내에 있는 복수의 컨택트 핀에서 외부접속체측이 되는 타단측을 합성수지로 고정하였기 때문에, 복수의 컨택트 핀은 외부접속체측에서의 피치가 일정하게 유지된다.

제 5 발명에 의하면 복수의 컨택트 핀은 격자구멍판에 의해 반도체소자측에서의 피치가 일정하게 유지된다.

제 6 발명에 의하면 리드프레임의 제작 시에 반도체소자의 전극 피치나 외부접속체의 전기적 접속단자의 피치가 결정되어 IC 소켓의 조립이 용이하다.

본 발명은 LSI, 베어칩 (bare chip) 등의 반도체소자의 전기적 특성을 검사할 때에 사용되는 IC 소켓에 관한 것이다.

도 1a 내지 도 1c 는 본 발명의 IC 소켓의 제 1 실시예를 설명하는 것으로 IC 소켓에 사용된 소켓 본체의 제작공정도.

도 2 는 상기 IC 소켓을 케이스에 장착하여 IC 소켓의 전기적 특성을 측정할 때의 상태를 도시한 단면도.

도 3 은 본 발명의 IC 소켓의 제 2 실시예를 설명하는 것으로 IC 소켓을 케이스에 삽입한 상태의 평면도.

도 4 는 도 3 의 IC 소켓의 단면정면도.

도 5 는 도 3 의 IC 소켓의 단면측면도.

도 6 은 도 3 의 IC 소켓에 사용된 리드프레임의 구성을 도시한 정면도.

도 7 은 도 6 의 리드프레임에 제 1 및 제 2 고정부를 설치한 정면도.

도 8a 는 제 2 실시예에 관한 IC 소켓에 사용하는 리드프레임의 변형예를 도시한 측면도.

도 8b 는 그 사시도.

도 9 는 도 8a 의 리드프레임을 적층한 상태를 도시한 측면도.

도 10 은 동일의 리드프레임의 다른 변형예를 도시한 사시도.

도 11은 동일의 리드프레임의 또 다른 변형예를 도시한 정면도.

도 12a 는 동일의 리드프레임의 다른 변형예를 도시한 평면도.

도 12b 는 측면도.

도 12c 는 정면도.

도 13 은 동일의 리드프레임의 또 다른 변형예를 도시한 정면도.

도 14 는 동일의 리드프레임의 다른 변형예를 도시한 측면도.

이하 본 발명의 일 실시예를 도 1 내지 도 14 에 의거하여 상세하게 설명한다.

먼저, 제 1 실시예에 관한 IC 소켓은, 도 2 에 나타낸 바와 같이 리드 (컨택트 핀) (1) 의 일단 (1a) 측에 IC 패키지 (13) 가 장착되고, 타단 (1b) 측에 외부접속체가 접속된다. 여기에서 IC 패키지 (13) 는, 전극이 종횡으로 매트릭스형상으로 배치되고 종횡의 전극간 피치가 0.5 ㎜ 이며, 전극수가 16×16, 총 256 개이다. 또, 외부접속체는 접속단자간 피치가 1.27 ㎜, 접속단자수가 16×16, 총 256 개이다.

이하, 도면에 의거하여 본 발명의 실시형태를 상세하게 설명한다.

도 1a ∼ 도 1c 는, 본 실시예의 IC 소켓에 사용된 소켓 본체의 제작공정을 나타낸 도면이다. 그 공정은 이하와 같다. 즉,

1) 판두께가 0.1 ㎜ 인 베릴륨 구리 합금판을 사용하여 단일의 면내에서 평행하게 배열되는 16 개의 리드 (1) 를 가지는 리드프레임 (2) 을 16 장, 에칭 가공으로 제작하였다 (도 1a). 에칭제는 예컨대 염화 제 2 철액 등을 사용하였다. 16 개의 리드 (1) 의 양단부 (1a, 1b) 는, 각각 인접한 리드 (1) 와 프레임 (3) 으로 연결되어 리드프레임 (2) 을 구성하고 있다.

리드프레임 (2) 의 리드 (1) 의 병설방향을 X 방향, 리드프레임 (2) 의 면에 수직인 방향을 Y 방향으로 한다. 리드 (1) 의 일단 (1a) (폭 0.1 ㎜, IC 패키지에 접촉됨) 의 피치 (X 방향) 는 0.5 ㎜ 이고, 리드 (1) 의 타단 (1b) (외부접속체에 접속됨) 의 피치 (X 방향) 는 1.27 ㎜ 로 확대되어 있다.

리드 (1) 의 양단 (1a, 1b) 에는 전기적 접촉을 잘 하기 위해서, 예컨대 밑바탕에 약 3 ㎛ 두께의 Ni 도금, 그 위에 약 0.3 ㎛ 두께의 Au 도금을 실시한다.

또한, 리드 (1) 는 양단 (1a, 1b) 이 프레임 (3) 으로 연결되어 있을 필요는 없으며 적어도 일단 (1a) 또는 타단 (1b) 이 연결되어 있으면 된다.

2) 이어서, 도 1b 에 나타낸 바와 같이 리드프레임 (2) 의 X 방향으로 2 개의 절연테이프 (4a, 4b) 를 붙여 리드 (1) 를 고정시켰다. 그 후 일단 (1a) 선단에서 소정의 거리가 떨어진 위치 (P1) 에서 리드프레임 (2) 를 Y 방향으로 직각으로 구부리고, 이어서 위치 (P1) 에서 소정의 간격을 둔 위치 (P2) 에서 리드프레임 (2) 을 역방향으로 직각으로 구부려 단차부 (2c) 를 형성하고 단차부 (2c) 의 양측에서의 리드 (1) 의 배열면 (2a, 2b) 을 평행으로 하였다.

이어서, 리드 (1) 의 타단 (1b) 측의 다리부를 전기절연성의 수지 (5) 로 몰딩 고정시켜 프레임 (3) 을 절단제거하였다.

이와 같은 상태의 리드프레임 (2) 을 벤딩위치 (P1, P2) 를 겹치지 않도록 이동시켜 8 장, 1 세트의 것을 2 세트, 총 16 장 제작하였다. 또한, 벤딩위치 (P1, P2) 는, 도 1c 에 나타낸 바와 같이 리드프레임 (2) 을 적층한 상태에서 일단 (1a, 1a) 의 간격이 0.5 ㎜, 타단 (1b, 1b) 의 간격이 1.27 ㎜ 가 되도록 설정하였다.

3) 이어서, 도 1c 에 나타낸 바와 같이 상기 16 장의 리드프레임 (2) 을 소정의 간격을 두고 적층하고 소켓 본체 (8) 를 형성하여 IC 소켓으로 하였다. 또한, 도 1c 는 대칭으로 적층된 16 장의 리드프레임 (2) 의 편측, 8 장을 X 방향에서 본 단면도이다.

이때, 복수의 리드프레임 (2) 의 적층은 이하와 같이 행하였다. 즉, 직경이 0.2 ㎜ 인 구멍 (6a) 을 종, 횡으로 0.5 ㎜ 피치 (IC 패키지의 접속용 패드 (전극) 의 피치), 16×16=256 개 형성한 열경화성과 전기절연성을 갖는 수지의 격자구멍판 (6) 을 제작하였다.

그리고, 먼저 수지 (5) 를 고정 프레임 (7) 에 끼워넣고 리드 (1) 의 타단 (1b) 측을 고정 프레임 (7) 에 대해 위치결정하고 고정시켰다.

이어서, IC 패키지 (13) 를 장착한 일단측에 격자구멍판 (6) 을 배치하고 구멍 (6a) 에 리드 (1) 의 일단 (1a) 을 삽입하여 위치결정하고 16 장의 리드프레임 (2) 을 고정시켰다.

여기에서 리드 (1) 의 일단 (1a) 을 IC 패키지 (13) 등, 반도체소자의 각 접속용 패드 (전극) 에 대해 적정하게 위치결정할 수 있다면 격자구멍판 (6) 은 반드시 필요하지 않다.

도 2 는 상기 IC 소켓을, 누름판 (9), 외부 프레임 (11) 및 덮개 (12) 를 갖는 케이스에 장착한 단면도이다. 이 IC 소켓을 사용하여 IC 패키지 (13) 의 전기적 특성을 검사할 때에는 스프링 (10) 의 탄성력으로 눌린 누름판 (9) 에 의해 IC 패키지 (13) 를 눌러내리고, 각 접속용 패드 (전극) 를 대응하는 리드 (1) 의 일단 (1a) 에 누른다. 여기에서 도 2 에서는 리드 (1) 의 타단 (1b) 측의 다리부를 고정시키는 수지 (5) 는 생략되어 있다.

또, 상기 실시예에서 리드 (1) 일단 (1a) 의 선단을 예리하게 형성하면, IC 패키지 (13) 의 접속용 패드 (전극) 와의 접촉저항이 작아지며 IC 패키지 (13) 의 전기적 특성 측정에 바람직하다. 또한, 리드 (1) 일단 (1a) 을 부분적으로 X 방향 또는 Y 방향으로 만곡시키면, 일단 (1a) 은 탄성을 가지며 IC 패키지 (13) 의 접속용 패드 (전극) 를 손상시키는 것이 적어진다.

이어서, 본 발명의 제 2 실시예에 관한 IC 소켓으로 전극간 피치 0.5 ㎜, 전극수 16×16, 총 256 개의 IC 패키지 (μBGA) 가 장착되고 외부접속체의 접속단자 피치 1.27 ㎜, 단자수 16×16, 총 256 개로 확대 변환시키는 IC 소켓을 도 3 내지 도 14 에 의거하여 설명한다.

IC 소켓 (20) 은, 도 3 내지 도 5 에 나타낸 바와 같이 매트릭스형상으로 배치된 복수의 컨택트 핀 (21) 을 가지며 케이스 (30) 에 고정되어 사용된다.

컨택트 핀 (21) 은, 도 6 에 나타낸 바와 같이 단일의 면내에서 평행하게 배열된 16 개 리드 (22a) 를 갖는 복수의 리드프레임 (22) 으로 구성되어 있다. 리드프레임 (22) 은 16 개 리드 (22a) 의 양단이 프레임 (22b) 으로 연결되고 리드 (22a) 의 일단측에는 원호형상으로 성형된 스프링부 (22c) 과 삽입구멍 (22d) 을 갖는 두 개의 스토퍼 (22e) 가 형성되어 있다. 16 개 리드 (22a) 의 일단측은 장착된 IC 패키지의 전극 피치 (= 0.05 ㎜) 에, 타단측은 접속된 외부시험기의 접속단자의 피치 (=1.27 ㎜) 에 각각 합치되어 형성되어 있다. 리드프레임 (22) 은, 도 7 에 나타낸 바와 같이 스프링부 (22c) 의 근방을 전기절연성의 합성수지, 예컨대 액정 폴리머 (LCP), 폴리페닐렌술피드 (PPS), 폴리에테르케톤 (PEEK), 폴리부틸렌테레프탈레이트 (PBT) 또는 폴리아미드이미드 (PAI) 등의 내열성을 갖는 합성수지로 리드 (22a) 의 배열방향으로 고정된 제 1 고정부 (23) 가 형성되고, 타단측에는 상기 합성수지로 배열방향으로 고정된 제 2 고정부 (24) 가 형성되어 있다.

제 1 고정부 (23) 는, 도 7 에 나타낸 바와 같이 스프링부 (22c) 의 부분을 개방한 오목형상으로 리드프레임 (22) 에 형성되고 양측에 볼트구멍 (23a) 이 형성되어 있다. 제 1 고정부 (23) 는, 리드프레임 (22) 을 복수 적층하고 볼트구멍 (23a) 에 삽입 통과된 볼트 (25) 에 의해 복수의 리드프레임 (22) 을 고정시켜 IC 소켓 (20) 으로 한다.

제 2 고정부 (24) 는, 리드 (22a) 의 타단측에 형성되고 양측에는 핀구멍 (24a) 이 형성되어 있다.

리드프레임 (22) 은, 제 1 실시예와 동일한 방법으로 16 개 리드 (22a) 의 일단측과 타단측을 상기 단일의 면에 대해 단차부 (22f) 를 사이에 두고 거의 평행하게 절곡된 후 16 장 적층되고 매트릭스형상으로 배치된 16×16, 총 256 개의 컨택트 핀 (21) 이 형성된다.

여기에서 리드프레임 (22) 은 이하와 같이 해서 제작되었다.

먼저, 판두께가 0.1 ㎜ 인 베릴륨 구리 합금판을 사용하여 도 6 에 나타낸 리드프레임 (22) 을 에칭가공으로 제작하였다. 에칭제는 예컨대 염화 제 2 철액 등을 사용하였다. 리드프레임 (22) 은, 밑바탕에 약 3 ㎛ 두께의 Ni 도금, 그 위에 약 0.3 ㎛ 두께의 Pd-25Ni 도금을 실시하였다. 리드프레임 (22) 은 Pd-25Ni 도금에 대신하여 Au 도금이나 Pd 도금을 실시해도 된다. 또 리드프레임 (22) 은, 리드 (22a) 의 양단을 제외하고 전기절연성의 도료를 도포하거나 절연테이프를 붙여 리드 (22a) 상호간의 도통을 방지해도 된다.

여기에서 리드프레임 (22) 은, 도 6 에 나타낸 바와 같이 프레임 (22b) 에 의해 리드 (22a) 의 배열방향으로 복수 연결되고 얇은 두께로 형성된 하프 에치부 (half-etched portion : 22g) 에서 도 7 에 나타낸 바와 같이 분리된다.

이어서, 분리된 리드프레임 (22) 에, 도 7 에 나타낸 바와 같이 스프링부 (22c) 의 근방의 리드 (22a) 에 제 1 고정부 (23) 를, 타단측에 제 2 고정부 (24) 를 각각 형성하고 두 개의 프레임 (22b) 을 비틀었다.

이어서, 리드프레임 (22) 을, 상기 제 1 실시예와 동일한 방법으로 일단측의 제 1 고정부 (23) 측에서 상기 단일의 면에 대해 직각으로 절곡하고, 또 제 2 고정부 (24) 측에서 직각으로 구부려 단차부 (22f) (도 5 참조) 를 형성하였다. 이로써, 리드프레임 (22) 은, 리드 (22a) 의 양단측이 단차부 (22f) 를 사이에 두고 거의 평행하게 절곡되었다. 이때, 리드프레임 (22) 을 복수 적층하기 때문에 두 번째의 리드프레임 (22) 에서는 첫 번째의 리드프레임 (22) 에 대해 제 1 고정부 (23) 측의 벤딩위치를 스프링부 (22c) 에서 떨어진 위치로 하고 제 2 고정부 (24) 측의 벤딩위치를 외부시험기에서의 접속단자의 피치 (=1.27 ㎜) 분만 더 떨어진 위치로 하였다.

이와같이 리드 (22a) 의 벤딩위치를 변경함으로써 첫 번째의 리드프레임 (22) 과 두 번째의 리드프레임 (22) 에서, 컨택트 핀 (21) 은, 일단의 피치를 IC 패키지의 전극간 피치 0.5 ㎜ 와 동일하게 유지하면서 타단의 피치를 외부시험기의 접속단자의 피치 (=1.27 ㎜) 와 동일하게 할 수 있다.

이와 같은 리드 (22a) 의 벤딩위치의 변경을 계속 이어지는 세 번째 이후의 리드프레임 (22) 에 대해 순차적으로 반복하여 총 16 장의 리드프레임 (22) 을 제작하였다.

이들 16 장의 리드프레임 (22) 을 제 1 고정부 (23) 에서 겹쳐 적층하고 제 1 고정부 (23) 의 양측에 조임 부착판 (tightening plate : 26, 27) 을 배치하고 볼트구멍 (23a) 에 삽입 통과한 볼트 (25) 로 고정시켜 IC 소켓 (20) 을 얻었다.

이와 같이 해서 조립된 IC 소켓 (20) 은, 도 3 내지 도 5 에 나타낸 바와 같이 케이스 (30) 의 중앙에 형성한 개구 (30a) 에 삽입하고 핀 (31, 32) 으로 케이스 (30) 에 고정된다. 이때, 핀 (31) 은 케이스 (30) 를 관통하여 제 1 고정부 (23) 의 하단에 맞닿고, 핀 (32) 은 케이스 (30) 를 관통하여 제 2 고정부 (24) 의 핀구멍 (24a) 에 삽입 통과된다.

그리고, IC 소켓 (20) 은, 리드프레임 (22) 의 스프링부 (22c) 측, 즉 컨택트 핀 (21) 의 일단측에 도 4 에 나타낸 바와 같이 IC 패키지 (40) 의 전극간 피치와 동등한 피치 (=0.5 ㎜) 로 내부직경이 0.3 ㎜ 인 삽입통과 구멍이 16×16, 총 256 개 형성된 격자구멍판 (33) 이 부착된다. 따라서, 복수의 컨택트 핀 (21) 은 격자구멍판 (33) 에 의해 일단측의 피치가 IC 패키지 (40) 의 전극과 동등한 피치로 유지된다. 여기에서, 격자구멍판 (33) 은 중앙에 IC 패키지 (40) (도 5 참조) 를 위치결정하여 배치된 위치결정 홈 (33a) 이 형성되어 있다.

여기에서 도 3 은 케이스 (30) 에 삽입된 IC 소켓 (20) 을 나타내기 위해, 도 4, 도 5 에 나타낸 덮개 (34) 는 생략되어 있다. 또, 도 5 에서 덮개 (34) 는 힌지 핀 (34a) 을 중심으로 개폐되며 훅 (34b) 에 의해 케이스 (30) 의 측면에 형성된 돌기 (30b) 에 걸린다.

또한, IC 소켓 (20) 에 의해 IC 패키지 (40) 를 검사할 때에는, 도 5 에 나타낸 바와 같이 IC 패키지 (40) 를 격자구멍판 (33) 의 위치결정 홈 (33a) 에 배치하여 덮개 (34) 를 닫는다. 이것과 함께 케이스 (30) 를 외부시험기 (도시 생략) 에 얹어놓고 컨택트 핀 (21) 의 타단을 외부시험기의 접속단자와 직접 접촉시킨다.

그러면, 도 5 에 나타낸 바와 같이 덮개 (34) 에 장착된 압력판 (35) 이 덮개 (34) 와의 사이에 베치된 제 1 스프링 (36) 으로부터의 탄성력으로 IC 패키지 (40) 를 격자구멍판 (33) 과 함께 눌러내린다. 이때, 격자구멍판 (33) 은 케이스 (30) 와의 사이에 배치된 제 2 스프링 (37) 에 의해 압력판 (35) 방향으로 힘이 가해진다.

따라서, IC 소켓 (20) 은, 각 컨택트 핀 (21) 의 일단이 격자구멍판 (33) 의 구멍으로부터 돌출되고 IC 패키지 (40) 가 대응하는 전극 (도시 생략) 과 접촉한다. 이로써 IC 소켓 (20) 은, IC 패키지 (40) 의 각 전극이 외부에 있는 접속단자와 접속되여 고가인 다층 프린트 기판을 사용하지 않고도 IC 패키지 (40) 의 전기적 특성 검사, 예컨대 번-인 테스트를 저렴하게 행할 수 있다.

이때, IC 소켓 (20) 은 컨택트 핀 (21) 이 되는 각 리드프레임 (22) 의 리드 (22a) 에 원호형상으로 성형된 스프링부 (22c) 가 형성되어 있다. 따라서, IC 소켓 (20) 은, 컨택트 핀 (21) 이 항시 일정한 접촉압으로 IC 패키지 (40) 의 상기 전극과 접촉하는 데다, 격자구멍판 (33) 은 리드프레임 (22) 의 스토퍼 (22e) 에 의해 하강위치가 규제되기 때문에 최대 접촉압도 일정한 값으로 정해진다.

여기에서 복수의 컨택트 핀 (21) 을 구성하는 리드프레임 (22) 은 상기 실시예의 것에 한정되지 않은 것은 말할 필요도 없다.

예컨대, 도 8a, 도 8b 에 나타낸 리드프레임 (42) 과 같이 원호형상으로 성형되는 스프링부 (42c) 를 리드 (42a) 의 배열면에 대해 수직인 방향으로 돌출시켜 형성해도 된다. 이때, 리드프레임 (42) 은, 제 1 고정부 (43) 및 제 2 고정부 (44) 가 형성되고, 복수 적층할 때에 도 9 에 나타낸 바와 같이 중앙의 선 (Lc) 을 경계로 하여 스프링부 (42c) 쪽이 다르게 적층한다. 이와같이 하면 복수 적층된 리드프레임은, 좌우의 스프링부 (42c) 가 간섭하지 않고 또 좌우 대칭이기 때문에, 벤딩가공의 장수가 필요장수 (16 장) 의 절반 (8 장) 이면 된다는 이점이 있다.

여기에서 이하의 설명에서는 제 1 고정부 (43) 및 제 2 고정부 (44) 는 도면 중에 부호를 붙이는 것만으로 설명을 생략한다.

한편, 도 10 에 나타낸 리드프레임 (45) 과 같이 원호형상으로 성형되는 스프링부 (45c) 를 리드 (45a) 의 배열면에 대해 수직인 방향으로 번갈아 돌출시켜 형성해도 된다. 이와같이 하면 리드프레임 (45) 은, 스프링부 (45c) 의 원호를 크게 할 수 있으며 스프링정수가 작을 것을 얻을 수 있다는 이점이 있다.

또, 도 11 에 나타낸 리드프레임 (46) 과 같이, 원호형상으로 성형되는 스프링부 (46c) 를 리드 (46a) 의 일단측의 배열면 내에 형성하지만, 리드 (46a) 의 타단측의 외부시험기측에도 동일하게 원호형상의 스프링부 (46d) 를 성형한다. 이와 같이 하면 리드프레임 (46) 은, 리드 (46a) 를 외부의 접속단자에 적절한 접촉압으로 접촉시킬 수 있다.

또한, 도 12a ∼ 도 12c 에 나타낸 리드프레임 (47) 과 같이 원호형상으로 성형되는 스프링부 (47c) 를 리드 (47a) 의 배열면에 대해 수직인 방향으로 번갈아 돌출시켜 형성하지만, 리드 (47a) 의 선단측과 제 1 고정부 (43) 측을 리드 (47a) 의 배열면 내에 배치함과 동시에 리드 (47a) 를 배열면에서 수직방향으로 돌출시킨 위치에서 스프링부 (47c) 를 리드 (47a) 의 배열면과 평행하게 형성한다. 이와 같이 하면 리드프레임 (47) 은 휨을 고려하여도 스프링부 (47c) 를 한층 큰 원호로 형성할 수 있다.

한편, 도 13 에 나타낸 리드프레임 (48) 과 같이 원호형상의 스프링부 (48c) 를 형성한 리드 (48a) 와 IC 패키지 등의 반도체소자 (도시 생략) 의 전극과의 도통을 두께방향으로만 전기전도성을 가지며, 길이방향 (도면 중 좌우방향) 으로 전기전도성을 갖지 않는 이방성 도전막 (49) 을 통해 행해도 된다. 이와같이 하면 리드프레임 (48) 은 리드 (48a) 를 반도체소자 (도시 생략) 의 전극과 각각 접속할 필요가 없어 IC 소켓의 사용법이 개선된다.

이와 같은 이방성 도전막 (49) 으로는, 예컨대 도전성을 갖는 금속이나 흑연 등의 미세입자나 선형상의 도전체를 탄성을 갖는 실리콘고무나 열가소성 엘라스토머 등의 합성수지 중에 매입한 것, 도전성을 갖는 고무형상 시이트와 전기절연성을 갖는 고무형상 시이트를 번갈아 적층한 것 등을 사용할 수 있다.

또, 도 14 에 나타낸 리드프레임 (50) 과 같이 제 1 고정부 (43) 또는 제 2 고정부 (44) 로 복수 적층하였을 때의 리드 (50a) 양단의 피치를, 각각 반도체소자의 전극 피치나 외부 접속체의 전기적 접속단자의 피치에 맞추도록 해도 된다. 이와같은 리드프레임 (50) 을 사용하면, 리드프레임 (50) 의 제작시에 반도체소자의 전극피치나 외부 접속체의 전기적 접속단자의 피치를 결정할 수 있으며 IC 소켓의 조립이 용이해진다.

이때, 리드프레임 (50) 은, 제 1 고정부 (43) 와 제 2 고정부 (44) 사이의 리드 (50a) 의 길이에 소정의 여유를 갖게 함으로써, 도 14 에 나타낸 바와 같이 리드 (50a) 의 자연스러운 벤딩에 맡겨도 되고, 제 1 고정부 (43) 와 제 2 고정부 (44) 사이의 리드 (50a) 를 미리 경사지게 벤딩해두어도 된다.

또한, 제 2 실시예에 관한 리드프레임 (22) 에서는, 16 개 리드 (22a) 는, 장착된 IC 패키지의 전극피치 (=0.5 ㎜) 에, 일단을, 접속된 외부시험기의 접속단자의 피치 (=1.27 ㎜) 에 타단측을 각각 합치시켜 형성하였다. 그러나, 리드프레임 (22) 에서 리드 (22a) 의 피치는 이들에 한정된 것이 아니라 검사하는 반도체소자에서의 전극의 피치에 맞춰 임의의 피치로 형성해도 되는 것은 말할 필요도 없다.

제 1 발명에 의하면 IC 소켓이 예컨대 번-인 테스트를 행하는 외부시험기 등, 외부접속체의 단자에 직접 접속된다. 따라서, 피치 변환용 고가의 다층 프린트 기판을 사용하지 않고 반도체소자의 전기적 특성의 검사를 저렴하게 행할 수 있는 IC 소켓을 제공할 수 있다.

제 2 발명에 의하면 리드프레임을 절곡할 때에 단차부의 높이를 적절히 변경함으로써, 리드의 외부접속체측이 되는 타단에서 리드의 배열방향에 직교하는 방향에서의 피치를 리드프레임의 적층간격으로 설정할 수 있다. 따라서, 제 2 발명의 IC 소켓은, 복수의 컨택트 핀의 피치가 반도체소자의 전극 피치부터 외부접속체의 전기적 접속단자의 피치까지 확대 변환되기 때문에, 양면 적층판이나 4 층 적층판 등의 저렴한 프린트 기판을 사용하는 것으로 될 수 있다.

제 3 발명에 의하면 각 리드프레임 내에 있는 복수의 컨택트 핀에서 스프링부의 근방을 합성수지로 고정하였기 때문에, 각 컨택트 핀은 배열위치와는 관계없이 반도체소자의 전극에 대해 일정한 스프링압을 작용시킬 수 있다.

제 4 발명에 의하면 각 리드프레임 내에 있는 복수의 컨택트 핀에서 외부접속체측이 되는 타단측을 합성수지로 고정하였기 때문에, 복수의 컨택트 핀은 외부접속체측에서의 피치가 일정하게 유지될 수 있다.

제 5 발명에 의하면 복수의 컨택트 핀은 격자구멍판에 의해 반도체소자측에서의 피치가 일정하게 유지할 수 있다.

제 6 발명에 의하면 리드프레임의 제작시에 반도체소자의 전극 피치나 외부접속체의 전기적 접속단자의 피치가 결정되어 IC 소켓을 용이하게 조립할 수 있다.

Claims

복수의 컨택트 핀을 갖는 IC 소켓으로, 상기 복수의 컨택트 핀은, 일단을, 장착된 반도체소자의 전극 피치에, 타단을, 접속된 외부접속체의 전기적 접속단자의 피치에 각각 합치시켜 매트릭스형상으로 배치되어 있는 것을 특징으로 하는 IC 소켓.
제 1 항에 있어서, 상기 복수의 컨택트 핀은, 단일의 면내에서 평행하게 배열되는 복수의 리드를 갖는 복수의 리드프레임으로 구성되고, 각 리드프레임은, 상기 복수의 리드의 일단측이, 장착된 상기 반도체소자의 전극 피치에, 상기 복수의 리드의 타단측이, 접속되는 상기 외부접속체의 전기적 접속단자의 피치에 각각 합치되고 또 상기 복수의 리드의 일단측과 타단측이 상기 단일의 면에 대해 단차부를 사이에 두고 거의 평행하게 절곡되며 복수 적층되어 상기 복수의 컨택트 핀을 형성하고 있는 것을 특징으로 하는 IC 소켓.
제 2 항에 있어서, 상기 각 리드프레임은, 상기 복수의 리드의 일단측에 원호형상으로 성형된 스프링부가 형성되고, 상기 복수의 리드는, 상기 스프링부의 근방을 전기절연성의 합성수지로 배열방향으로 고정된 제 1 고정부가 형성되어 있는 것을 특징으로 하는 IC 소켓.
제 3 항에 있어서, 상기 각 리드프레임은, 상기 복수의 리드의 타단측을 전기절연성의 합성수지로 배열방향으로 고정된 제 2 고정부가 형성되어 있는 것을 특징으로 하는 IC 소켓.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 복수의 컨택트 핀은, 상기 반도체소자를 장착하는 일단측에, 각 컨택트 핀을 위치결정하는 격자구멍판이 배치되는 것을 특징으로 하는 IC 소켓.
제 2 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 제 1 고정부 또는 제 2 고정부에 의해, 상기 리드프레임을 복수 적층했을 때의 리드 양단의 피치를, 상기 반도체소자의 전극 피치와 상기 외부접속체의 전기적 접속단자의 피치에 각각 합치시키는 것을 특징으로 하는 IC 소켓.