KR20000062174A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20000062174A
KR20000062174A KR1019990053401A KR19990053401A KR20000062174A KR 20000062174 A KR20000062174 A KR 20000062174A KR 1019990053401 A KR1019990053401 A KR 1019990053401A KR 19990053401 A KR19990053401 A KR 19990053401A KR 20000062174 A KR20000062174 A KR 20000062174A
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
pixel
electrode
crystal display
Prior art date
Application number
KR1019990053401A
Other languages
English (en)
Other versions
KR100660578B1 (ko
Inventor
장홍용
우찌다노리꼬
마야마다까또시
고바야시데쓰야
하나오까가즈따까
다누마세이지
이노우에유이찌
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7680499A external-priority patent/JP3376376B2/ja
Priority claimed from JP7680299A external-priority patent/JP2000275680A/ja
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20000062174A publication Critical patent/KR20000062174A/ko
Application granted granted Critical
Publication of KR100660578B1 publication Critical patent/KR100660578B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

본 발명은 제1 기판 상에 형성되며 매트릭스 패턴으로 배치된 복수의 화소, 행방향으로 연재하는 복수의 주사선 및 열방향으로 연재하는 복수의 신호선을 포함하고, 하나의 화소가 주사선과 신호선의 각 교점에 접속되며 각 화소는 반도체 능동 소자와 화소 전극을 포함하는 표시부; 대향 단부에 행방향으로 배치되며 상기 주사선을 구동하는 반도체 능동 소자를 포함하는 주사선 구동 회로; 대향 단부에 열방향으로 배치되며 상기 신호선을 구동하는 반도체 능동 소자를 포함하는 신호선 구동 회로; 상기 제1 기판에 대향하여 배치된 투명한 제2 기판; 상기 제1 기판과 제2 기판 사이에 샌드위치된 액정층; 및 상기 제2 기판의 내측 표면 상에 형성되며 상기 신호선 구동 회로의 적어도 일부를 덮는 절연성 흑색 차광막을 갖는 액정 표시 장치에 관한 것이다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY APPARATUS}
본 발명은 액정 표시 장치 및 이것을 이용한 전자 기기에 관한 것이며, 보다 상세하게는 각 화소의 스위칭 소자로서 박막 트랜지스터(이하, TFT로 약칭함)와 같은 반도체 능동 소자를 갖는 액티브 매트릭스형 액정 표시 장치 및 이러한 액정 표시 장치를 이용한 전자 기기에 관한 것이다.
액티브 매트릭스형 액정 표시 장치에서, 복수의 주사선은 행방향으로 배치되며, 복수의 주사선은 열방향으로 배치된다. 화소는 주사선과 신호선의 매트릭스 패턴의 각 교차점에 배치되어 있다. 각 화소는 화소 전극 및 이 화소 전극에 접속된 스위칭 소자를 포함한다. 액티브 매트릭스형 액정 표시 장치의 화소 화상 데이터는 스위칭 소자에 의해 온-오프(on-off) 제어된다. 이 장치의 표시 매체는 액정이다.
MIM(metal insulator metal) 소자 또는 3-전극 소자, 특히 게이트, 소스 및 드레인을 갖는 TFT가 스위칭 소자로서 사용된다. 본 명세서에서, 화소 전극에 접속된 전류 단자를 드레인, 신호선에 접속된 다른 전류 단자를 소스라고 한다. 화소 전극과 TFT를 포함하는 단위 셀을 화소라고 한다. 화상은 다수의 화소가 매트릭스 패턴으로 배치된 화소부에 표시된다.
행방향으로 배치된 각 행의 주사선(게이트선)은 상기 각 행의 TFT의 게이트 전극에 접속된다. 열방향으로 배치된 각 열의 신호선(소스선)은 상기 각 열의 TFT의 소스에 접속된다. 주사선을 구동하는 회로를 주사선 구동 회로라고 하고, 신호선을 구동하는 회로를 신호선 구동 회로라고 한다. 주사선과 신호선 드라이버를 포함하는 표시 단위를 구동하는 회로를 총체적으로 주변 회로라고 한다.
화소 전극용 스위칭 소자로서 TFT를 사용하는 형태의 액티브 매트릭스형 액정 표시 장치는 한 쌍의 기판 상에 교차 배선(crossed wiring line)을 갖는 단순 액티브 매트릭스형 액정 표시 장치보다 다화소화에 적합하고 선명한 화상을 제공한다. 최근, 개인용 컴퓨터, 비디오 카메라(뷰 파인더(view finder)) 등의 대부분의 표시 장치는 액티브 매트릭스형 액정 표시 장치를 사용한다.
수많은 화소 전극 및 박막 트랜지스터가 투명 유리 기판 상에 형성되어 액티브 매트릭스형 액정 표시 장치를 형성한다. 고온 어닐링(annealing)에 의한 실리콘 결정화 공정은 투명 유리 기판에 적용하기 곤란하다. 액정 표시 장치에 사용되는 TFT로서, 저온에서 제조될 수 있는 비정질 실리콘 TFT가 사용되어 왔다.
그러나, 비정질 실리콘에서 전자 및 정공의 이동도는 약 1cm2/Vs로 작다. 채널층으로서 비정질 실리콘을 사용하는 비정질 실리콘 TFT는 고속으로 스위칭하기 곤란하다. 이 문제를 해결하기 위하여, 하기 구조가 제안되었다. 즉, 단결정 실리콘 기판 상에 형성된 주변 회로의 칩이 액정 표시 장치의 유리 기판 상에 탑재되거나, 또는 주변 회로칩을 갖는 플렉시블(flexible) 회로 기판이 유리 기판에 부착된다.
레이저 어닐링에 의해 비정질 실리콘을 다결정화하는 기술도 또한 사용되어 왔다.
액티브 매트릭스형 액정 표시 장치의 TFT 기판 상에 형성된 화소 전극이 반사 전극으로 형성되면, 반사형 액정 표시 장치가 형성될 수 있다.
이러한 반사형 액정 표시 장치는 투과형 액정 표시 장치에서와 같은 백라이트를 필요로 하지 않는다. 투과형 액정 표시 장치에 비하여, 저소비 전력화, 박형화, 콤팩트화 및 경량화가 가능하다.
반사형 액정 표시 장치는 프로젝터 패널에 응용하기 쉽다. 반사형 액정 표시 장치를 사용하는 프로젝터 패널은 투과형 액정 표시 패널보다 더 작고 정도가 더 높게 할 수 있으며, 보다 저렴한 가격의 광학계를 사용할 수 있다. 또한, 반사형 액정 표시 장치를 사용하는 프로젝터 패널은 초고휘도를 갖도록 할 수 있다. 또한 광 열화가 덜하고 패널 냉각이 쉽기 때문에 신뢰성도 높다.
그러나, 종래의 반사형 액정 표시 장치는 하기 문제가 있다.
1) 커플링(coupling) 문제
전기적 커플링이 반사 전극, 신호 버스선 및 TFT 사이에서 발생한다. 액정 표시 장치의 전기적 특성 및 표시 화질이 플리커(flicker) 용량 및 크로스토크(crosstalk) 용량에 의해 열화될 수 있다.
2) 광전류에 의한 크로스토크 문제
반사형 액정 표시 장치에서, 대향 기판(제2 기판)을 통과한 광은 반사 전극 사이의 갭을 통하여 제1 기판 상에 입사될 수 있다. 이 광이 표시 장치의 화소 TFT에 조사되면, TFT에 의해 발생된 광전류에 의해 크로스토크와 같은 표시 열화가 야기될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 평면도.
도 2는 제1 실시예에 따른 액정 표시 장치의 등가 회로도.
도 3a 및 3b는 본 발명의 제1 실시예에 따른 액정 표시 장치의 화소 TFT를 중심으로 나타내는 단면도이며, 도 3a는 바텀-게이트형 TFT를 나타내며, 도 3b는 탑-게이트형 TFT를 나타내는 단면도.
도 4는 제1 실시예에 따른 액정 표시 장치의 주사선 구동 회로측을 나타내는 도 1의 IVa-IVb선 단면도.
도 5는 제1 실시예에 따른 액정 표시 장치의 주사선 구동 회로측을 나타내는 회로도.
도 6은 제1 실시예에 따른 액정 표시 장치의 신호선 구동 회로측을 나타내는 회로도.
도 7a 및 7b는 제1 실시예에 따른 액정 표시 장치의 신호선 구동측을 나타내는 회로도이며, 도 7a는 시프트 레지스터를 구성하는 플립-플롭 회로의 회로도이고, 도 7b는 버퍼 회로의 회로도.
도 8은 제1 실시예에 따른 액정 표시 장치의 주사선 구동 회로측을 나타내는 도 1의 VIIIa-VIIIb선 단면도.
도 9는 제1 실시예에 따른 액정 표시 장치의 신호선 구동 회로측을 나타내는 도 1의 VIIIa-VIIIb선 단면도.
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치의 신호선 구동 회로측을 나타내는 도 1의 VIIIa-VIIIb선 단면도.
도 11은 제2 실시예의 제1 변형예에 따른 액정 표시 장치의 신호선 구동 회로측을 나타내는 단면도.
도 12는 제2 실시예의 제2 변형예에 따른 액정 표시 장치의 신호선 구동 회로측을 나타내는 도 1의 VIIIa-VIIIb선 단면도.
도 13은 본 발명의 제3 실시예에 따른 액정 표시 장치의 평면도.
도 14는 제3 실시예에 따른 액정 표시 장치의 신호선 구동 회로측을 나타내는 도 1의 VIIIa-VIIIb선 단면도.
도 15는 제1~제3 실시예 중 어느 하나의 액정 표시 장치를 사용하는 본 발명의 제4 실시예에 따른 전자 기기의 사시도.
도 16은 제1 실시예의 액정 표시 장치의 화소부 및 주변 회로부를 나타내는 도 1의 IVa-IVb선 단면도.
도 17은 본 발명의 제5 실시예에 따른 반사형 액정 표시 장치의 평면도.
도 18은 제5 실시예에 따른 반사형 액정 표시 장치의 단면도.
도 19a 및 19b는 제5 실시예에 따른 반사형 액정 표시 장치의 TFT, 신호선 및 주사선을 나타내는 평면도.
도 20은 제5 실시예에 따른 반사형 액정 표시 장치에서 화소부의 화소를 나타내는 단면도.
도 21은 제5 실시예에 따른 반사형 액정 표시 장치의 반사 전극, TFT, 신호선 및 주사선을 나타내는 평면도.
도 22는 제5 실시예에 따른 반사형 액정 표시 장치의 고정 전위 전극을 나타내는 평면도.
도 23a 및 23b는 제5 실시예에 따른 반사형 액정 표시 장치의 응용예를 나타내며, 도 23a는 직시형 액정 패널에 대한 응용을 나타내며, 도 23b는 투사형 액정 패널에 대한 응용을 나타내는 도.
도 24는 제5 실시예의 변형예에 따른 반사형 액정 표시 장치의 화소부를 나타내는 단면도.
도 25는 제5 실시예의 다른 변형예에 따른 반사형 액정 표시 장치에 대한 제조 공정을 나타내는 단면도.
도 26은 제5 실시예의 변형예에 따른 반사형 액정 표시 장치에 대한 다른 제조 공정을 나타내는 단면도.
도 27은 제5 실시예의 변형예에 따른 반사형 액정 표시 장치에 대한 다른 제조 공정을 나타내는 단면도.
도 28은 제5 실시예의 변형예에 따른 반사형 액정 표시 장치에 대한 다른 제조 공정을 나타내는 단면도.
도 29는 본 발명의 제6 실시예에 따른 반사형 액정 표시 장치의 화소부를 나타내는 단면도.
도 30은 본 발명의 제6 실시예의 제1 변형예에 따른 반사형 액정 표시 장치의 화소부를 나타내는 단면도.
도 31은 본 발명의 제6 실시예의 제2 변형예에 따른 반사형 액정 표시 장치의 화소부를 나타내는 단면도.
도 32는 제6 실시예의 제2 변형예에 따른 반사형 액정 표시 장치에 대한 제조 공정을 나타내는 단면도.
도 33은 제6 실시예의 제2 변형예에 따른 반사형 액정 표시 장치에 대한 다른 제조 공정을 나타내는 단면도.
도 34는 제6 실시예의 제2 변형예에 따른 반사형 액정 표시 장치에 대한 다른 제조 공정을 나타내는 단면도.
도 35는 제6 실시예의 제2 변형예에 따른 반사형 액정 표시 장치에 대한 다른 제조 공정을 나타내는 단면도.
도 36은 본 발명의 제7 실시예에 따른 반사형 액정 표시 장치의 화소부 및 주변 회로부를 나타내는 단면도.
도 37은 제7 실시예의 제1 변형예에 따른 반사형 액정 표시 장치의 화소부 및 주변 회로부를 나타내는 단면도.
도 38은 제7 실시예의 제2 변형예에 따른 반사형 액정 표시 장치의 화소부 및 주변 회로부를 나타내는 단면도.
도 39는 제7 실시예의 제3 변형예에 따른 반사형 액정 표시 장치의 화소부 및 주변 회로부를 나타내는 단면도.
도 40은 본 발명의 제8 실시예에 따른 반사형 액정 표시 장치의 평면도.
도 41은 제8 실시예에 따른 반사형 액정 표시 장치의 경계 영역의 좌상 코너부를 나타내는 평면도.
도 42는 본 발명의 제9 실시예에 따른 반사형 액정 표시 장치의 화소부를 나타내는 단면도.
도 43은 본 발명의 제10 실시예에 따른 반사형 액정 표시 장치의 화소부를 나타내는 단면도.
도 44는 본 발명의 제11 실시예에 따른 반사형 액정 표시 장치의 화소부를 나타내는 단면도.
[주요부에 대한 설명]
A, A1, A2, A3: 액정 표시 장치
B: 화소부
C: 주변 회로부
C1: 주사선 구동 회로
C2: 신호선 구동 회로
S: 소스 전극
D: 드레인 전극
G: 게이트 전극
E: 액정재
액정 표시 장치의 제조 비용을 줄이고 제조 효율을 높이기 위하여 동일 기판 상에 표시 장치 및 주변 회로를 일체적으로 형성하는 것이 바람직하다.
본 발명의 목적은 표시 장치와 일체화되고 고속으로 작동하는 주변 회로를 갖는 액정 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 표시 장치에 미세한 화소가 형성된 반사형 액정 표시 장치 및 이러한 반사형 액정 표시 장치를 사용하는 표시 패널을 제공하는 것이다.
본 발명의 하나의 구체예에 따르면, 제1 기판; 상기 제1 기판 상에 형성되고 매트릭스 패턴으로 배치된 복수의 화소, 행방향으로 연재하는 복수의 주사선 및 열방향으로 연재하는 복수의 신호선을 포함하고, 하나의 화소가 주사선과 신호선의 각 교점에 접속되며, 각 화소는 반도체 능동 소자와 화소 전극을 포함하는 표시부; 상기 제1 기판의 대향 단부에 행방향으로 배치되며, 상기 주사선을 구동하는 반도체 능동 소자를 포함하는 주사선 구동 회로로 된 제1 주변 회로; 상기 제1 기판의 대향 단부에 열방향으로 배치되며, 상기 신호선을 구동하는 반도체 능동 소자를 포함하는 신호선 구동 회로로 된 제2 주변 회로; 상기 제1 기판에 대향하여 배치된 투명한 제2 기판; 상기 제1 기판과 제2 기판 사이에 샌드위치된 액정층; 및 상기 제2 기판의 내측 표면 상에 형성되며, 상기 제2 주변 회로의 적어도 일부를 덮는 절연성 흑색 차광막을 갖는 액정 표시 장치를 제공한다.
본 발명의 다른 구체예에 따르면, 매트릭스 패턴으로 배치된 복수의 화소를 갖는 표시부를 포함하는 제1 기판; 상기 제1 기판에 대향하여 배치되며 제1 공통 전극이 형성된 제2 기판; 및 상기 제1 기판과 제2 기판 사이에 샌드위치된 액정층을 포함하며, 상기 제1 기판의 표시부는 매트릭스 패턴으로 배치되고 각각이 소스, 드레인 및 게이트를 갖는 복수의 반도체 능동 소자; 상기 반도체 능동 소자를 덮도록 배치된 층간 절연막; 상기 층간 절연막 내에 형성되며 각각이 행방향으로 배치된 반도체 능동 소자의 게이트를 접속하는 복수의 주사선; 상기 층간 절연막 내에 형성되며 각각이 열방향으로 배치된 반도체 능동 소자의 소스를 접속하는 복수의 신호선; 상기 층간 절연막 내에서 상기 주사선 및 신호선보다 높은 높이로 복수의 화소를 덮도록 형성되며, 상기 제1 공통 전극과 전기적으로 접속되며, 각 반도체 능동 소자의 드레인 위쪽에 개구부를 갖는 제2 공통 전극; 및 상기 층간 절연막 상에 형성되며, 각각은 상기 개구부에 해당하는 영역에서 상기 층간 절연막 내에 형성된 콘택트 홀을 관통하여 각 반도체 능동 소자 중 하나에 해당하는 드레인에 접속되며, 화소 전극은 각 화소마다 분리되며, 액정층을 통하여 상기 제1 공통 전극과 대향하는 복수의 화소 전극을 포함하는 반사형 액정 표시 장치를 제공한다.
이와 같이, 주변 회로 일체형 액정 표시 장치에서, 신호선 구동 회로를 구성하는 주변 회로용 박막 트랜지스터의 적어도 일부를 덮는 절연성 흑색 차광막이 형성된다. 따라서, 광 입사에 의해 야기되는 TFT의 오동작을 방지할 수 있으며, 또한 기생 용량의 증가를 방지하여 주변 회로의 높은 작동 성능을 유지할 수 있다.
본 발명의 반사형 액정 표시 장치를 사용함으로써, 반사형 액정 표시 장치의 고집적화 및 고성능화를 실현할 수 있다.
[바람직한 실시예의 상세한 설명]
최근, 엑시머 레이저를 이용한 레이저 어닐링 및 Ni 또는 Ge로 도프(dope)된 비정질 실리콘의 결정화와 같은 저온 결정화 기술이 개발되고 있다. 이들 기술을 바탕으로, 유리 기판 상에 형성된 비정질 실리콘에 엑시머 레이저를 조사하여 결정화함으로써 다결정 실리콘(폴리실리콘)을 형성하는 다른 기술도 또한 개발되고 있다.
폴리실리콘 채널층의 전자 및 정공의 이동도는 약 50~100cm2/Vs이며, 이는 비정질 실리콘보다 더 큰 것이다. 따라서, 폴리실리콘 TFT를 사용하면, 비정질 실리콘 TFT에 비하여 매우 빠른 스위칭 동작이 가능하다.
본 발명의 제1 실시예에 따른 액정 표시 장치를 도 1~8을 참조하여 설명한다.
도 1은 화상을 표시하는 화소부와 상기 화소부를 제어하는 주변 회로부가 동일 기판 상에 일체로 형성된 액티브 매트릭스형 액정 표시 장치(A)의 평면 배치예를 나타낸다. 이 액정 표시 장치는 화상을 표시하기 위한 대략 직사각형의 화소부(B)와 상기 화소부(B)를 구동하기 위하여 상기 화소부(B) 주변에 배치된 주변 회로부(C)를 갖는다.
주변 회로부(C)는 주사선의 연장선인 화소부(B)의 좌우 단변을 따라 배치된 제1 주변 회로(이후, 주사선 구동 회로라 함)(C1) 및 신호선의 연장선인 상하 장변을 따라 배치된 제2 주변 회로(이후, 신호선 구동 회로라 함)(C2)를 포함한다. Cr로 형성된 블랙 매트릭스(BM)(1)는 도전성 차광막으로서 주사선 구동 회로(C1) 상에 배치된다. 절연성 흑색 수지로 형성된 절연성 흑색 차광막(201)은 신호선 구동 회로(C2) 상에 형성된다.
주변 회로부(C)의 외주부는 액정을 장치 하우징 내에 봉지하기 위하여 실링 부재(5)에 의해 둘러싸인다. 화소부(B)와 주변 회로부(C)는 모두 분산 배치되며 폴리실리콘의 반도체층을 갖는 복수의 TFT를 포함한다.
도 2는 액티브 매트릭스형 액정 표시 장치(A)의 전체 회로 구조를 나타내는 등가 회로도이다. 상술한 바와 같이, 상기 액정 표시 장치(A)는 화소부(B) 및 주변 회로부(C)를 포함한다.
예를 들면, 총 2400개의 신호선(11,11,11,...)은 화소부(B)에서 열방향으로 연재한다. RGB와 같은 색 정보는 3개의 신호선에 의해 전달된다. 즉, 800개의 색 정보는 2400개의 신호선에 의해 전달될 수 있다.
예를 들면, 총 600개의 주사선(15,15,15,...)은 화소부(B)에서 신호선(11)과 교차하여 행방향으로 연재한다. 화소(21)는 신호선과 주사선의 각 교차점에 배치된다. 총 2400×600개의 화소(21,21,21,...)는 화소부(B)에 매트릭스 패턴으로 배치된다. 3개의 화소로 구성된 각 화소 단위는 RGB의 3색을 표시할 수 있다. 화소부 전체에는 800×600개의 색 정보가 표시될 수 있다.
화소(21)는 액정셀(23), 화소 TFT(25) 및 축적 용량(27)을 포함한다. 비록 화소 TFT(25)가 도 2에서 더블 게이트 TFT로 예시되어 있지만, 싱글 게이트 TFT이라도 좋다. 더블 게이트 TFT는 누설 전류를 감소시키기에 바람직하다.
화소 TFT(25)의 소스 전극(S)은 신호선(11)에 접속된다. 화소 TFT(25)의 게이트 전극은 주사선(15)에 접속된다. 액정셀(23) 및 축적 용량(27)은 화소 TFT(25)의 드레인 전극(D)측에 평행하게 접속된다.
화소(21)의 축적 용량(27)은 신호선(11)으로부터 공급되는 신호 전하를 축적한다. 축적 용량(27)은 예를 들면, 화소 TFT(25)의 누설 전류가 무시될 수 없는 경우에도 축적된 신호 전하를 효과적으로 유지할 수 있다. 축적 용량(27)은 필요에 따라 제공될 수 있다.
다수의 화소(21)는 주사선 구동 회로(C1)에 의해 구동되는 600개의 주사선(15,15,15,...)에 의해 선 순차적으로 구동된다. 주사 기간 중에, 각 화소(21)는 신호선 구동 회로(C2)에 의해 구동되는 2400개의 신호선(11) 중에서 대응하는 하나로부터 화상 정보를 받는다.
도 3a 및 3b는 화소부(B)의 화소 TFT의 구조를 나타내는 단면도이다.
도 3a는 바텀-게이트형 TFT의 구조의 일례를 나타낸다.
도 3a에 나타낸 바텀-게이트형 TFT(25)는 투명 기판(31) 상에 Cr과 같은 금속으로 형성된 게이트 전극(G)을 갖는다. SiN, SiNO2등으로 형성되어 게이트 절연막으로 기능하는 절연막(33)은 게이트 전극(G) 상에 형성된다. 절연막(33) 상에는, 채널층으로 기능하는 채널용 폴리실리콘막(35)이 퇴적된다. 채널용 폴리실리콘막(35)보다 고농도로 불순물 도프된 폴리실리콘층(37,37)은 채널용 폴리실리콘막(35)의 게이트 전극(G)의 양측에 형성된다. 이들 높은 불순물 농도의 폴리실리콘층(37,37) 상에는, 소스 전극(S)과 드레인 전극(D)이 형성된다. 상기 방법으로 형성된 화소 TFT(25)는 질화실리콘, 산화실리콘 등으로 형성된 층간 절연막(41)으로 덮혀 화소 TFT(25)를 전기적으로 절연하고 보호한다. 콘택트 홀은 층간 절연막(41)을 관통하여 형성되며, ITO로 형성된 화소 전극(45)은 상기 콘택트 홀을 충전하도록 형성된다. 화소 전극(45)은 화소 TFT(25)의 드레인 전극(D)에 접속된다.
폴리실리콘막은 예를 들면, 비정질 실리콘을 퇴적하고 이것을 결정화함으로써 형성된다. 결정화 공정으로서는, XeCl(파장 308nm) 또는 KrF(파장 248nm)의 광원으로부터 공급되는 저온 엑시머 레이저를 사용하는 레이저 어닐링 결정화 기술을 사용하는 것이 바람직하다. 레이저 어닐링 결정화 기술을 사용함으로써, 고속 동작에 필요한 신호선 구동 회로의 TFT만을 또는 주변 회로부의 TFT만을 결정화할 수 있다. 이 경우, 레이저빔 주사 면적을 감소시킬 수 있다.
도 3b는 탑-게이트형 TFT의 구조의 일례를 나타낸다.
도 3b에 나타낸 탑-게이트형 TFT(25)에서, 채널층으로 기능하는 폴리실리콘층(35)은 투명 기판(31) 상에 형성된다. 폴리실리콘층(35) 상에는, SiN, SiO2등으로 형성되어 게이트 절연막으로 기능하는 절연막(33)이 형성된다. 절연막(33) 상에는, Cr과 같은 금속으로 형성된 게이트 전극이 형성된다. 채널용 폴리실리콘막(35)보다 고농도로 불순물 도프된 폴리실리콘층(37,37)은 채널용 폴리실리콘막(35)의 소스 및 드레인 영역에 형성된다. 이들 높은 불순물 농도의 폴리실리콘층(37,37) 상에는, 소스 전극(S)과 드레인 전극(D)이 형성된다.
상기 방법으로 형성된 화소 TFT(25)는 질화실리콘, 산화실리콘 등으로 형성된 층간 절연막(41)으로 덮혀 화소 TFT(25)를 전기적으로 절연하고 보호한다. 콘택트 홀은 층간 절연막(41)을 관통하여 형성되며, ITO로 형성된 화소 전극(45)은 상기 콘택트 홀을 충전하도록 형성된다. 화소 전극(45)은 화소 TFT(25)의 드레인 전극(D)에 접속된다.
Cr층 대신, Ti/Al/Ti 적층을 사용해도 좋다. 높은 불순물 농도의 폴리실리콘층(37)은 채널용 폴리실리콘층(35)의 소망 영역에 고농도로 불순물 도프함으로써 생략해도 좋다. 주변 회로 TFT는 화소 전극이 형성되는 부분과는 다른 부분에 형성될 수도 있다.
도 4는 도 1에 나타낸 IVa-IVb선을 따라 취한 단면도이다. 도 4에 나타낸 액정 표시 장치(A)는 화소부(B)와 이 화소부(B)의 외측에 형성된 주변 회로부(C)를 포함한다. 이 액정 표시 장치(A)는 제1 투명 기판(31), 제2 투명 기판(51) 및 상기 두 투명 기판 사이에 형성된 액정 수용 공간(81)에 충전된 액정재(E)를 포함한다.
화소부(B)에는 복수의 화소(21)가 형성된다.
화소(21)는 제1 투명 기판(31)의 내측 표면 상에 형성된 화소 TFT(25) 및 화소 전극(45)을 포함한다.
도 4에 나타낸 바와 같이, 화소부(B)의 주변측에는 주변 회로부(C)가 배치된다. 도 4에서, 제1 투명 기판(31) 상에 형성된 주변 회로는 제1 주변 회로(주사선 구동 회로)(C1)이다. 주사선 구동 회로(C1)는 능동 소자로서 다수의 다결정 박막 트랜지스터, 즉 주변 회로 TFT(85)를 포함한다.
화소 TFT(25)와 주변 회로 TFT(85)의 불균일한 표면은 제1 투명 기판(31) 상에 형성된 평탄화막(73b)에 의해 평탄화된다. 화소 전극(45)은 상기 평탄화막(73b) 상에 형성된다. 배향막(75b)은 화소부(B)의 화소 전극(45)과 평탄화막(73b)을 덮도록 형성된다.
화소(21)는 제2 투명 기판(51)의 내측 표면(제1 투명 기판(31)측) 상에 형성된 적(R), 녹(G) 및 청(B)의 컬러 수지막(61,63,65) 및 컬러 수지막(61,63,65)의 하부에 형성된 공통 전극(71)을 포함한다. 컬러 수지막(61,63,65)은 대응하는 화소 전극(45)과 대향하는 위치에 형성된다.
화소 TFT(25)로부터의 광을 차단하는 블랙 매트릭스(BM)(1)는 컬러 수지막(61,63,65) 중 인접한 막 사이에 형성된다. Cr로 형성되며 차광막으로서 기능하는 다른 블랙 매트릭스(BM)(1)도 또한 주변 회로 TFT(85) 상의 제2 투명 기판(51)의 내측 표면 상에 형성되어 주변 회로 TFT(85)를 덮는다.
컬러 수지막(61,63,65) 및 블랙 매트릭스(BM)(1)는 평탄화 절연막(73a)으로 덮혀 있다. 평탄화 절연막(73a)은 표면이 불균일한 컬러 수지막(61,63,65)을 덮어서 평탄화 절연막(73a)의 하부 표면을 평탄화한다. 이 평탄한 표면 상에는, 모든 화소에 대한 공통 전극(71)이 형성된다. 공통 전극(71)의 표면은 폴리이미드와 같은 수지로 형성된 배향막(75a)으로 덮혀 있다.
절연성 흑색 수지는 흑색의 착색 안료를 함유하는 폴리이미드일 수 있다. 감광성 폴리이미드가 절연성 흑색 수지의 재료로 사용되면, 차광막은 원하는 영역, 예를 들면, 제2 주변 회로에서 고속 동작에 필요한 회로, 예컨대 레지스트 마스크를 사용하지 않고 시프트 레지스터 회로만을 덮도록 형성될 수 있다.
실링 부재(5)는 제1 투명 기판(31)과 제2 투명 기판(51) 사이 및 주변 회로부(C)의 외측에 위치한다. 제1 및 제2 투명 기판(31,51)은 실링 부재(5)와 함께 액정 수용 공간(81)을 획정한다. 액정재(E)는 액정 수용 공간(81)에 충전된다.
액정셀(23)(도 2)은 ITO로 형성된 화소 전극(45), ITO로 형성된 공통 전극(71) 및 이 전극들 사이에 충전된 액정재(E)를 포함한다.
주변 회로부(C)의 상세한 회로 구조를 하기에 설명한다.
도 5는 150단의 주사선 구동 회로(C1)중 1단의 구동 회로를 나타내는 회로도이다. 주사선 구동 회로(C1)는 도 5에 나타낸 구동 회로가 직렬로 접속된 150단을 갖는다. 도 5에 나타낸 1단의 구동 회로는 주사 방법을 스위칭하기 위한 양방향 스위칭부(111); 주사 신호를 발생하기 위한 시프트 레지스터부(115); 각 주사 신호의 타이밍을 결정하기 위한 멀티플렉서(multiplexer)부(117); 및 구동 능력을 증가시키기 위한 직렬로 접속된 3단의 인버터(121a)를 포함하는 출력 버퍼부(121)를 포함한다.
플립-플롭 회로(125)의 전원 전압은 VDD와 GND이다. 플립-플롭 회로(125)의 출력은 AND게이트 및 인버터를 통하여 멀티플렉서부(117)에 공급된다. 멀티플렉서부(117)에서, 플립-플롭 회로(125)의 출력은 4개의 출력 신호선으로 분지된다. 분지된 4개의 출력 신호는 멀티플렉스 신호(MP1~MP4)와 AND 처리되어 출력 버퍼부(121)에 공급된다.
출력 버퍼부(121)는 구동 능력을 증가시킴으로써 멀티플렉서부(117)로부터의 4개의 신호를 출력한다. 출력 버퍼부(121)는 4개의 출력 단자를 갖고 있으며, 이들 출력 단자 각각은 주사선을 통하여 화소부(B)의 화소 TFT(25)의 게이트(G)에 접속된다. 주사선 구동 회로(C1)는 150단으로 형성되어 있으며, 각 단은 4개의 출력 단자를 갖는다. 따라서, 주사선 구동 회로(C1)은 600개의 주사선(15,15,15,...)을 주사한다.
주사선 구동 회로(C1)의 동작을 설명한다. 주사선 구동 회로(C1)는 클럭 신호(CL) 또는 이것의 반전 신호(-CL)에 동기시켜 순차적으로 주사선(15)을 주사한다. 하나의 주사선에 접속된 모든 화소는 일시적으로 동시에 온 상태로 유지된다. 행이 순차적으로 주사되기 때문에, 주사선 구동 신호의 수는 프레임 당 600개이며, 시프트 레지스터부(115)는 프레임 당 150개의 신호를 발생한다. 따라서, 주사선 측의 시프트 레지스터부(115)는 그렇게 고속 동작을 요구하지 않는다. 주사선 구동 회로(C1)의 시프트 레지스터부(115)의 클럭 신호(CL) 및 이들의 반전 신호(-CL)의 펄스 주파수는 40~60kHz이다.
신호선 구동 회로(C2)의 구조를 설명한다.
신호선 구동 회로(C2)의 개략 구조는 도 2에 나타낸다.
신호선 구동 회로(C2)는 아날로그 스위치(151); 상기 아날로그 스위치(151)를 제어하는 아날로그 스위치 제어부(161); 및 상기 아날로그 스위치(151)와 아날로그 스위치 제어부(161)를 접속하는 아날로그 스위치 제어 신호선(181)을 포함한다.
도시되지 않은 비디오 신호 발생부로부터 공급되는 비디오 신호는 비디오 신호선(17)을 통하여 아날로그 스위치(151)에 전달된다. 이 비디오 신호는 대응하는 아날로그 스위치(151)가 온으로 되면 신호선(11)을 통하여 화소 TFT(25)의 소스 전극(S)에 공급된다.
아날로그 스위치 제어부(161)는 아날로그 스위치를 온-오프하여 비디오 신호를 화소 TFT(25)의 소스 전극(S)에 전달하거나 하지 않는 제어를 실시한다.
도 6은 아날로그 스위치(151)와 이 아날로그 스위치(151)를 제어하는 아날로그 스위치 제어부(161)를 포함하는 신호선 구동 회로(C2)와 비디오 신호선(17), 화소부(B)의 화소(21) 사이의 접속 관계를 나타낸다.
화소부(B)에서 화소(21)의 총 수는 화소 번호 1~화소 번호 800을 포함하는 800개이다. 하나의 화소(21)는 RGB 3색의 서브 화소를 포함한다. 화소부(B)의 서브 화소수는 2400(800×3)개이다.
비디오 신호선(17)의 수는 8개의 R 비디오 신호선(R1~R8), 8개의 G 비디오 신호선(G1~G8) 및 8개의 B 비디오 신호선(B1~B8)을 포함하는 24개이다.
아날로그 스위치(151)의 총 수는 아날로그 스위치 번호 1~아날로그 스위치 번호 2400을 포함하는 2400개이다. 각 아날로그 스위치(151)는 한 쌍의 p 및 n형 TFT로 된 CMOS형 TFT를 포함한다.
아날로그 스위치 제어부(161)는 직렬로 접속된 100단의 플립-플롭 회로(173,173,173,...)로 형성된 시프트 레지스터 회로(171); 상기 시프트 레지스터 회로(171)의 플립-플롭 회로(173)의 각 출력에 접속된 버퍼 회로(15); 및 버퍼 회로(175)의 출력과 아날로그 스위치의 제어 전극을 접속하는 아날로그 스위치 제어 신호선(181)을 포함한다.
동일한 클럭 신호(CK)와 반전 클럭 신호(-CK)가 100단의 플립-플롭 회로의 클럭 단자에 입력된다. 100단의 플립-플롭 회로중, 제1단의 플립-플롭 회로(173)의 입력 단자에는 Sp신호가 공급된다. 제1단 플립-플롭 회로(173)의 출력 신호는 출력 단자(Q)를 통하여 제1단 버퍼 회로(175)에 공급된다.
제1단 플립-플롭 회로(173)의 출력(Q)은 그 다음 단(제2단)의 플립-플롭 회로(172)의 입력 단자(D)에 입력된다. 제2단 플립-플롭 회로의 출력은 제2단 버퍼 회로(175)의 입력 단자에 접속된다. 마찬가지로, 각 플립-플롭 회로(173)의 출력은 그 다음 단의 플립-플롭 회로(173)의 입력 단자에 공급되며 동일한 단의 출력 버퍼 회로(175)의 입력 단자에 공급된다.
버퍼 회로(175)의 출력은 플립-플롭 회로(173)측으로부터 3번째 인버터(176c) 및 4번째 인버터(176d) 사이에서 두개의 선으로 분지된다. 분지된 2개의 선 중에서, 하나의 선은 인버터(176f)를 통하여 n출력을 전달하고, 다른 선은 두개의 인버터(176d,176e)를 통하여 p출력을 전달한다.
도 7a는 시프트 레지스터 회로(171)의 플립-플롭 회로(173)를 상세하게 설명하는 회로도이며, 도 7b는 버퍼 회로(175)를 상세하게 설명하는 회로도이다.
플립-플롭 회로(173)는 직렬로 접속된 3단의 CMOS 회로(173a,173b,173c)를 포함한다. 전원 전압은 VDD 및 GND이다. 제1단 CMOS 회로(173a)는 클럭드(clocked) 인버터이며 n형 MOS 트랜지스터(174a)는 접지 단자측에 연결된다. 이 n형 MOS 트랜지스터(174a)의 게이트 전극 단자에는 반전 클럭 신호(-CK)가 입력된다. p형 MOS 트랜지스터(174b)는 제1단 CMOS 회로의 전원 전압 VDD 단자측에 연결된다. 클럭 신호(CK)는 p형 MOS 트랜지스터(174b)의 게이트 전극 단자에 입력된다.
제1단 CMOS 회로(173a)에 대한 입력은 시프트 레지스터 회로(171)의 입력 단자(D)에 접속된다. 제2단 CMOS 회로(173b)는 인버터이며, 그 입력 단자는 제1단 CMOS 회로(173a)의 출력 단자에 접속되며, 그 출력 단자는 제3단 클럭드 인버터의 입력 단자에 접속된다.
n형 MOS 트랜지스터(174c)는 제3단 CMOS 회로(173c)의 접지 단자측에 연결되어 있다. 클럭 신호(CK)는 n형 MOS 트랜지스터(174c)의 게이트 전극 단자에 입력된다. p형 MOS 트랜지스터(174d)는 제3단 CMOS 회로(173c)의 전원 전압 VDD 단자측에 연결된다. 반전 클럭 신호(-CK)는 p형 MOS 트랜지스터(174d)의 게이트 전극 단자에 입력된다.
제3단 CMOS 회로(173c)의 입력 단자는 플립-플롭 회로(173)의 출력 단자(Q)에 접속된다. 제3단 CMOS 회로(173c)의 입력 단자는 또한 제2단 시프트 레지스터 회로(171)의 입력 단자(D)에 접속된다. 제3단 CMOS 회로(173c)의 출력 단자는 또한 제1단 CMOS 회로(173a)의 출력과 제2단 CMOS 회로(173b)의 입력을 연결하는 선에 접속된다.
도 7b는 버퍼 회로(175)의 p출력측을 상세하게 나타낸다.
도 7b에 나타낸 바와 같이, 버퍼 회로(175)의 p출력측은 직렬로 접속된 5단의 CMOS 인버터(176a,176b,176c,176d,176e)로 구성된다. 버퍼 회로(175)의 입력 단자는 도 7a에 나타낸 플립-플롭 회로(173)의 출력 단자(Q)에 접속된다. 버퍼 회로(175)의 p출력은 분지된 n출력(도 6)과 함께 아날로그 스위치(153)의 제어 단자에 공급된다.
신호가 플립-플롭 회로(173)의 입력 단자(D)에 입력되면, 클럭 신호(CK)와 반전 클럭 신호(-CK)에 따라 출력 신호(Q)가 출력된다. 각 플립-플롭 회로(173)의 출력(Q)은 출력 버퍼 회로(175)를 통하여 대응하는 아날로그 스위치(151)를 제어한다. 각 플립-플롭 회로(173)의 출력 신호(Q)는 그 다음 단의 플립-플롭 회로의 입력 단자(D)에 출력된다.
도 6에 나타낸 바와 같이, 각각이 두 개의 TFT(p 및 n형 TFT)를 갖는 아날로그 스위치 번호 1~24의 아날로그 스위치(151)는 48개의 TFT로 형성된다. 24개의 아날로그 스위치(151)에는 동일한 출력 신호(예를 들면, 출력1, p와 n의 2극성)가 함께 공급된다.
더욱 구체적으로는, 버퍼 회로로부터의 n출력은 아날로그 스위치 제어선(181a)을 통하여 24개의 모든 아날로그 스위치의 n형 TFT의 게이트 전극에 공급되며, 버퍼 회로로부터의 p출력은 아날로그 스위치 제어선(181b)을 통하여 24개의 모든 아날로그 스위치의 p형 TFT의 게이트 전극에 공급된다.
회로 동작은 도 6을 참조하여 설명한다.
각 단의 플립-플롭 회로(173)로부터의 제어 신호는 동시에 24개의 아날로그 스위치(예를 들면, 번호 1~24의 24개의 아날로그 스위치)의 온/오프를 제어한다. 하나의 단의 플립-플롭 회로(173)로부터의 제어 신호는 동일한 타이밍에 24개의 아날로그 스위치(151)를 동시에 온하며, 데이터가 신호선(11)을 통하여 8개의 화소(각 화소 당 RGB 3개의 서브 화소)에 기입된다. 이 동작은 소위 8데이터 분할의 점 순차 기입 방식에 해당한다.
본 액정 표시 장치의 회로 동작을 더욱 구체적으로 설명한다.
주사선 구동 회로(C1)가 하나의 주사선(15)을 선택하고, 게이트가 상기 선택된 주사선에 접속된 모든 화소 TFT(25)가 도통 상태로 될 때, 시프트 레지스터 회로(171)의 제1단 플립-플롭 회로(173)에 접속된 출력 버퍼(175)의 n 및 p단자로부터의 출력된 출력1의 아날로그 스위치 제어 신호에 따라 번호 1~24의 아날로그 스위치(151)의 24개의 p형 TFT 및 24개의 n형 TFT가 동시에 온된다.
아날로그 스위치(151)가 온으로 되면, 화소부(B)의 선택된 주사선(15)으로부터의 신호에 의해 이미 도통 상태로 된 화소 TFT(25)를 통하여, R1~R8, G1~G8 및 B1~B8을 포함하는 비디오 신호선(17)의 신호 내용에 따라 각 화소 셀(액정셀(23) 및 축적 용량(27))에 전하를 공급하여 각 화소 셀에 화상 정보를 기입한다.
제1~제100단의 플립-플롭 회로를 포함하는 시프트 레지스터 회로(171)는 제어 신호를 순차적으로 출력하여 번호 1~2400을 포함하는 아날로그 스위치(151)를 순차적으로 온한다. 비디오 신호선(17)으로부터 공급되는 비디오 신호(표시 신호)는 1단의 플립-플롭 회로(173)마다 24화소로 분할되어 최종적으로 번호 1~2400의 서브 화소에 전송된다.
주사선 구동 회로(C1)가 그 다음 주사선을 선택하면, 그 때 선택되어 있던 화소 TFT는 비도통 상태로 되고, 그 결과 액정셀(23)과 축적 용량(27)이 신호선(11)으로부터 전기적으로 단절된다. 150개의 주사선이 순차적으로 주사되는 1수평 기간 중에, 저장된 화상 정보는 다음 주사때까지 유지된다.
상술한 동작을 순차적으로 반복하여 화상을 표시한다.
신호선 구동 회로(C2)중의 시프트 레지스터의 동작 속도는 4.88MHz이며, 이는 주사선 구동 회로의 시프트 레지스터의 동작 속도보다 빠른 것이다.
도 8은 도 1에 나타낸 액정 표시 장치의 VIIIa-VIIIb선 단면도이며, 신호선 구동 회로를 포함하는 주변 회로부를 나타낸다. 주변 회로 TFT는 폴리실리콘 TFT일 수 있다. 화소부(B)의 구조는 도 4에 나타낸 도 1의 IVa-IVb선 단면도와 유사하다.
도 8에서는, 반도체 능동 소자로서 폴리실리콘 TFT(85)를 사용하는 제1 투명 기판(31) 상의 신호선 구동 회로(C2)를 나타낸다. 도 8에 나타낸 구조에서, 신호선 구동 회로(C2)의 상부(제2 투명 기판(51)측)에서 신호선 구동 회로(C2)로부터의 광을 차광하는 차광막은 블랙 매트릭스(BM), 즉 도전성 차광막이 아니고, 절연성 흑색 수지막(201)이다. 절연성 흑색 수지막(201)은 바람직하게는 컬러 필터(61,63,65)와 일반적으로 동일한 두께를 갖는다.
컬러 필터(61,63,65)와 부분적으로 오버랩하는 블랙 매트릭스(BM)(1,1,1,...)는 화소 사이의 광누설을 방지하고 컬러 표시 특성을 개선시키기 위하여 화소부(B)의 제2 투명 기판(51) 상에 형성된다. 블랙 매트릭스는 신호선 구동 회로(C2)까지 연재하고 절연성 흑색 수지막(201)과 부분적으로 오버랩한다. 이 오버랩은 연속적인 차광 구조 또는 이중 차광 구조를 실현하여 차광성을 향상시킨다.
절연성 흑색 수지막(201)의 재료로서, 흑색의 착색 안료와 혼합된 폴리이미드가 바람직하다. 흑색의 착색 안료와 혼합된 아크릴계 또는 에폭시계 수지를 사용해도 좋다. 감광성 수지를 사용하면, 포토레지스트 마스크를 사용하지 않고 노광 및 현상 공정을 통하여 흑색 수지를 패터닝할 수 있다.
절연성 흑색 수지막(201)은 제2 투명 기판(51)측으로부터 신호선 구동 회로(C2)에 입사하는 광(주로 가시광)을 차광한다. 경사 입사광에 대해서도, 블랙 매트릭스(1) 및 흑색 수지막(201)으로 형성된 이중 차광 구조가 충분한 차광 성능을 제공한다.
신호선 구동 회로(C2) 근처에 설치된 차광 구조는 흑색 수지막(201)뿐이다. 따라서, 신호선 구동 회로(C2)에서 절연성 흑색 수지막(201)과 TFT(85) 사이의 기생 용량을 현저히 작게 할 수 있다. 따라서, 차광 구조가 제공되어도, 기생 용량은 신호선 구동 회로(C2)의 동작 속도를 낮추지 않는다.
다음, 액정 표시 장치의 제조 방법에 대하여 설명한다. 본 제조 방법으로서는 일반적인 형태의 액티브 매트릭스형 액정 표시 장치의 제조 방법이 사용된다.
반도체 능동 소자로서 탑-게이트형 TFT를 사용함으로써 제1 투명 기판측의 화소부(B) 및 주변 회로부를 제조하는 방법을 설명한다.
도 16은 화소 TFT 및 주변 회로 TFT 모두에 대하여 도 3b에 나타낸 구조와 동일한 구조를 갖는 탑-게이트형 TFT를 사용하는 액정 표시 장치의 단면도이다.
도 16에서는 제1 투명 기판(31)측의 구조를 나타낸다.
제1 투명 기판(31) 상에, 폴리실리콘막(35), SiO2로 된 게이트 절연막 및 게이트 전극(G)이 순차적으로 형성된다. 게이트 전극의 양측 상의 폴리실리콘막은 n 또는 p형 불순물 이온으로 도프되어 소스 및 드레인 영역으로서 고농도 불순물 영역(37,37)을 형성한다.
제1 투명 기판 상에는, 제1 층간 절연막(41a)이 형성된다. 소스, 드레인 및 게이트 전극에 대한 콘택트 홀은 제1 층간 절연막(41a)을 통하여 형성된다. Ti/Al/Ti로 된 소스 전극(S), 게이트 전극(G) 및 드레인 전극(D)의 리드는 콘택트 홀을 개재하여 제1 층간 절연막(41a) 상에 형성된다.
제2 층간 절연막(41b)은 제1 층간 절연막(41a) 상에 형성된다.
콘택트 홀은 화소 TFT(25)의 드레인 전극(D) 상에 제2 층간 절연막(41b)을 통하여 형성된다.
ITO로 된 화소 전극(45)은 콘택트 홀을 개재하여 제2 층간 절연막(41b) 상에 형성된다. 화소 전극(45)은 화소부(B)의 화소 TFT(25)의 드레인 전극(D)에 접속된다.
주변 회로부(C)의 주변 회로 TFT는 n 및 p형 TFT(85a,85b)를 포함한다. 고농도 불순물 영역(37,37)이 이온 주입을 통하여 형성되기 때문에, n 및 p형 TFT(85a,85b)가 모두 동일 기판 상에 형성될 수 있다. 상보형 회로(CMOS 회로)가 형성될 수 있기 때문에, 주변 회로부(C)에서 회로의 고속 동작 및 저 전력 소비가 가능하다.
액정 표시 장치의 상세한 제조 방법을 하기에 설명한다.
(1) 제1 투명 기판(31) 상에 CVD에 의해 비정질 실리콘막을 1000의 두께로 퇴적한다.
(2) 엑시머 레이저를 사용하여 상기 비정질 실리콘막을 결정화한다. 이 결정화 공정에 의해, 비정질 실리콘막이 폴리실리콘막(35)으로 변한다.
(3) 폴리실리콘막(35)을 통상의 포토리소그래피 및 에칭 공정에 의해 섬 형상 TFT 채널층을 형성하도록 에칭한다.
(4) PECVD(plasma-enhanced chemical vapor deposition)에 의해 게이트 절연막(33)을 형성한다. 이 게이트 절연막(33)을 소정의 형상으로 가공한다. PECVD 대신 스퍼터링을 사용해도 좋다. 게이트 전극이 게이트 절연막 상에 형성된다.
(5) 폴리실리콘 영역(37)은 TFT 게이트 전극의 양측의 채널층에 형성되며, 소스 및 드레인 전극의 콘택트 저항을 낮추기 위하여 폴리실리콘 영역(37)은 불순물 이온으로 도프되어 채널층보다 더 높은 불순물 농도를 갖는다. 주변 회로부(C)에는, 다른 이온이 n 및 p형 TFT(85a,85b)에 대하여 주입된다.
(6) 제1 층간 절연막(41a)은 제1 투명 기판(31) 상에 형성된다. 콘택트 홀은 게이트, 소스 및 드레인 콘택트에 대하여 제1 층간 절연막(41a)을 개재하여 형성된다.
(7) Ti/Al/Ti의 소스 전극(S), 게이트 전극(G) 및 드레인 전극(D) 리드는 콘택트 홀을 개재하여 제1 층간 절연막(41a) 상에 형성된다.
(8) 산화막의 층간 절연막(41b)은 제1 투명 기판(31)의 전 표면 상에 퇴적된다. 산화막 대신, 질화막 또는 폴리이미드막을 사용할 수 있다. 콘택트 홀은 층간 절연막(41b)을 통하여 형성되며, ITO(indium-tin oxide)의 화소 전극(45)은 콘택트 홀을 개재하여 형성된다.
상기 공정에 의해, 탑-게이트형 TFT가 완성된다.
도 4 및 8을 참조하여, 컬러 필터와 공통 전극을 구비한 제2 투명 기판(51) 상의 화소 구조를 제조하는 방법을 설명한다.
(1) 제2 투명 기판(51) 상에, 두께 2000의 Cr막을 형성하고 소정의 패턴을 갖는 마스크를 사용하여 에칭하여 블랙 매트릭스(BM)(1,1,1,...)를 형성한다. 이 블랙 매트릭스(BM)는 화소부(B)의 화소 TFT(25) 및 주변 회로부(C)의 제1 주변 회로(C1)를 덮는 차광막으로서 기능한다.
(2) 제2 투명 기판(51) 및 블랙 매트릭스(1) 상에 적색 레지스트를 1.5μm 두께로 도포하고, 건조, 노광 및 현상 공정을 포함하는 통상의 포토리소그래피 공정을 통하여 화소부(B)에 적색 컬러 필터(61)를 형성한다.
(3) 녹색 컬러 필터(63) 및 청색 컬러 필터(65)는 상기 공정(2)과 유사한 공정에 의해 형성된다. 컬러 필터(61,63,65)는 단부에서 블랙 매트릭스(BM)(1,1,1,...)와 부분적으로 오버랩한다.
(4) 흑색 수지는 제2 투명 기판(51)의 내측 상에 도포되어 주변 회로부(C)의 제2 주변 회로(C1)를 덮어서 소정의 패턴 공정에 의해 절연성 흑색 차광막(201)을 형성한다.
(5) 컬러 필터(61,63,65) 및 절연성 흑색 차광막(201)을 보호하고 컬러 필터 및 절연성 흑색 차광막(201)의 불균일한 표면을 평탄화하기 위하여 평탄화 수지막(73a)을 형성한다.
(6) 스퍼터링에 의해 두께 1000의 ITO막을 형성하여 소정의 패턴 공정에 의해 공통 전극(71)을 형성한다.
(7) 공통 전극(71)을 덮도록, 폴리이미드 등의 배향막(75a)을 형성한다.
상기 공정에 의해, 제2 투명 기판(51)측 상의 구조가 완성된다.
상기 공정(4) 대신, 절연성 흑색 차광막 또는 도전성 차광막을 제2 투명 기판(51)의 외측에 형성하여 제2 주변 회로를 덮을 수 있다. 또는, 절연성 흑색 차광막을 제1 투명 기판측 상에 형성하여 제2 주변 회로를 덮도록 할 수도 있다.
상기 방법에 의해 제조된 제1 및 제2 투명 기판(31,51)을 장착하여 액정 표시 장치를 형성한다. 이 방법은 이하에 설명한다.
(1) 제1 및 제2 투명 기판(31,51) 상에 형성된 배향막(75a,75b)을 필요에 따라 가열 및 경화시킨다.
(2) 배향막(75a,75b)을 버프(buff) 천으로 소정의 방향으로 러빙(rubbing)하는 러빙 공정을 실시하여 배향막(75a,75b)의 배향 구조를 형성한다.
(3) 제1 투명 기판(31) 상에 중합체, 유리, 실리카 등의 구형 스페이서를 분무한다. 구형 스페이서는 기판(31,51) 사이의 소정의 거리를 유지한다.
(4) 제1 투명 기판의 주변 회로부(C)의 외주부에 실링용 수지를 디스펜서로 도포한다. 제1 및 제2 투명 기판(31,51)을 서로 겹치고 가열 가압으로 실링 수지를 경화시킨다. 따라서, 제1 및 제2 투명 기판(31,51)은 실링 수지에 의해 함께 부착된다.
(5) 액정재(E)를 도시하지 않은 액정 주입구를 통하여 액정 수용 공간(81)에 주입한 후, 주입구를 봉지한다.
신호선 구동 회로(C2) 상에 형성된 절연성 흑색 수지막(201)은 제2 투명 기판(51)측으로부터 신호선 구동 회로(C2)에 입사하는 광을 차광한다. 따라서, 신호선 구동 회로(C2)의 반도체 능동 소자, 즉 주변 회로 TFT(85)의 입사광에 의해 야기되는 오동작의 확률을 낮출 수 있다. 따라서, 신호선 구동 회로(C2)는 입사광의 유무와는 독립적으로 안정하게 동작하며, 액정 표시 장치가 안정하게 동작할 수 있다.
액정의 비유전율(ε)은 약 5~11이다. 제1 및 제2 투명 기판 사이의 갭은 약 4~5마이크론이다. 따라서, 신호선 구동 회로(C2)가 4.88MHz로 동작하면, 주변 회로 TFT(85)의 기생 용량에 의해 야기되는 회로 동작의 속도 저하가 발생할 수 있다.
고속에서 동작하는 신호선 구동 회로의 차광막으로서 금속으로 된 블랙 매트릭스(BM)를 사용하면, TFT와 BM 사이의 기생 용량이 신호선 구동 회로(C2)의 고속 동작을 방해한다. 절연성 차광막을 사용함으로써, 기생 용량의 증가 및 동작 속도의 감소를 방지할 수 있다.
본 실시예의 액정 표시 장치에서, 절연성 흑색 차광막은 1마이크론 이하의 두께를 갖도록 형성될 수 있다.
주변 회로부, 특히 신호선 구동 회로는 제2 투명 기판(51)의 외측(제1 투명 기판(31)의 반대측)의 액정 표시 장치의 외주부에 형성된 사각(bevel)에 의해 차광할 수 있다. 그러나, 넓은 사각을 사용한 차광 구조는 대화면의 액정 표시 장치(좁은 사각의 액정 표시 장치의 제조)의 제조를 방해한다.
신호선 구동 회로(제2 주변 회로)로부터의 광을 차단하는 차광막의 재료로서 카본 흑색 수지를 사용할 수 있다.
몇몇 카본 흑색 수지는 106Ωm 이하의 전기 도전율을 갖는 반절연성이다. 이러한 반절연성 카본 수지를 사용하면, 절연성 차광막을 사용할 때보다 차광막의 기생 용량이 커진다. 그러나, 반절연성 카본 수지로 된 차광막은 절연성 차광막보다 우수한 차광 성능을 나타낸다. 기생 용량보다 차광 성능이 우선하는 경우에는, 반절연성 카본 수지로 된 차광막을 사용하는 것이 효과적일 수 있다.
도 9는 본 발명의 제1 실시예의 변형예에 따른 액정 표시 장치의 단면도이다.
도 9에 나타낸 액정 표시 장치에서, 절연성 흑색 수지막(201)은 제2 투명 기판(51)측 상에 형성되며, 다른 절연성 흑색 수지막(301)은 제1 투명 기판(31)측 상에 형성되고, 각각 제2 주변 회로(C2)로부터의 광을 차단한다.
제1 투명 기판측 상에 형성된 차광막(301)은 또한 신호선 구동 회로(C2)로부터의 광을 차단한다.
따라서, 도 9에 나타낸 액정 표시 장치의 절연성 차광막(201,301)은 신호선 구동 회로(C2) 상에 이중 차광 구조를 제공한다. 따라서, 신호선 구동 회로(C2)에 대한 차광 성능이 향상되고 주변 회로, 특히 신호선 구동 회로의 동작을 제1 실시예의 액정 표시 장치보다 더 안정하게 할 수 있다.
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치의 단면도이다. 본 제2 실시예에서, 제1 실시예의 액정 표시 장치와 동일한 부분에는 동일한 참조 부호를 표시하고 설명은 생략한다.
도 10은 신호선 구동 회로(제2 주변 회로)(C2)를 포함하는 액정 표시 장치의 주변 회로의 구조를 나타내는 단면도이다. 도 10은 제1 실시예의 액정 표시 장치를 나타내는 도 8에 대응한다.
도 10에 나타낸 액정 표시 장치에서, 신호선 구동 회로(C2)를 덮는 차광막(401)은 제2 투명 기판(51)의 외측(제1 투명 기판(31)의 반대측), 즉 액정 표시 장치의 외측에 형성된다. 또한, 본 액정 표시 장치에서 차광막(401)은 제2 투명 기판(51)으로부터 신호선 구동 회로(C2)에 입사하는 광을 차단한다.
신호선 구동 회로(C2)와 차광막(401) 사이에 두꺼운 절연 부재인 제2 투명 기판(51)이 개재한다. 따라서, 제1 실시예에 의해 사용된 절연성 흑색 수지 대신,반절연성 카본 흑색 수지를 사용할 수 있으며, 도전성 차광막도 사용할 수 있다. 차광막 재료 선택의 자유도가 증가한다. 또한, 반절연성 카본 흑색 수지 또는 도전성 차광막을 사용하면, 차광 성능이 절연성 차광막보다 향상된다.
외측-패널 차광막(401)이 제2 투명 기판(51)의 상부 표면에 형성되기 때문에, 제1 및 제2 투명 기판(31,51) 사이의 좁은 갭에 형성될 때보다 차광막 형성 공정이 용이하게 된다. 차광막 형성 공정에서, 외측-패널 차광막(401)은 패널 조립 공정 전에, 제2 투명막의 상부 표면에 형성되거나, 또는 패널 조립 공정 후에 외측-패널 차광막(401)이 형성될 수도 있다.
따라서, 조립 공정의 자유도는 제1 실시예에 비하여 증가한다.
외측-패널 차광막(401)의 재료는 흑색 수지막 이외에 수지계 흑색 잉크일 수도 있다. 차광막이 수지계 흑색 잉크를 사용하여 제2 투명 기판(51) 상에 형성되면, 흑색 오일계 펠트펜(felt pen)으로 제2 투명 기판(51) 상에 칠할 수 있다.
흑색 펠트펜으로 칠하면 제2 투명 기판(51)의 원하는 위치에 차광막을 형성하기가 용이하게 된다. 차광막은 수지계 흑색 잉크를 도포함으로써 제1 또는 제2 실시예의 액정 표시 장치보다 쉽게 형성할 수 있다. 차광막은 차광성 접착 테이프, 차광성 흑색 필름 등을 사용함으로써 형성해도 좋다.
흑색 차광막은 잉크젯트법과 같은 인쇄 기술을 사용함으로써 형성할 수 있다. 인쇄 기술의 사용은 차광막의 대량 생산 및 경제성에 있어서 우수하다.
상술한 방법을 사용하면, 제2 투명 기판의 두께가 약 0.7μm이고 제1 및 제2 투명 기판(31,51) 사이의 갭이 약 5μm이기 때문에, 경사 입사에 의한 미광(stray light)의 가능성이 있다.
도 11은 제2 실시예의 제1 변형예에 따른 액정 표시 장치의 단면도이다.
도 11에 나타낸 액정 표시 장치에서, 신호선 구동 회로(C2)를 덮는 차광막으로서, 외측-패널 차광막(401)이 제1 투명 기판(51)의 상부 표면에 형성될 뿐만 아니라, 외측-패널 차광막(401)에 대향하는 위치에서 제1 투명 기판(51)의 하부 표면에 절연성 내측-패널 차광막(405)이 형성된다. 내측-패널 차광막(405)도 또한 신호선 구동 회로(C2)를 덮는다.
두 개의 차광막이 신호선 구동 회로(C2) 상에 형성되기 때문에, 차광 성능이 향상되고, 경사 입사에 의해 발생되는 미광의 가능성이 낮아진다.
도 12는 제2 실시예의 제2 변형예에 따른 액정 표시 장치를 나타낸다.
도 12에 나타낸 액정 표시 장치에서, 외측-패널 차광막(401) 및 절연성 내측-패널 차광막(201)은 수직에서 볼 때 다른 위치에 설치된다. 예를 들면, 외측-패널 차광막(401)은 신호선 구동 회로(C2)의 시프트 레지스터 회로(제어 회로(B'))를 덮으며, 절연성 흑색 수지로 된 내측-패널 차광막(201)은 제어 회로(A')(아날로그 스위치)를 덮는다. 도전성 차광막(BM)(1)은 제어 회로(C')(출력 버퍼) 상에 형성된다. 차광 구조 및 제어 회로는 원하는 대로 조합할 수 있으며, 상술한 것으로 한정되지 않는다.
상술한 방법에서, 다른 구조를 갖는 차광막은 차광 성능 및 회로 동작 속도에 따라 신호선 구동 회로의 각 회로부의 다른 위치에 형성된다.
제2 변형예의 구조에서, 디자인의 자유도가 증가될 수 있으며, 차광막과 신호선 구동 회로 사이의 위치 관계를 섬세하게 설계하여 주변 회로의 고속 동작 및 차광 성능을 최적화할 수 있다.
도 13 및 14는 본 발명의 제3 실시예에 따른 액정 표시 장치를 나타낸다.
제3 실시예에서, 제1 및 제2 실시예의 액정 표시 장치와 동일한 부분에는 동일한 참조 부호를 표시하고 설명은 생략한다.
도 13은 액정 표시 장치의 전체적인 구조를 나타내는 평면도이다. 이 평면도는 제1 실시예의 액정 표시 장치를 나타내는 도 1에 대응한다.
도 13에 나타낸 바와 같이, 액정 표시 장치는 화소부(B) 및 주변 회로부(C)를 포함한다. 주변 회로부(C)는 주사선 구동 회로(제1 주변 회로)(C1) 및 신호선 구동 회로(제2 주변 회로)(C2)를 포함한다.
Cr로 된 블랙 매트릭스(BM) 차광막(1)은 주사선 구동 회로(C1) 상에 형성된다. 절연성 흑색 수지로 된 차광막(503)은 신호선 구동 회로(C2) 상에 형성된다.
도 14는 도 13에 나타낸 Xa-Xa선 단면도이며, 제1 실시예의 액정 표시 장치를 나타내는 도 8에 대응한다.
도 14에 나타낸 바와 같이, 제3 실시예의 액정 표시 장치에서, 액정재(E)를 수용하는 액정 수용 공간(81)을 밀봉하기 위한 실 부재(501)의 구조는 제1 실시예와는 다르다.
제3 실시예의 액정 표시 장치에서, 실 부재(501)는 직사각형의 화소부(B)의 단변에 배치된 주사선 구동 회로(C1)의 외측에 제1 실시예의 액정 표시 장치와 마찬가지로 형성된다. 신호선 구동 회로(C2)에 배치된 직사각형의 화소부(B)의 장변 상의 실 부재(503)는 신호선 구동 회로(C2)를 덮는다. 실 부재(501,503)는 주변 회로부(C)의 외주변을 루프 형상으로 감싼다.
실 부재 형성 공정에서, 통상의 수지성 실 부재(501)는 주사선 구동 회로(C1)의 외측에 형성된다. 다음, 차광성 흑색 수지의 실 부재(503)가 신호선 구동 회로(C2)를 덮도록 형성된다.
본 실시예의 액정 표시 장치에서, 실 부재(501,503)은 액정 수용 공간(81)에 충전된 액정재(E)를 밀봉한다. 절연성 흑색 수지로 된 실 부재(503)는 신호선 구동 회로(C2)를 덮으며 신호선 구동 회로(C2)로부터의 광을 차단한다. 절연성 흑색 수지로 된 상기 실 부재(503)는 액정재(E)를 밀봉하며 신호선 구동 회로(C2)의 주변 회로용 다결정 TFT(85)로부터의 광을 차단하여 광에 의해 야기되는 TFT의 누설 전류를 억제한다.
본 실시예의 액정 표시 장치에서, 제1 및 제2 투명 기판(31,51) 사이의 차광막(503)은 액정재(E)(약 5~11)보다 작은 약 3의 비유전율 ε을 갖는 수지로 되어 있다. 따라서, 신호선 구동 회로(C2) 위의 제1 및 제2 투명 기판 사이에 배치된 액정재에 비하여, 신호선 구동 회로(C2)의 기생 용량을 줄일 수 있다.
실 부재 및 차광막에 대하여 동일한 구조가 사용되기 때문에, 공간 효율이 향상되며, 그 결과 액정 표시 장치의 사각을 더욱 좁게 할 수 있다.
주사선 구동 회로의 외측에 배치된 실 부재와 신호선 구동 회로를 덮는 실 부재는 차광성 실 부재를 사용하여 일체로 형성해도 좋다. 이 경우, 실 부재 제조 공정을 간단하게 할 수 있다.
도 15는 본 발명의 제4 실시예에 따른 휴대용 전자 기기를 나타낸다. 이 휴대용 전자 기기(퍼스널 컴퓨터)는 제1~3 실시예 중 하나의 액정 표시 장치를 사용한다.
도 15에 나타낸 퍼스널 컴퓨터는 화소부(B) 및 주변 회로부(C)를 포함하는 액정 표시 장치(A)를 사용한다.
퍼스널 컴퓨터의 다른 구조는 일반적인 퍼스널 컴퓨터와 동일하다. 액정 표시 장치(A)를 접었을 때 이것과 일체화되는 하우징(601)에는, 중앙 처리 장치(CPU), 기억 회로 등(도시하지 않음)이 내장되어 있다. 외부 기억 장치용 삽입구(603)는 하우징(601)의 측벽에 형성되며, 입력 수단(키보드)(605)은 하우징(601)의 상부 표면에 형성된다.
본 실시예의 액정 표시 장치를 사용하는 퍼스널 컴퓨터에서, 주변 회로부(C)는 제1 투명 기판 상에 일체로 형성된다. 외부의 주변 회로부(C)를 갖는 액정 표시 장치에 비하여, 본 액정 표시 장치의 사각을 좁게 할 수 있다. 전체적인 크기가 동일하면, 화소부(B)를 크게 할 수 있다. 신호선 구동 회로의 반도체 능동 소자로서 다결정 TFT가 사용되기 때문에, 퍼스널 컴퓨터의 고속성을 유지할 수 있다. 주변 회로부, 특히 제2 주변 회로가 절연성 차광막으로 덮여 있기 때문에, 입사광에 의해 야기되는 다결정 TFT의 오동작을 방지할 수 있다.
상술한 본 실시예의 구조는 이에 한정되는 것은 아니다. 예를 들면, 셀 외부의 차광막은 제2 투명 기판 상에 직접 형성하거나, 또는 제2 투명 기판 상에 형성된 편광판 상에 간접적으로 형성해도 좋다. BM은 단층 또는 다층의 금속으로 되어도 좋다. 주변 회로부에 대한 모든 차광막은 절연성 차광막을 사용할 수 있다.
제1 및 제2 투명 기판으로서 유리 기판을 사용하지만, 석영 또는 유기성 필름을 사용해도 좋다. 반사형 액정 표시 장치를 제조하는 경우에는 제1 기판이 투명할 필요는 없다. 세라믹 기판, 절연막으로 덮인 실리콘 기판 등을 사용해도 좋다.
반사형 표시 패널의 경우에는, 제1 투명 기판 상의 ITO 전극은 Al과 같은 다른 금속 재료로 대체해도 좋다.
흑백 표시 패널을 제조할 경우에는, 화소부의 컬러 필터는 필요없다.
기판의 평탄화막은 질화 실리콘막 또는 산화 실리콘막이어도 좋다. 평탄화막은 제2 투명 기판측에는 제공되지 않아도 좋다.
다음, 도 17~23을 참조하여 본 발명의 제5 실시예에 따른 반사형 액정 표시 장치 및 이 장치를 사용하는 표시 패널을 설명한다.
도 17은 화상을 표시하는 화소부와 이 화소부를 제어하는 주변 회로부를 동일한 기판 상에 일체로 형성한 반사형 액정 표시 장치(A)의 평면 배치예를 나타낸다. 도 18은 반사형 액정 표시 장치(A)의 단면 구조를 나타낸다.
도 17 및 도 18에 나타낸 액정 표시 장치는 화상을 표시하는 대략 직사각형의 화소부(B)와 이 화소부를 구동하기 위하여 화소부(B) 주변에 배치된 주변 회로부(C)를 포함한다.
화소부(B)에는, 복수의 화소(1001)가 매트릭스 패턴으로 배치되어 있다.
화소부(B)에는, 복수의 신호선(1003,1003,1003,...)이 열방향으로 배치되어 있으며, 복수의 주사선(1005,1005,1005,...)이 행방향으로 배치되어 있다.
각 화소(1001)는 소스, 드레인 및 게이트를 갖는 화소용 박막 트랜지스터 TFT(1011), 액정셀(1015) 및 축적 용량(1017)을 포함한다. 화소 TFT(1011)의 소스(S)는 신호선(1003)에 접속되며, 그 게이트(G)는 주사선(1005)에 접속된다. 액정셀(1015) 및 축적 용량(1017)은 화소 TFT(1001)의 드레인(D)과 접지 단자(GND) 사이에 병렬로 접속된다.
도 18에 나타낸 바와 같이, 투명한 제1 유리 기판(1031)과 제2 유리 기판(1051)(이하, 제1 유리 기판 및 제2 유리 기판이라 함) 사이에 액정재(E)가 충전된다. 이 액정재는 수지로 된 실 부재(1041)로 밀봉하며 상기 기판(1031)과 기판(1051) 사이에 개재한다. 투명한 유리 기판 대신, Si 기판과 같은 불투명 기판을 제1 유리 기판(1031)으로서 사용할 수 있다.
일반적으로 접지 전위에 고정하는 공통 전극은 제2 유리 기판(1051) 상에 형성한다.
바람직하게는 폴리실리콘 TFT인 화소 TFT(1011,1011,1011,...)는 화소부(B)의 제1 유리 기판(1031) 상에 섬 형상으로 형성한다. 주변 회로부(C)는 화소부(B) 주변에 형성된다. 주변 회로부(C)에는 고속 동작이 가능한 반도체 능동 소자로서 폴리실리콘 TFT(1021,1021,1021)이 사용된다.
층간 절연막(1061)은 제1 유리 기판(1031) 상에 형성되어 TFT(1011,1021)을 덮는다.
고정 전위가 인가되는 제2 공통 전극(1071)은 화소부(B) 전체의 층간 절연막(1061) 상에 형성된다. 제2 콘택트 전극(1071)에는 후술하는 콘택트 홀에 대응하는 개구부(1073)가 형성되어 있다. 평탄화 절연막(1081)은 제2 공통 전극(1071) 상에 형성된다.
콘택트 홀(1083)은 층간 절연막(1061)과 평탄화 절연막(1081)을 관통하여 개구부(1073)에 대응하는 위치에 형성된다. 화소(1001)용 반사 전극(1091)은 평탄화 절연막(1081) 상에 형성되어 콘택트 홀(1083)을 개재한다. 반사 전극(1091)은 콘택트 홀(1083)의 화소 TFT(1011)의 드레인(D)에 접속된다. 배향막(1101)은 반사 전극(1091) 상에 형성된다.
제1 유리 기판(1031)에 대향하는 기판인 제2 유리 기판(1051) 상에는 컬러 필터(1121), 일반적으로 접지 전위에 고정되는 제1 공통 전극(1131) 및 배향막(1141)이 순차적으로 형성된다.
트랜스퍼 전극(TE)은 고정 전위 전극(1071)과 제1 공통 전극(1131) 사이에 접속된다.
도 19a 및 19b는 화소 TFT(1011)의 평면도이다.
도 19a는 싱글 게이트형 TFT를 나타낸다. 싱글 게이트형 TFT(1011)는 반도체층으로서 폴리실리콘층을 사용한다. 폴리실리콘층은 먼저 비정질 실리콘층을 형성한 후, 엑시머 레이저 등을 사용한 레이저 어닐링 방법에 의해 상기 비정질 실리콘층을 결정화함으로써 형성된다. 이 폴리실리콘층을 패터닝하여 섬 형상 폴리실리콘층을 형성한다.
싱글 게이트형 화소 TFT(1011)에서, 게이트 전극(G)은 게이트 절연막을 통하여 폴리실리콘층(1027)을 1회 횡단하고, 게이트 전극 아래에 채널층을 획정한다. 소스 영역(S) 및 드레인 영역(D)은 폴리실리콘층(1027)의 양단부에 형성된다.
게이트 전극(G)은 Al-Nd로 형성되며 주사선(1005)과 공통으로 사용된다.
소스 영역의 소스 전극(S)과 신호선(1003)은 Ti/Al/Ti로 형성되며 전기적으로 접속된다.
도 19b는 더블-게이트형 화소 TFT(1011)를 나타낸다.
더블-게이트형 화소 TFT(1011)는 소스와 드레인 사이에 역 U자형의 채널층(1027)을 갖는다. 채널층(1027)은 소스와 드레인을 흐르는 전류의 제어성을 향상시키 위하여 게이트 전극과 2회 교차한다. 광에 의해 발생하는 누설 전류는 입사광의 영향을 받기 쉬운 폴리실리콘 TFT에서 낮출 수 있다.
본 실시예에서, 화소 TFT(1011)로서 더블-게이트형 TFT를 사용하는 액정 표시 장치를 설명한다. 싱글 게이트형 TFT도 사용할 수 있다.
도 20 및 21은 본 실시예의 폴리실리콘 TFT(1011)를 사용하는 반사형 액정 표시 장치의 상세한 단면도 및 평면도를 나타낸다.
도 20은 반사형 액정 표시 장치(A)의 평면도이다. 도 21은 도 20에 나타낸 VI-VI선 단면도이다.
도 20에 나타낸 바와 같이, 제1 유리 기판(1031) 상에는 유리로부터의 불순물 확산을 방지하기 위하여 SiO2로 된 기판 표면 피복층(1023)이 형성된다. 기판 표면 피복층(1023) 상에는, 폴리실리콘층(1027)이 상술한 바와 같이, 역 U자형으로 형성되어 있다.
폴리실리콘층(1027) 상에는, 절연막(1061)이 퇴적된다.
더욱 구체적으로는, 절연막(1061)은 폴리실리콘층(1027) 상에 형성된 게이트 절연막(1061a), 상기 게이트 절연막(1061a) 상에 형성된 제1 층간 절연막(1061b), 및 상기 제1 층간 절연막(1061b) 상에 형성된 제2 층간 절연막(1061c)을 포함한다.
도 21에 나타낸 바와 같이, 게이트 전극/주사선(1005)은 게이트 절연막(1061a) 상에 형성된다.
제1 층간 절연막(1061b)은 게이트 전극/주사선(1005)을 덮도록 형성된다. 콘택트 홀은 소스 영역(S) 및 드레인 영역(D)에 해당하는 위치에서 제1 층간 절연막(1061b)과 게이트 절연막(1061a)을 관통하여 형성된다.
소스 전극/신호선(1003) 및 드레인 전극(1025)은 콘택트 홀을 개재하여 제1 층간 절연막(1061b) 상에 형성된다. 신호선(1003)은 게이트 절연막(1061a)과 제1 층간 절연막(1061b)을 관통하여 형성된 신호선 콘택트 홀(1033)을 통하여 화소 TFT(1011)의 소스 영역에 접속된다. 드레인 전극(1025)은 게이트 절연막(1061a)과 제1 층간 절연막(1061b)을 관통하여 형성된 신호선 콘택트 홀(1033)을 통하여 화소 TFT(1011)의 드레인 영역에 접속된다.
제1 층간 절연막(1061b) 상에는, 신호선(1003)과 드레인 전극(1025)을 덮는 제2 층간 절연막(1061c)이 형성된다. 제2 층간 절연막(1061c) 상에는, 전체 화소부를 덮는 제2 공통 전극(1071)이 형성된다.
도 22는 제2 공통 전극(1071)의 평면도이다.
제2 공통 전극(1071)은 복수의 화소(1001,1001,1001,...)를 갖는 화소부(B)와 주변 회로부(C)의 전 영역을 거의 덮는다.
제2 공통 전극(1071)의 전위가 고정된 전위를 갖기 때문에, 제2 공통 전극(1071)은 이 전극(1071) 아래의 화소 TFT(1011) 및 신호선(1003)에 대하여 전기적인 실드(shield)로서 기능한다.
상술한 바와 같이, 개구부(1073)는 반사 전극(1091)과 드레인 전극(1025)이 접속되는 콘택트 홀(1083)에 대응하는 위치에서 제2 공통 전극(1071)을 관통하여 형성된다.
폴리이미드로 된 평탄화 절연막(1081)은 제2 층간 절연막(1061c) 상에 형성된다. 평탄화 절연막(1081)은 하부층의 불규칙한 표면을 보상하고 이 막(1081)의 평탄한 상부 표면을 제공한다. 이 반사 전극의 반사 표면이 불규칙하면, 광은 반사 표면에서 다양한 방향으로 반사된다. 소정의 범위 이상으로 반사된 광은 사용할 수 없다. 반사 표면의 평탄화는 입사광 이용 효율을 향상시키는데 효과적이다.
반사 전극(1091)은 평탄화막(1081) 상에 형성된다. 반사 전극(1091)은 콘택트 홀(1083)을 통하여 드레인 전극(1025)에 접속된다. TFT(1011)는 공급된 화상 신호를 받아서 액정재에 축적한다. 배향막(1101)은 반사 전극(1091) 상에 형성된다.
제2 유리 기판(1051) 상에는, 컬러 필터(1121), 제1 공통 전극(1131) 및 배향막(1141)이 상술한 바와 같이 형성된다.
제2 공통 전극(1071) 및 반사 전극(1091)은 대부분의 화소부를 덮으며, 수직으로 볼 때 서로 다른 위치에 개구부를 갖는다. 이중 광학 실드 구조가 제2 유리 기판(1051)측으로부터의 입사광에 대하여 형성되기 때문에, 제2 유리 기판(1051)측으로부터 제1 유리 기판(1031)측으로의 입사광에 대한 차광 성능을 향상시킬 수 있다.
고정 전위가 인가되는 제2 공통 전극(1071), 제2 공통 전극(1071)에 대향하는 반사 전극(1091), 및 그 사이에 형성된 평탄화 절연막(1081)은 축적 용량(1017)(도 17 참조)을 구성한다.
축적 용량(1017)은 반사 전극(1091)과 개구부(1073)을 제외한 제2 공통 전극(1071) 사이에 형성되며, 평탄화 절연막(1081)은 그 사이에 위치한다. 화소 TFT(1011)는 축적 용량(1017) 아래에 위치한다. 따라서, 화소 TFT(1011)와 축적 용량(1017)을 하나의 화소부에 효율적으로 배치할 수 있다.
제2 공통 전극(1071)은 반사 전극(1091)과 신호선(1003)과 같은 화소 구동 배선 사이에 고정 전위면을 형성한다. 따라서, 반사 전극(1091) 및 신호선(1003)과 같은 화소 구동 배선은 전기적으로 실드되며, 크로스토크와 같은 간섭을 억제할 수 있다.
제5 실시예의 액정 표시 장치(A)에 대한 제조 공정의 개략을 설명한다. 먼저, 제1 유리 기판(1031) 상의 구조에 대한 제조 공정의 개략을 설명한다.
(1) 제1 유리 기판(1031) 상에 기재(base) 산화실리콘막(1023)을 성장한다.
(2) 플라즈마 CVD에 의해 상기 산화실리콘막(1023) 상에 비정질 실리콘층을 퇴적한다.
(3) XeCl 광원으로부터 공급되는 파장 308nm의 엑시머 레이저를 사용하여 50nm 두께의 비정질 실리콘층을 결정화하여 폴리실리콘층(1027)을 형성한다.
(4) 폴리실리콘층(1027)을 섬 형상으로 에칭한 후, 게이트 절연막으로서의 산화실리콘막(1061a)을 플라즈마 CVD에 의해 120nm으로 퇴적한다.
(5) 게이트 절연막 상에 Al-ND막을 퇴적하고, 예를 들면, 혼합 산 에칭제를 사용한 습식(wet) 에칭에 의해 게이트 전극과 주사선으로 패터닝한다.
(6) n 및 p형 불순물 이온을 폴리실리콘층(1027)의 소스 및 드레인 영역에 도프하고 레이저 조사를 통하여 활성화한다.
(7) 제1 층간 절연막(1061b)(질화실리콘 또는 산화실리콘)을 플라즈마 CVD에 의해 예를 들면, 두께 500nm으로 퇴적한다.
(8) 제1 층간 절연막(1061b) 및 그 아래의 게이트 절연막(1061a)을 관통하여 콘택트 홀을 형성한다. 이 콘택트 홀을 개재하여 Ti/Al/Ti 적층막을 퇴적하고 패터닝하여 소스 전극(S)과 신호선(1003) 및 드레인 전극(1025)으로 사용되는 소스 배선을 형성한다.
(9) 소스 배선 등을 덮는 제2 층간 절연막(1061c)으로서, 플라즈마 CVD에 의해 제1 층간 절연막 상에 질화실리콘막을 예를 들면, 두께 400nm으로 형성한다.
(10) 제2 층간 절연막(1061c) 상에 Ti막을 예를 들면, 두께 200nm으로 퇴적한다. Ti 대신 Al을 사용해도 좋다. Ti막을 통하여 개구부(1073)를 형성하고, 레지스트 마스크와 염소 함유 기체를 사용하여 건성(dry) 에칭에 의해 제2 공통 전극(1071)을 형성한다.
(11) 제2 공통 전극(1071) 및 제2 층간 절연막(1061c) 상에는 폴리이미드로 된 평탄화 절연막(1081)을 형성한다. 폴리이미드 평탄화막 대신 플라즈마 CVD에 의해 형성된 질화실리콘막을 사용해도 좋다.
(12) 불소 함유 기체를 사용한 건성 에칭에 의해, 상부 드레인 전극(1025)을 노출하는 개구부(1073)를 통하여, 평탄화막(1081)과 제2 층간 절연막(1061c)을 관통하여 콘택트 홀(1083)을 형성한다.
(13) 콘택트 홀(1083)을 개재하도록 평탄화막(1081) 상에 반사 전극층(1091)을 퇴적한다. 염소 함유 기체를 사용한 건성 에칭을 통하여 상기 전극층을 화소(1001)의 전기적으로 독립된 반사 전극으로 분리한다.
(14) 반사 전극(1091) 상에 배향막(1101)을 형성한다.
제2 유리 기판(1051) 상의 구조는 하기 공정으로 형성한다.
(1) 제2 유리 기판(1051) 상에는, 두께 1.5μm의 적색 레지스트막을 도포하고 건조, 노광 및 현상 공정을 포함하는 통상의 포토리소그래피 공정에 의해 화소부(B)에 적색 컬러 필터를 형성한다. 녹색 및 청색 컬러 필터도 동일한 공정에 의해 형성한다.
(2) 컬러 필터 등의 불균일한 표면을 평탄화하기 위하여 평탄화 수지막을 형성한다.
(3) 스퍼터링에 의해 두께 1000의 ITO 막을 형성하여 소정의 패터닝 공정에 의해 공통 전극(1131)을 형성한다.
(4) 제1 공통 전극(1131)을 덮도록 폴리이미드 등의 배향막을 형성한다.
상술한 공정에 의해, 제2 투명 기판(1051) 상의 구조가 완성된다.
상술한 방법에 의해 제조된 제1 및 제2 투명 기판(1031,1051)을 탑재하여 액정 표시 장치(A)를 형성한다. 이 방법을 이하에 설명한다.
(1) 제1 및 제2 투명 기판(1031,1051) 상에 형성한 배향막(1101,1141)을 필요에 따라 가열, 경화시킨다.
(2) 배향막(1101,1141)을 버프 천으로 소정의 방향으로 러빙하는 러빙 공정을 실시하여 배향막(1101,1141)의 배향 구조를 형성한다.
(3) 제1 투명 기판(1031) 상에 중합체, 유리, 실리카 등의 구형 스페이서를 분무한다.
(4) 제1 유리 기판(1031)의 주변 회로부(C)의 외주부에 실링용 수지를 디스펜서로 도포한다.
(5) 제1 및 제2 유리 기판(1031,1051)을 서로 겹치고 가열 가압으로 실링 수지를 경화시킨다. 따라서, 제1 및 제2 투명 기판(1031,1051)은 실링 부재(1041)에 의해 함께 부착된다. 구형 스페이서는 양 기판(1031,1051) 사이에서 소정의 거리를 유지한다.
(6) 액정재(E)를 도시되지 않은 액정 주입구를 통하여 액정 수용 공간에 주입한 후, 주입구를 봉지한다.
도 23a 및 23b는 본 실시예의 반사형 액정 표시 장치를 사용한 액정 패널을 나타낸다.
도 23a는 반사형 직시(direct view) 패널의 개략 구조를 나타낸다.
이 반사형 직시 패널은 편광판(PL)이 반사형 액정 패널(A)의 제2 유리 기판(1051) 상에 배치된 구조를 갖는다. 반사형 액정 패널의 액정재(E)로서, 바람직하게는 수직 배향 액정이 사용된다.
도 23b는 3-칩 투사형 액정 패널을 나타낸다.
이 투사형 액정 패널은 크로스 다이크로익 프리즘(cross dichroic prism, CDP)의 배면과 양측면에 R(적색), G(녹색) 및 B(청색)에 대응하는 반사형 액정 표시 장치(A1,A2,A3)가 배치되어 있다.
크로스 다이크로익 프리즘(CDP)의 전면에는 웨지 프리즘(wedge prism, WP)이 배치된다. R, G, B에 대응하는 반사형 액정 표시 장치(A1,A2,A3)에 광을 조사하기 위하여 광원(L)을 설치한다.
광원(L)으로부터 조사된 광은 R, G, B에 대응하는 반사형 액정 표시 장치(A1,A2,A3)에 입사된다.
각 반사형 액정 표시 장치(A1,A2,A3)로부터의 반사광은 웨지 프리즘(WP)에 의해 굴절되어, 출사광의 광로는 입사광과 다르게 된다. 이 굴절광은 렌즈를 포함하는 광학계 장치(LS)에 의해 스크린(S) 상에 초점이 모인다. 광학계 장치(LS)는 광학 렌즈 또는 콜드 미러(cold mirror)이어도 좋다.
본 실시예의 반사형 액정 표시 장치에서, 각 화소의 화소 TFT 및 축적 용량을 각 화소부에 효율적으로 배치할 수 있어서, 미세한 화소를 형성할 수 있다. 패널, 특히 반사형 직시 패널 및 투사형 액정 패널의 소형화가 요구되기 때문에, 본 발명의 반사형 액정 표시 장치가 적합하다.
도 24는 제5 실시예의 변형예에 따른 반사형 액정 표시 장치를 나타낸다. 도 24는 제5 실시예의 반사형 액정 표시 장치의 단면을 나타내는 도 20에 대응한다. 본 변형예의 화소 TFT로서 도 3a에 나타낸 싱글 게이트형 TFT를 사용하였지만, 이는 제5 실시예와 본질적으로 다른 점은 아니다.
도 24에 나타낸 반사형 액정 표시 장치에서, 반사 전극(1091)에서 드레인 전극(1025)에 연재하는 콘택트 홀(1083) 내에 도전성 유기 수지로 된 도전성 충전재(1111)가 충전되어 있다. 도전성 충전재(1111)는 바람직하게는 평탄화막(1081)의 상부 표면과 같은 높이로 충전된다.
이 도전성 충전재(1111)는 반사 전극(1091)과 드레인 전극(1025)과 전기적으로 접속한다.
도 24에 나타낸 반사형 액정 표시 장치를 제조하는 방법 중에서, 평탄화막(1081)을 형성한 후의 공정을 간략하게 설명한다. 평탄화막을 형성하기까지의 공정은 상술한 바와 같은 공정을 사용할 수 있다.
도 25에 나타낸 바와 같이, 도전성 충전재(1111)로서, 콘택트 홀(1083)을 갖는 평탄화막(1081) 상에 SnO 등이 첨가된 도전성 투명 유기 재료를 도포한다.
도 26에 나타낸 바와 같이, 콘택트 홀(1083) 내에는 도전성 충전재(1111)가 충전되며, 평탄화막(1081)의 상부 표면을 덮는다.
도 27에 나타낸 바와 같이, 반사 전극용으로 사용되는 Al막을 퇴적한다.
통상적인 패터닝 공정에 의해 포토-레지스트 마스크를 패터닝하여 마스크로서 반사 전극을 형성한다.
도 28에 나타낸 바와 같이, 염소 함유 기체를 사용한 건성 에칭을 통하여 Al막을 패터닝하고, 불소 함유 기체를 사용한 건성 에칭을 통하여 도전성 유기 재료의 도전성 충전재(1111)를 에칭하여 반사 전극(91)을 형성한다.
도 24에 나타낸 반사형 액정 표시 장치는 도 20에 나타낸 것보다 반사 전극의 평탄성이 우수하다.
도 29는 본 발명의 제6 실시예에 따른 반사형 액정 표시 장치(A)의 단면도이다. 본 실시예의 반사형 액정 표시 장치에서, 제3 층간 절연막(1061d), 축적 용량 전극(1075) 및 평탄화막(1081)을 제2 공통 전극(1071)과 반사 전극(1091) 사이에 형성한다. 축적 용량 전극(1075)뿐만 아니라 반사 전극(1091)은 콘택트 홀(1083)을 통하여 드레인 전극(1025)에 접속된다.
제3 층간 절연막(1061d)은 배선 층 사이에 충분한 전기적 절연성을 제공하는 한 어떠한 막으로 되어도 좋으며, 두께 200nm의 질화실리콘막이어도 좋다.
축적 용량 전극(1075)은 Al로 형성된다. Al 대신 Ti를 사용해도 좋다.
본 실시예의 액정 표시 장치에서, 화소 축적 용량은 제2 공통 전극(1071)과 축적 용량 전극(1075), 및 양 전극(1071,1075) 사이의 제3 층간 절연막(1061d)으로 구성된다. 반사 전극(1091)의 평탄성을 확보하는 기능이 상부의 평탄화막(1081)에 의해 발휘되기 때문에, 제3 층간 절연막(1061d)의 두께는 비교적 자유롭게 설계할 수 있다. 따라서, 제3 층간 절연막(1061d)의 두께를 얇게 하여, 큰 용량을 얻을 수 있다. 큰 용량을 얻는 관점에서는, 질화실리콘막이 바람직하게 사용되며, 고유전율을 갖는 Ta 산화막을 사용해도 좋다.
화소 TFT(1011)와 신호선(1003)이 제2 공통 전극(1071), 축적 용량 전극(1075) 및 반사 전극(1091)을 포함하는 3개의 금속층에 의해 덮여 있으므로, 전기적 실드 기능이 제5 실시예의 반사형 액정 표시 장치보다 향상될 수 있고, 제2 유리 기판측으로부터의 입사광을 차단하는 차광성도 향상될 수 있다.
도 30은 제6 실시예의 제1 변형예에 따른 반사형 액정 표시 장치를 나타낸다.
제1 변형예의 반사형 액정 표시 장치(A)는 제2 층간 절연막(1061c)이 폴리이미드로 형성되며 평탄화막으로 작용한다는 점에 있어서 도 29에 나타낸 반사형 액정 표시 장치와는 다르다.
반사형 액정 표시 장치(A)에서, 신호선(1003)과 상부 드레인 전극(1025)에 의해 형성되는 제1 층간 절연막(1061a)의 불규칙한 상부 표면은 폴리이미드로 형성된 제2 층간 절연막(1061c)을 사용함으로써 완화할 수 있다. 따라서, 제2 층간 절연막(1061b) 상에 형성된 제2 공통 전극(1071)의 평탄성을 향상시킬 수 있으며, 그 결과 제2 공통 전극(1071), 제3 층간 절연막(1061d) 및 축적 용량 전극에 의해 형성된 축적 용량의 정전 용량값을 정확히 제어할 수 있다.
도 31은 제6 실시예의 제2 변형예에 따른 반사형 액정 표시 장치를 나타낸다.
도 31은 제1 변형예의 반사형 액정 표시 장치를 나타내는 도 30에 대응한다.
도 31에 나타낸 반사형 액정 표시 장치에서, 축적 용량 전극(1075)은 반사 전극(1091)에서 드레인 전극(1025)에 연재하는 콘택트 홀(1083)을 통하여 드레인 전극(1025)에 접속된다. 또한, 도전성 폴리이미드(수지)로 된 도전성 충전재(1111)가 콘택트 홀(1083)에 충전되어 있다. 도전성 충전재(1111)는 바람직하게는 평탄화막(1081)의 상부 표면과 같은 높이로 충전된다.
이 도전성 충전재(1111)는 축적 용량 전극(1075)을 통하여 반사 전극(1091)과 드레인 전극(1025)과 전기적으로 접속한다.
도 32~35를 참조하여, 도 31에 나타낸 반사형 액정 표시 장치를 제조하는 방법을 간략하게 설명한다.
도 32에 나타낸 바와 같이, 평탄화막(1081)이 상술한 바와 같은 공정에 의해 형성된 상태에서, 축적 용량 전극(1075)은 콘택트 홀(1083) 내의 드레인 전극(1025)에 접속된다. 도전성 충전재(1111)로서, 콘택트 홀(1083)을 갖는 평탄화막(1081) 상에 도전성이고 투명한 유기 재료를 도포한다.
도 33에 나타낸 바와 같이, 콘택트 홀(1083) 내에는 도전성 충전재(1111)가 충전되며, 평탄화막(1081)의 상부 표면을 덮는다.
도 34에 나타낸 바와 같이, 반사 전극용으로 사용되는 Al막을 퇴적하고, 통상적인 패터닝 공정에 의해 패터닝하여 반사 전극을 형성한다.
도 35에 나타낸 바와 같이, 염소 함유 기체를 사용한 건성 에칭을 통하여 Al막을 패터닝하고, 불소 함유 기체를 사용한 건성 에칭을 통하여 도전성 유기 재료의 도전성 충전재(1111)를 에칭하여 반사 전극(91)을 형성한다.
도 33에 나타낸 반사형 액정 표시 장치는 도 16에 나타낸 것보다 반사 전극의 평탄성이 우수하다.
도 36은 본 발명의 제7 실시예에 따른 반사형 액정 표시 장치(A)의 단면도이다.
반사형 액정 표시 장치가 소형화됨에 따라, 화상을 표시하는 화소부와 이 화소부를 제어하는 주변 회로부가 동일한 기판 상에 일체로 형성된 주변 회로 일체형 액정 표시 장치에 대한 필요성이 커지고 있다.
비정질 실리콘 TFT보다 빠른 폴리실리콘 TFT를 주변 회로의 반도체 능동 소자로서 사용하는 주변 회로 일체형 액정 표시 장치에서, 광에 의해 야기되는 TFT의 누설 전류의 문제를 해결하기 위하여 주변 회로상에 차광막을 형성할 필요가 있다.
대향 기판(제2 기판) 상에 형성될 공통 전극과 주변 회로부 상에 형성될 차광막이 별도의 공정에 의해 형성되면, 제조 공정이 복잡하게 된다.
또한, 제1 및 제2 기판에 대한 접합 공정에서, 위치 정렬의 정밀도가 요구된다. 접합 마진을 크게 설정하면, 화소부의 면적을 증가시키기 어렵다.
종래, 평탄화 재료는 화소부에 사용되며, 주변 회로부를 덮는 블랙 매트릭스(BM) 아래에는 사용되지 않는다. 따라서, 주변 회로와 BM의 기생 용량이 커진다.
도 36에 나타낸 반사형 액정 표시 장치는 화상을 표시하는 화소부(B)와 이 화소부(B)를 제어하는 주변 회로부(C)를 포함한다.
도 36에 나타낸 바와 같이, 제1 유리 기판(1203)과 제2 유리 기판(1207) 사이의 공간에 액정재(E)가 충전된다.
투명한 유리 기판 대신, Si 기판과 같은 불투명 기판을 제1 유리 기판(1203)으로서 사용할 수 있다.
제2 유리 기판(1207) 상에는, 일반적으로 접지 전위에 고정된 제1 공통 전극(1205)이 형성된다.
섬 형상의 화소 TFT(1228)는 화소부(B)의 제1 유리 기판(1203) 상에 형성된다.
주변 회로부(C)는 화소부(B)의 외주부 주변의 제1 유리 기판(1203) 상에 형성된다. 주변 회로부(C)에서는, 반도체 능동 소자로서 폴리실리콘 TFT(1257)이 사용된다.
산화실리콘막(1208)은 화소 TFT(1228)를 갖는 제1 유리 기판(1203) 상에 형성된다. 산화실리콘막(1208) 상에는, 폴리실리콘층(1209)이 섬 형상으로 형성되며, 이들 각각은 TFT의 채널층을 형성한다. 산화실리콘막(1208) 상에는, 폴리실리콘층(1209)을 덮는 게이트 산화막(1210)이 형성된다. 게이트 산화막(1210) 상에는, 주사선으로 작용하는 게이트 전극(G)이 형성된다.
제1 층간 절연막(1215)은 게이트 산화막(1210) 상에 형성되어 게이트 전극(G)을 덮는다. 콘택트 홀(1217,1217,1217,...)은 제1 층간 절연막(1215)과 게이트 산화막(1210)을 관통하여 소스 및 드레인 영역에 도달하도록 형성된다.
신호선(1221)으로 작용하는 소스 전극(S)도 제1 층간 절연막(1215) 상에 형성되며, 상기 소스 전극(S)은 콘택트 홀(1217)을 통하여 화소 TFT(1228)와 주변 회로 TFT(1257)의 소스 영역에 접속된다. 드레인 전극(1223)은 드레인 영역에 접촉하도록 형성된다.
제1 전극(1225)은 제1 층간 절연막(1215) 상의 주변 회로 영역의 외주부에 형성된다.
평탄화막(1245)은 제1 층간 절연막(1215) 상에 형성된다.
제2 콘택트 홀(1255)은 화소 TFT(1228)의 상부 드레인 전극(1223)과 제1 전극(1225)에 해당하는 영역에서 평탄화막(1245)을 관통하여 형성된다.
반사 전극(1251)은 평탄화막(1245) 상에 형성되어 화소 TFT(1228)를 포함하는 화소(1001)를 덮는다. 반사 전극(1251) 상에는, 배향막(1258)이 형성된다.
주변 회로 차광막(1253)은 주변 회로 TFT(1257)를 포함하는 주변 회로부(C) 상의 평탄화막(1245) 상에 형성되며, 상기 차광막(1253)은 반사 전극(1251)에서 사용된 것과 동일 공정에 의해 형성된다.
드레인 전극(1223)과 반사 전극(1251)은 콘택트 홀(1255)에 충전된 도전성 충전재(1259)에 의해 전기적으로 접속된다. 제1 전극(1225)과 주변 회로 차광막(1258)도 또한 콘택트 홀(1255)에 충전된 도전성 충전재(1259)에 의해 전기적으로 접속된다.
주변 회로 차광막(1258)의 접속 단자(1287)는 배선 리드(1291)를 통하여 제2 유리 기판(1207) 상에 형성된 공통 전극(1205)의 접속 단자(1285)에 전기적으로 접속되어 있다.
본 실시예의 반사형 액정 표시 장치에서, 반사 전극이 형성됨과 동시에 주변 회로 차광막이 형성된다. 주변 회로 차광막을 형성하기 위한 부가 공정은 필요하지 않다.
주변 회로 차광막은 주변 회로 TFT(1257)로부터의 광을 차단한다. 광에 의해 발생되는 누설 전류를 줄일 수 있으며, 광에 의해 야기되는 주변 회로의 오동작 가능성을 줄일 수 있다.
주변 회로 차광막을 공통 전극에 접속하여 접지 전위로 설정하기 때문에, 주변 회로 상의 액정재에 바이어스(bias)가 인가되지 않는다. 따라서, 직류 바이어스(예를 들면, 전원 전압 및 접지 전압)가 인가되어 액정재가 열화되는 것을 방지할 수 있다.
노말리 블랙(normally black) 액정이 사용되어도, 액정에 바이어스가 인가되지 않기 때문에 표시 영역의 주변에는 블랙 표시 상태가 항상 유지되며 반사광이 없다. 주변 회로 차광막이 제1 유리 기판의 최상층에 형성되기 때문에, 제2 유리 기판에 대한 트랜스퍼 전극으로 사용될 수 있다. 트랜스퍼 전극의 구조와 위치의 자유도를 증가시킬 수 있다.
본 반사형 액정 표시 장치는 소형화가 필요한 반사 투사형 패널로서 사용될 때 특히 효과적이다.
도 37은 제7 실시예의 제1 변형예에 따른 반사형 액정 표시 장치(A)를 나타낸다.
도 37에 나타낸 반사형 액정 표시 장치(A)에서, 제2 층간 절연막(1235)은 제1 층간 절연막(1215)과 평탄화막(1245) 사이에 형성된다. 제2 공통 전극(1271)은 제2 층간 절연막(1235) 상에 형성되어 화소 TFT(1228)를 덮는다. 제2 공통 전극(1271)은 화소 TFT(1228)의 상부 드레인 전극(1223) 상에 개구부(1273)가 형성되어 있다.
제2 공통 전극(1271)은 각 화소를 따로 덮어도 좋고, 복수 화소를 또는 전체 화소부를 덮어도 좋다.
제2 공통 전극(1271)은 바람직하게는 접지 전위가 인가되는 제1 공통 전극(1205)에 접속된다.
본 변형예의 액정 표시 장치에서, 화소 축적 용량은 제2 공통 전극(1271), 평탄화막(1245) 및 반사 전극(1251)으로 구성되어 있다.
축적 용량은 화소 TFT(1228)를 포함하는 하나의 화소의 대략 전체 영역에 형성된다. 화소 TFT 및 축적 용량은 상기 영역에 효율적으로 배치될 수 있으며, 그 결과 화소를 미세화할 수 있고장치를 소형화할 수 있다.
도 38은 제7 실시예의 제2 변형예에 따른 반사형 액정 표시 장치(A)를 나타낸다.
도 38에 나타낸 반사형 액정 표시 장치(A)에서, 제2 층간 절연막(1235)은 제1 층간 절연막(1215)과 평탄화막(1245) 사이에 형성된다. 제2 공통 전극(1271)은 제2 층간 절연막(1235) 상에 형성되어 화소 TFT(1228)를 덮는다. 제2 공통 전극(1271)은 화소 TFT(1228)의 상부 드레인 전극(1223) 상에 개구부(1273)가 형성되어 있다.
개구부(1273)에서는, 제2 층간 절연막(1235)을 통하여 형성된 콘택트 홀이 충전재(1227)로 충전된다. 충전재(1227)는 제2 공통 전극(1271)과 동일한 공정에 의해 형성될 수 있다.
충전재(1247)도 또한 평탄화막(1245)을 통하여 형성된 콘택트 홀 내에 충전된다. 제1 전극(1225)은 동일한 충전재(1227,1247)를 통하여 주변 회로 차광막(1253)에 접속된다.
콘택트 홀이 충전재(1227,1247)에 의해 2회 충전되기 때문에, 콘택트 홀을 충전하기가 용이하다. 상부 드레인 전극(1222)과 반사 전극(1251)은 전기적으로 더욱 확실히 접속될 수 있다.
도 39는 제7 실시예의 제3 변형예에 따른 반사형 액정 표시 장치(A)를 나타낸다.
도 39에 나타낸 반사형 액정 표시 장치(A)에서, 제2 층간 절연막(1235)과 제3 층간 절연막(1236)은 제1 층간 절연막(1215)과 평탄화막(1245) 사이에 형성된다. 제2 공통 전극(1271)은 제2 층간 절연막(1235) 상에 형성되어 화소 TFT(1228)를 덮는다. 제2 공통 전극(1271)은 화소 TFT(1228)의 상부 드레인 전극(1223) 상에 개구부(1273)가 형성되어 있다.
제3 층간 절연막(1236)은 제2 공통 전극(1271)을 덮는다. 콘택트 홀은 제3 및 제1 층간 절연막(1236,1235)을 관통하여 형성되어 드레인 전극(1223)을 노출한다. 축적 용량 전극(1291)은 제3 층간 절연막(1236) 상에 형성되어 콘택트 홀을 덮고 제2 공통 전극(1271)과 대향한다.
개구부(1273) 내에서는, 축적 용량 전극(1291)이 제2 층간 절연막(1235)을 관통하여 형성된 콘택트 홀을 덮는다.
제1 전극(1225)을 포함하는 영역에서는, 콘택트 홀이 제3 및 제1 층간 절연막(1236,1235)을 관통하여 형성되어 제1 전극(1225)을 노출한다. 축적 용량 전극(1291)과 동일한 재료로 형성된 중간 전극(1291a)은 콘택트 홀을 덮는다.
평탄화막(1245)은 축적 용량 전극(1291)과 중간 전극(1291a)을 덮도록 형성되며, 콘택트 홀은 평탄화막(1245)을 관통하여 형성되어 전극(1291,1291a)을 노출한다.
충전재(1261)는 콘택트 홀 내의 전극(1291,1291a)을 충전하고 덮는다. 반사 전극(1251)과 주변 회로 차광막(1253)은 충전재(1261)와 평탄화막(1245)을 덮도록 형성된다.
본 구조에서, 제1 전극(1255)은 주변 회로 차광막(1253)에 접속된다.
축적 용량은 고정 전위 전극(1271), 제3 층간 절연막(1236) 및 축적 용량 전극(1291)으로 구성된다. 평탄화막을 갖는 용량 구조에 비하여, 축적 용량값 설계의 자유도를 증가시킬 수 있다. 큰 용량을 얻을 수 있으며 미세한 화소를 형성할 수 있다.
도 40 및 41은 본 발명의 제8 실시예에 따른 반사형 액정 표시 장치를 나타낸다.
도 40은 액정 표시 장치(A)의 평면도이다.
본 반사형 액정 표시 장치는 화소부(B)과 주변 회로부(C) 사이에 경계 영역을 포함한다.
도 41은 경계 영역(BA)의 좌측 상부 코너를 포함하는 영역(X)의 평면도이다.
화소(1201)의 반사 전극(1251)과 동일한 금속층으로 된 더미(dummy) 반사 전극(1251a)은 경계 영역(BA)에 형성된 화소 TFT 상에 형성된다.
상기 더미 반사 전극(1251a)은 경계 영역(BA)에 형성된 더미 화소(1201a,1201a,1201a) 상에 형성된다.
상기 더미 반사 전극(1251a)은 제2 유리 기판 상에 형성된 공통 전극에 접속된다.
공통 전극과 동일한 전위를 갖는 금속막이 화소부의 주변 영역 근처에 존재하기 때문에, 이 주변 영역은 노말리 블랙 액정 모드에서 항상 블랙으로 표시되어 미광의 영향을 억제할 수 있다.
더미 반사 전극(1251a)은 주변 회로 차광막(1253)과 일체로 형성되어 공통 전극에 접속되어도 좋다.
하나의 더미 화소(1201)가 수평 및 수직 방향으로 형성되어 있지만, 두 개 이상의 더미 화소(1201a)를 수평 및 수직 방향으로 형성하여도 좋다.
도 42를 참조하여, 제9 실시예에 따른 반사형 액정 표시 장치를 설명한다.
반사형 액정 표시 장치에서는, 반도체 능동 소자와 신호선은 반사 전극 아래에 배치할 수 있다. 따라서, 높은 개구율을 얻을 수 있다.
그러나, 반도체 능동 소자의 단자를 반사 전극에 전기적으로 접속하기 위해서는, 층간 절연막을 통하여 콘택트 홀을 형성할 필요가 있다.
콘택트 홀 및 그 주변부에서는 층간 절연막의 평탄성이 나빠진다. 평탄성이 나쁜 영역은 기본적으로는 표시에 기여하지 못한다.
액정 표시 장치의 고집적화(미세 패터닝)가 진행되고 있다. 콘택트 홀에 의해 야기되는 불량한 평탄성은 무시할 수 없는 문제를 갖는다.
최근의 반사형 액정 표시 장치에서는, TFT와 같은 능동 소자를 갖는 제1 기판의 불규칙한 표면을 평탄화막 등으로 피복함으로써 평탄화하는 기술이 사용되고 있다.
제1 기판의 불규칙한 표면을 평탄화함으로써, 기판의 면내 방향 전계의 영향과 신호선과 같은 버스 라인에 의해 형성된 단차(step)의 영향을 완화할 수 있으며, 화소의 개구율을 향상시킬 수 있다.
일반적으로, 능동 소자와 버스 라인은 반사형 액정 표시 장치의 반사 전극 아래에 형성할 수 있으므로, 높은 개구율을 실현할 수 있다. 그러나, 하기 문제는 반사형 액정 표시 장치에 있어서도 관련되는 것이다.
능동 소자의 단자(예를 들면, TFT의 드레인 단자)를 능동 소자 단자상의 층간 절연막 상에 형성된 반사 전극(표시 전극)에 전기적으로 접속할 필요가 있다. 이를 위하여, 층간 절연막을 관통하여 콘택트 홀을 형성하고, 반사 전극(표시 전극)을 콘택트 홀의 오목한 형태를 따라 퇴적하여 콘택트 홀을 전극 재료로 충전한다.
콘택트 홀에 충전된 반사 전극의 상부 표면은 오목한 형태를 갖는다. 반사 전극 상의 액정 분자의 배향은 이 오목한 형태에 의해 교란된다. 이 교란된 배향 영역은 화상 표시에 기여하지 못한다. 화소가 미세하게 됨에 따라, 콘택트 홀 근처의 교란된 배향의 영향은 무시할 수 없게 된다. 수지 등을 반사 전극의 오목한 영역에 충전하여도, 바이어스 극성의 문제가 여전히 남는다.
도 42에 나타낸 반사형 액정 표시 장치에서, 소스(S), 게이트(G) 및 드레인(D)을 갖는 폴리실리콘 TFT(1317)가 제1 유리 기판(1303) 상에 형성된다.
제1 유리 기판(1303)과 대향하는 제2 유리 기판(1307) 상에는, 제1 공통 전극(1305)이 형성된다. 액정재(E)는 상기 제1 및 제2 유리 기판(1303,1307) 사이에 충전된다.
폴리실리콘 TFT(1317) 상에는, 아크릴 수지로 된 두께 2μm의 평탄화 절연막(1331)이 형성된다. 5μm2의 콘택트 홀(1325)은 드레인 전극(D)에 해당하는 위치에서 평탄화 절연막(1331)을 관통하여 형성된다. 콘택트 홀은 상부 개구부가 10μm로 된 테이퍼를 갖는다. 제1 반사 전극(1347)은 콘택트 홀(1325)의 오목한 형태를 따라 퇴적한다.
아크릴 수지의 콘택트 홀(1361)은 콘택트 홀(1325)의 제1 반사 전극(1347)의 오목한 공간에 충전된다. 이 콘택트 홀 충전재(1361)는 스핀 코팅에 의해 제1 유리 기판 상에 아크릴 수지를 도포한 후, 제1 반사 전극(1347)의 상부 평탄면이 상기 도포된 아크릴 수지의 상부 표면과 같은 높이로 될 때까지 애슁(ashing) 공정을 실시함으로써 형성된다.
Al의 제2 반사 전극(1351)은 제1 반사 전극(1347)의 상부 평탄면 및 오목한 공간을 충전하는 아크릴 수지 충전재(1361)의 평탄면 상에 형성된다.
제1 반사 전극(1347)은 드레인 전극과의 밀착성을 향상시키기 위하여 Ti 또는 Ti/Al/Ti로 형성된다.
도 42에 나타낸 반사형 액정 표시 장치에서는 실제로 반사 전극으로 기능하는 제2 반사 전극(1352)의 평탄성이 양호하다.
본 실시예의 반사형 액정 표시 장치에서는 액정 배향이 반사 전극과 드레인 전극을 접속하는 콘택트 홀에 의해 교란되지 않는다. 반사 전극의 표면이 평탄하므로, 바이어스 극성이 발생하기 어렵다. 화소를 미세화할 때 콘택트 홀에서 교란된 배향에 의해 야기되는 화상 표시에 기여하지 않는 부분은 적어진다.
도 43을 참조하여, 본 발명의 제10 실시예에 따른 반사형 액정 표시 장치를 설명한다.
도 43에 나타낸 반사형 액정 표시 장치에서, 소스(S), 게이트(G) 및 드레인(D)을 갖는 폴리실리콘 TFT(1317)는 제1 유리 기판(1303) 상에 형성된다.
제1 유리 기판(1303)과 대향하는 제2 유리 기판(1307) 상에는, 제1 공통 전극(1305)이 형성된다. 액정재(E)는 제1 및 제2 유리 기판(1303,1307) 사이에 충전된다.
폴리실리콘 TFT(1317)의 드레인 전극(D) 상에는, Ti/Al/Ti로 된 높이 1μm의 돌기형 드레인 전극(1326)이 형성된다.
아크릴 수지로 된 두께 2μm의 평탄화 절연막(1321)은 돌기형 드레인 전극(1326)을 갖는 폴리실리콘 TFT(1317)를 덮는다. 돌기형 드레인 전극(1326) 및 평탄화 절연막(1321)은 실질적으로 동일한 상부 표면 높이를 갖는다.
Al로 된 반사 전극(1351)은 평탄화 절연막(1321)의 표면 높이에서 노출된 돌기형 드레인 전극(1326)의 상부 표면 상에 형성된다.
도 43에 나타낸 반사형 액정 표시 장치에서는 반사 전극(1351)의 평탄성이 양호하다. 반사 전극과 드레인 전극 사이의 전기적 접속이 용이하다.
본 실시예의 반사형 액정 표시 장치에서는, 돌기형 드레인 전극이 먼저 드레인 전극 상에 형성된다. 따라서, 반사 전극과 드레인 전극이 전기적으로 접속될 때 교란된 액정 배향이 발생하지 않는다. 반사 전극의 표면이 평탄하기 때문에, 바이어스 극성은 발생하기 어렵다. 화소를 미세화할 때 콘택트 홀에서 교란된 배향에 의해 야기되는 화상 표시에 기여하지 않는 부분은 적어진다.
도 44를 참조하여, 본 발명의 제11 실시예에 따른 반사형 액정 표시 장치를 설명한다.
도 44에 나타낸 반사형 액정 표시 장치에서, 폴리실리콘 TFT를 갖는 제1 유리 기판(1303) 상에는 층간 절연막을 통하여 TFT의 소스 전극에 접속된 신호선(버스 라인)(1387)이 형성된다.
제1 유리 기판(1303)과 대향하는 제2 유리 기판(1307) 상에는, 제1 공통 전극(1305)이 형성된다. 액정재(E)는 제1 및 제2 유리 기판(1303,1307) 사이에 충전된다.
화소 피치는 30μm이고, 신호선(1387)의 두께(단차)는 1μm이다.
도 44에 나타낸 반사형 액정 표시 장치에서, TFT의 소스 전극에 접속되지 않은 더미 신호선(1391)은 신호선(1387,1387) 사이의 거의 중간에 형성되어 신호선(1387)과 같은 방향으로 연재한다.
더미 신호선(1391)이 형성된 후, 아크릴 수지를 스핀 코팅하여 두께 2μm의 평탄화 절연막(1393)을 형성한다.
그 후, 제8 실시예의 반사형 액정 표시 장치에서와 같이, TFT의 드레인 전극에 도달하도록 콘택트 홀을 형성한다. 콘택트 홀의 오목부를 덮도록 Al의 제1 반사 전극을 콘택트 홀 상에 퇴적한다. 그 후, 아크릴 수지의 콘택트 홀 충전재를 콘택트 홀의 제1 반사 전극의 오목부에 충전한다. 이 콘택트 홀 충전재는 스핀 코팅에 의해 제1 유리 기판(1303) 상에 아크릴 수지를 도포한 후, 제1 반사 전극의 상부 평탄면이 상기 도포된 아크릴 수지의 상부 표면과 같은 높이로 될 때까지 애슁 공정을 실시함으로써 형성된다.
Al로 된 제2 반사 전극은 제1 반사 전극의 상부 평탄면 상에 형성된다.
도 44에 나타낸 더미 신호선을 갖는 반사형 액정 표시 장치에서는 제9 실시예보다 제2 반사 전극의 평탄성이 더욱 양호하다.
본 발명의 액정 표시 장치는 퍼스널 컴퓨터뿐만 아니라, 휴대용 다이플렉서(diplexer), 텔레비젼, 산업용 모니터 장치 등에 적합하다.
본 발명은 바람직한 실시예와 관련하여 설명하였다. 본 발명은 상기 실시예에만 한정되지는 않는다. 당업자에 의해 다양한 변형, 개량, 조합 등이 가능하다.
본 발명의 주변 회로 일체형 액정 표시 장치에서, 신호선 구동 회로를 구성하는 주변 회로용 박막 트랜지스터의 적어도 일부를 덮는 절연성 차광막을 설치함으로써, 광 입사에 의한 TFT의 오동작을 방지하며, 또한 기생 용량의 증가를 방지하여 주변 회로의 고속성을 유지할 수 있다.
본 발명의 반사형 액정 표시 장치를 사용하면, 반사형 액정 표시 장치의 고집적화, 고성능화가 가능하게 된다.

Claims (11)

  1. 제1 기판;
    상기 제1 기판 상에 형성되고 매트릭스 패턴으로 배치된 복수의 화소와, 행방향으로 연재하는 복수의 주사선 및 열방향으로 연재하는 복수의 신호선을 포함하고, 하나의 화소가 주사선과 신호선의 각 교점에 접속되며, 각 화소는 반도체 능동 소자와 화소 전극을 포함하는 표시부;
    상기 제1 기판의 대향 단부에 행방향으로 배치되며, 상기 주사선을 구동하는 반도체 능동 소자를 포함하는 주사선 구동 회로를 포함하는 제1 주변 회로;
    상기 제1 기판의 대향 단부에 열방향으로 배치되며, 상기 신호선을 구동하는 반도체 능동 소자를 포함하는 신호선 구동 회로를 포함하는 제2 주변 회로;
    상기 제1 기판에 대향하여 배치된 투명한 제2 기판;
    상기 제1 기판과 제2 기판 사이에 샌드위치된 액정층; 및
    상기 제2 기판의 내측 표면 상에 형성되며, 상기 제2 주변 회로의 적어도 일부를 덮는 절연성 흑색 차광막
    을 포함하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 제1 기판의 내측 표면 상에 배치되며, 상기 제2 주변 회로의 적어도 일부를 덮는 다른 절연성 흑색 차광막을 더 포함하는 액정 표시 장치.
  3. 제 1항에 있어서,
    상기 제1 주변 회로 상의 상기 제2 기판의 내측 표면 상에 형성된 전기적 도전성 차광막을 더 포함하는 액정 표시 장치.
  4. 제 3항에 있어서,
    상기 제2 기판의 외측 표면 상에 형성된 절연성 흑색 차광막 또는 전기적 도전성 차광막을 더 포함하는 액정 표시 장치.
  5. 제1 기판;
    상기 제1 기판 상에 형성되고, 매트릭스 패턴으로 배치된 복수의 화소와, 행방향으로 연재하는 복수의 주사선 및 열방향으로 연재하는 복수의 신호선을 포함하고, 하나의 화소가 주사선과 신호선의 각 교점에 접속되며, 각 화소는 반도체 능동 소자와 화소 전극을 포함하는 표시부;
    상기 제1 기판의 대향 단부에 행방향으로 배치되며, 상기 주사선을 구동하는 반도체 능동 소자를 포함하는 주사선 구동 회로를 포함하는 제1 주변 회로;
    상기 제1 기판의 대향 단부에 열방향으로 배치되며, 상기 신호선을 구동하는 반도체 능동 소자를 포함하는 신호선 구동 회로를 포함하는 제2 주변 회로;
    상기 제1 기판에 대향하여 배치된 투명한 제2 기판;
    상기 제1 기판과 제2 기판 사이에 샌드위치된 액정층; 및
    상기 제2 기판의 내측 표면 상에 형성되며, 상기 제2 주변 회로의 적어도 일부를 덮는 도전성 차광막
    을 포함하는 액정 표시 장치.
  6. 매트릭스 패턴으로 배치된 복수의 화소를 갖는 표시부를 포함하는 제1 기판;
    상기 제1 기판에 대향하여 배치되며 제1 공통 전극이 형성된 제2 기판; 및
    상기 제1 기판과 제2 기판 사이에 샌드위치된 액정층을 포함하고,
    상기 제1 기판의 표시부는,
    매트릭스 패턴으로 배치되고 각각이 소스, 드레인 및 게이트를 갖는 복수의 반도체 능동 소자;
    상기 반도체 능동 소자를 덮도록 배치된 층간 절연막;
    상기 층간 절연막 내에 형성되며, 행방향으로 배치된 반도체 능동 소자의 게이트를 각각 접속하는 복수의 주사선;
    상기 층간 절연막 내에 형성되며, 열방향으로 배치된 반도체 능동 소자의 소스를 각각 접속하는 복수의 신호선;
    상기 층간 절연막 내에서 상기 주사선 및 신호선보다 높은 높이로 복수의 화소를 덮도록 형성되며, 일정 전압으로 전기적으로 접속되며, 각 반도체 능동 소자의 드레인 위쪽에 개구부를 갖는 제2 공통 전극; 및
    상기 층간 절연막 상에 형성되며, 각각은 상기 개구부에 대응하는 영역에서 상기 층간 절연막 내에 형성된 콘택트 홀을 관통하여 반도체 능동 소자 중 대응하는 하나의 드레인에 접속되며, 각 화소마다 분리되며, 상기 액정층을 통하여 상기 제1 공통 전극과 대향하는 복수의 화소 전극
    을 포함하는 반사형 액정 표시 장치.
  7. 제 6항에 있어서,
    각 반도체 능동 소자의 드레인에 접속되며 상기 화소 전극과 상기 제2 공통 전극 사이의 중간 높이에서 상기 층간 절연막에 배치된 축적 용량 전극을 더 포함하며,
    상기 축적 용량 전극은 각 화소에 대하여 별개로 형성되어 상기 제2 공통 전극과 대향함으로써 축적 용량을 형성하는 반사형 액정 표시 장치.
  8. 제 6항에 있어서,
    상기 화소 전극은 상기 층간 절연막에 형성된 콘택트 홀을 충전하는 전기적 도전성 충전재를 포함하는 반사형 액정 표시 장치.
  9. 제 6항에 있어서,
    상기 제1 기판은 표시부 주변에 배치되며 상기 표시부를 구동하는 구동 회로를 포함하는 주변 회로부를 포함하며,
    상기 제1 기판의 주변 회로부는,
    각각 소스, 드레인 및 게이트를 갖는 복수의 구동 회로 반도체 능동 소자;
    상기 구동 회로 반도체 능동 소자를 덮으며 상기 층간 절연막과 본질적으로 동일한 구조를 가지며 상기 제2 공통 전극을 포함하지 않는 주변 층간 절연막; 및
    상기 주변 층간 절연막 상에 형성되며 상기 화소 전극과 본질적으로 동일한 구조를 갖는 주변 차광막
    을 포함하는 반사형 액정 표시 장치.
  10. 제1 기판;
    상기 제1 기판 상에 형성되고 매트릭스 패턴으로 배치된 복수의 화소와, 행방향으로 연재하는 복수의 주사선 및 열방향으로 연재하는 복수의 신호선을 포함하고, 하나의 화소가 주사선과 신호선의 각 교점에 접속되며, 각 화소는 반도체 능동 소자와 상기 반도체 능동 소자의 드레인 전극에 접속된 화소 전극을 포함하는 표시부;
    상기 제1 기판의 대향 단부에 행방향 및 열방향으로 배치되며, 상기 주사선및 신호선을 구동하는 주변 반도체 능동 소자를 포함하는 주변 회로;
    상기 제1 기판에 대향하여 배치된 제2 기판; 및
    상기 제1 및 제2 기판 사이에 샌드위치된 액정층을 포함하고,
    상기 화소는
    화소에 대한 반도체 능동 소자를 덮는 평탄화 절연막;
    상기 평탄화 절연막을 관통하여 형성되며 반도체 능동 소자의 드레인 전극에 도달하는 적어도 하나의 콘택트 홀;
    상기 콘택트 홀을 포함하는 영역을 덮으며 상기 제1 기판의 상부 표면 상에 오목부를 남기는 제1 전극;
    상기 제1 전극의 상부 표면 상의 오목부를 충전하는 콘택트 홀 충전재; 및
    상기 제1 전극과 상기 콘택트 홀 충전재를 덮는 제2 전극
    을 포함하는 액정 표시 장치.
  11. 제1 기판;
    상기 제1 기판 상에 형성되고 매트릭스 패턴으로 배치된 복수의 화소와, 행방향으로 연재하는 복수의 주사선 및 열방향으로 연재하는 복수의 신호선을 포함하고, 하나의 화소가 주사선과 신호선의 각 교점에 접속되며, 각 화소는 반도체 능동 소자와 상기 반도체 능동 소자의 드레인 전극에 접속된 화소 전극을 포함하는 표시부;
    상기 제1 기판의 대향 단부에 행방향 및 열방향으로 배치되며 상기 주사선및 신호선을 구동하는 주변 반도체 능동 소자를 포함하는 주변 회로;
    상기 제1 기판에 대향하여 배치된 제2 기판;
    상기 제1 및 제2 기판 사이에 샌드위치된 액정층;
    상기 제1 기판 상의 넓은 공간에 상기 제1 기판 상의 상기 주변 회로에 배치된 적어도 하나의 더미 돌기형 부재; 및
    상기 제1 기판 상에 형성되며, 상기 더미 돌기형 부재를 덮는 평탄화막
    을 포함하는 액정 표시 장치.
KR1019990053401A 1999-03-19 1999-11-29 액정 표시 장치 KR100660578B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7680499A JP3376376B2 (ja) 1999-03-19 1999-03-19 液晶表示装置及びそれを用いた電子機器
JP7680299A JP2000275680A (ja) 1999-03-19 1999-03-19 反射型液晶表示装置及びそれを用いた表示パネル
JP99-76802 1999-03-19
JP99-76804 1999-03-19

Publications (2)

Publication Number Publication Date
KR20000062174A true KR20000062174A (ko) 2000-10-25
KR100660578B1 KR100660578B1 (ko) 2006-12-22

Family

ID=26417931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990053401A KR100660578B1 (ko) 1999-03-19 1999-11-29 액정 표시 장치

Country Status (3)

Country Link
US (1) US6396470B1 (ko)
KR (1) KR100660578B1 (ko)
TW (1) TWI245950B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497052B1 (ko) * 2001-11-28 2005-06-28 샤프 가부시키가이샤 액정표시장치
KR101002934B1 (ko) * 2003-07-21 2010-12-21 삼성전자주식회사 액정표시장치
KR20120034978A (ko) * 2010-10-04 2012-04-13 삼성전자주식회사 표시 기판 및 이를 포함하는 표시 장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JP3757777B2 (ja) * 2000-09-29 2006-03-22 セイコーエプソン株式会社 電気光学装置の製造方法
JP3628997B2 (ja) * 2000-11-27 2005-03-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
KR20020052137A (ko) * 2000-12-23 2002-07-02 구본준, 론 위라하디락사 액정표시장치
GB0105148D0 (en) * 2001-03-02 2001-04-18 Koninkl Philips Electronics Nv Active Matrix Display Device
JP3669351B2 (ja) * 2001-10-04 2005-07-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4077182B2 (ja) * 2001-10-11 2008-04-16 株式会社日立製作所 液晶表示装置
JP3757956B2 (ja) * 2002-05-17 2006-03-22 セイコーエプソン株式会社 液晶表示装置及びその製造方法、並びに電子機器
JP4021392B2 (ja) * 2002-10-31 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004219991A (ja) 2002-12-27 2004-08-05 Sharp Corp 表示装置用基板およびこれを有する液晶表示装置
KR100491258B1 (ko) * 2002-12-31 2005-05-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
US8125601B2 (en) * 2003-01-08 2012-02-28 Samsung Electronics Co., Ltd. Upper substrate and liquid crystal display device having the same
US20040141129A1 (en) * 2003-01-17 2004-07-22 Shih-Chang Chang Method and structure of low reflection liquid crystal display unit
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
JP4296492B2 (ja) * 2003-12-01 2009-07-15 ソニー株式会社 ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置
JP4759925B2 (ja) * 2004-03-19 2011-08-31 セイコーエプソン株式会社 電気光学装置および電子機器
US7332936B2 (en) * 2004-12-03 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, electronic apparatus
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
TWI332646B (en) * 2007-04-03 2010-11-01 Au Optronics Corp Lcd and driving method thereof
KR101107165B1 (ko) * 2010-03-23 2012-01-25 삼성모바일디스플레이주식회사 액정 표시 패널
US9625764B2 (en) 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US20150316814A1 (en) * 2012-12-12 2015-11-05 Sharp Kabushiki Kaisha Liquid-crystal display panel, liquid-crystal display, and method for manufacturing liquid-crystal display panels
CN103926760B (zh) 2013-01-14 2017-08-25 瀚宇彩晶股份有限公司 像素结构及像素阵列基板
JP2016015404A (ja) 2014-07-02 2016-01-28 株式会社ジャパンディスプレイ 液晶表示装置
KR102635916B1 (ko) * 2016-09-30 2024-02-08 엘지디스플레이 주식회사 표시패널 및 이를 포함하는 보더리스 타입의 표시장치
KR20220090115A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
CN115811903A (zh) * 2021-04-22 2023-03-17 武汉天马微电子有限公司 显示面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381327A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd 液晶表示装置
JPH08220524A (ja) * 1995-02-20 1996-08-30 Sanyo Electric Co Ltd 液晶表示装置
JP3163576B2 (ja) 1995-06-01 2001-05-08 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置
JP3556364B2 (ja) * 1995-12-27 2004-08-18 富士通ディスプレイテクノロジーズ株式会社 アクティブマトリクス型液晶表示パネル及び投射型表示装置
JP3332773B2 (ja) 1996-03-15 2002-10-07 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
JPH1039332A (ja) 1996-07-19 1998-02-13 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板並びに投射型表示装置
JP3543131B2 (ja) * 1996-09-02 2004-07-14 カシオ計算機株式会社 アクティブマトリックスパネル及びその製造方法
KR100537882B1 (ko) * 1997-08-25 2006-03-14 삼성전자주식회사 액정표시장치및그제조방법
JP2000284323A (ja) * 1999-03-31 2000-10-13 Advanced Display Inc アクティブマトリクス型液晶表示装置とその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497052B1 (ko) * 2001-11-28 2005-06-28 샤프 가부시키가이샤 액정표시장치
US7612750B2 (en) 2001-11-28 2009-11-03 Sharp Kabushiki Kaisha Liquid crystal display device
US8421724B2 (en) 2001-11-28 2013-04-16 Sharp Kabushiki Kaisha Liquid crystal display device
KR101002934B1 (ko) * 2003-07-21 2010-12-21 삼성전자주식회사 액정표시장치
KR20120034978A (ko) * 2010-10-04 2012-04-13 삼성전자주식회사 표시 기판 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
US6396470B1 (en) 2002-05-28
KR100660578B1 (ko) 2006-12-22
TWI245950B (en) 2005-12-21

Similar Documents

Publication Publication Date Title
KR100660578B1 (ko) 액정 표시 장치
KR100550693B1 (ko) 전기 광학 기판 장치의 제조 방법 및 기판 장치의 제조 방법
KR100460182B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 액정 패널 및 프로젝터
US6330044B1 (en) Apparatus for providing light shielding in a liquid crystal display
KR100386050B1 (ko) 전기 광학 장치 및 그 제조 방법 및 전자 기기
KR100564510B1 (ko) 전기 광학 장치 및 그 제조 방법 및 전자 기기
KR200336100Y1 (ko) 전기 광학 장치 및 전자 기기
US6358759B1 (en) Method for manufacturing electro-optical device, electro-optical device, and electronic equipment
US20030142253A1 (en) Translucent reflection type electro-optic devices and methods for manufacturing the same
KR19980080689A (ko) 표시 장치
JP4144183B2 (ja) 電気光学装置、その製造方法及び投射型表示装置
US6268894B1 (en) LCD having capacitor lines with particular structures
KR100714819B1 (ko) 박막 반도체 장치, 전기 광학 장치 및 전자 기기
JP3376376B2 (ja) 液晶表示装置及びそれを用いた電子機器
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
JPH06130418A (ja) アクティブマトリクス基板
KR20040055688A (ko) 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치
KR20030076421A (ko) 전기 광학 장치 및 그 제조 방법 및 전자기기
JP3769389B2 (ja) 電気光学装置の製造方法及び電気光学装置
JP3767204B2 (ja) 電気光学装置
JP3788086B2 (ja) 電気光学装置およびそれを用いた表示装置
JP2004126554A (ja) 電気光学パネル及び電子機器
JP3733970B6 (ja) 電気光学装置及び電子機器
JP2004246315A (ja) 電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器
JP3733970B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee