KR20000059308A - 승압전압클램프 회로 - Google Patents

승압전압클램프 회로 Download PDF

Info

Publication number
KR20000059308A
KR20000059308A KR1019990006787A KR19990006787A KR20000059308A KR 20000059308 A KR20000059308 A KR 20000059308A KR 1019990006787 A KR1019990006787 A KR 1019990006787A KR 19990006787 A KR19990006787 A KR 19990006787A KR 20000059308 A KR20000059308 A KR 20000059308A
Authority
KR
South Korea
Prior art keywords
voltage
nmos transistor
terminal
transistor
pump
Prior art date
Application number
KR1019990006787A
Other languages
English (en)
Inventor
전병득
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990006787A priority Critical patent/KR20000059308A/ko
Publication of KR20000059308A publication Critical patent/KR20000059308A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)

Abstract

본 발명은 턴-온저항을 줄여 클램핑속도를 증가시키고 대기신호시 누설전류를 없앰으로써 안정된 구동전압을 유지하는데 적당한 승압전압클램프회로에 관한 것으로, 액티브펌프와 대기신호펌프를 포함하고 액티브펌프_인에이블신호에 의해 펌프동작모드가 결정되어 선택적으로 승압전압을 발생시키는 승압전압발생부의 클램프회로에 있어서, 상기 승압전압부의 출력단에 드레인단자와 게이트단자가 공통으로 연결되어 상기 승압전압을 1차 클램핑하는 제1 엔모스 트랜지스터와, 상기 제1 엔모스 트랜지스터의 소스단자에 백바이어스가 인가되는 소스단자가 연결되어 외부전압에 의해 상기 1차 클램핑된 승압전압을 2차 클램핑하는 피모스 트랜지스터 와, 상기 피모스 트랜지스터의 드레인단자에 직렬연결되고 게이트단자에 외부전압이 인가되는 제2 엔모스 트랜지스터와, 상기 제2 엔모스 트랜지스터의 소스단자에 드레인단자가 연결되고 접지전압이 소스단자에 인가되며 액티브펌프_인에이블신호에 의해 액티브펌프동작시만 상기 제1 엔모스트랜지스터와 피모스트랜지스터가 클램핑하도록 제어하는 제3 엔모스 트랜지스터를 포함하여 구성된다.

Description

승압전압 클램프 회로{CLAMP CIRCUIT FOR VPP}
본 발명은 클램프회로에 관한 것으로 특히, 클램핑 속도를 증가시키고 액티브펌프 동작시에만 승압전압을 클램핑시켜 외부전원의 변화에 의한 과도한 승압전압을 방지하는데 적당한 승압전압클램프회로에 관한 것이다.
일반적으로 엔모스트랜지스터를 셀 트랜지스터로 사용하면 게이트전압이 소스전압보다 문턱전압(VT)만큼 높아야만 엔모스 셀 트랜지스터는 문턱전압손실이 발생되어도 비트라인의 하이(High)데이타전압을 셀에 인가할 수 있으며, 셀의 데이터를 읽을 때에도 데이터전압의 손실이 없이 비트라인에 전달할 수 있다.
따라서 워드라인과 연결되는 엔모스 셀 트랜지스터의 게이트단자에 충분히 승압된 고전압을 인가해야 되는데, 이 승압된 고전압을 승압전압(VPP)이라 한다.
그리고 DRAM소자에 있어서 승압전압발생회로는 액티브펌프와 대기신호펌프의 동작모드에 따라 선택적으로 승압전압을 발생한다.
이어 승압전압의 안정된 직류전압레벨을 유지하기 위해 승압전압발생회로의 출력단에 클램프 회로를 구성하며, 안정된 승압전압을 워드라인과 연결되는 엔모스 셀 트랜지스터의 게이트단자에 전달한다.
이하 종래기술의 승압전압클램프회로에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 종래기술의 승압전압클램프회로는 승압전압발생부 (1)에서 발생된 승압전압출력단에 소오스단자와 기판이 공통으로 연결되고 게이트단자와 드레인단자가 공통으로 N1에 연결된 제 1 피모스 트랜지스터(2)와, 상기 제 1 피모스 트랜지스터(1)의 드레인단자에 소오스단자와 기판이 공통으로 연결되고 게이트단자와 드레인단자가 공통으로 N2에 연결된 제 2 피모스 트랜지스터(2)와, 상기 제 2 피모스 트랜지스터(2)의 드레인단자에 소오스단자와 기판이 공통으로 연결되고 게이트단자에 외부전압(VDD)이 입력되는 제 3 피모스 트랜지스터(3)와, 상기 제 3 피모스 트랜지스터(3)의 게이트단자와 공통으로 게이트단자에 외부전압이 입력되고 소오스단자에 접지전압(VSS)이 인가되며 상기 제 3 피모스 트랜지스터(3)의 드레인단자에 드레인단자가 연결된 제 1 엔모스 트랜지스터(4)를 포함하여 구성된다.
상기와 같이 구성된 종래기술의 승압전압클램프회로를 자세히 설명하면 다음과 같다.
즉 승압전압발생부(1)에서 외부전압보다 일정 전압이 커지는 과도한 승압전압이 발생했을 때 승압전압클램프회로는 과도한 승압전압레벨을 클램핑하여 안정된 승압전압레벨을 유지한다.
여기서 일정전압은 제1, 제2, 제3 피모스 트랜지스터(1,2,3)의 문턱전압을 합한 값이 되고, 상기 제1, 제2, 제3 피모스 트랜지스터(1,2,3)는 승압전압을 클램핑하는 속도를 제어한다.
상기 승압전압발생부(1)에서 발생된 승압전압은 N1에서 상기 제 1 피모스 트랜지스터(2)의 문턱전압(VTP1)만큼 1차 클램핑된다.
이어 상기 1차 클램핑된 승압전압은 N2에서 상기 제 2 피모스 트랜지스터 (3)의 문턱전압(VTP2)만큼 2차 클램핑된다.
이어 2차 클램핑된 승압전압이 제3 피모스 트랜지스터(4)의 게이트단자에 입력되는 외부전압보다 상기 제3 피모스 트랜지스터(4)의 문턱전압(VTP3)만큼 높으면 상기 2차 클램핑된 승압전압은 3차 클램핑된다.
이어 엔모스 트랜지스터(5)의 게이트단자에 외부전압이 입력되므로 상기 엔모스트랜지스터는 항상 턴-온 상태를 유지한다.
여기서 상기 N2에서 클램핑된 승압전압이 VPP-2VTP레벨이 됨으로써 상기 승압전압이 외부전압보다 3VTP가 높아지면 과도한 승압전압은 일정전압만큼 클램핑되고 접지전압단자로 과도한 승압전류가 흐르게 된다.
상기와 같이 구성된 종래의 클램프 회로는 승압전압발생부에서 과도한 승압전압이 발생했을 때 승압전류가 접지단자로 흐르게 되므로 과도한 승압전압레벨을 억제해 소자의 손상이나 오동작을 막을 수 있다.
그러나 상기와 같은 종래의 클램프 회로는 다음과 같은 문제점이 있다.
첫째, 피모스 트랜지스터 3개가 직렬로 연결되어 턴온저항이 증가하므로 클램프 회로가 저속으로 동작한다.
둘째, 대기신호펌프 동작시에도 공정상의 문턱전압의 변화가 있을 때 누설 경로가 형성되므로 소자의 신뢰성을 저하시킨다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로, 하나의 엔모스 트랜지스터만을 구성하여 클램핑속도를 증가시키고, 클램프인에이블 입력단에 액티브펌프인에이블신호를 입력하여 대기신호펌프 동작시의 누설전류를 없앰으로써 안정된 승압전압을 유지하는 승압전압클램프회로를 제공하는데 그 목적이 있다.
도 1 은 종래기술의 승압전압클램프회로를 나타낸 회로도
도 2 는 본 발명에 따른 승압전압클램프회로를 나타낸 회로도
*도면의 주요부분에 대한 부호의 설명*
21 : 승압전압발생부 22 : 제1 엔모스 트랜지스터
23 : 피모스 트랜지스터 24 : 제2 엔모스 트랜지스터
25 : 제3 엔모스 트랜지스터
상기의 목적을 달성하기 위한 본 발명에 따른 승압전압클램프회로는 액티브펌프와 대기신호펌프를 포함하고 액티브펌프_인에이블신호에 의해 펌프동작모드가 결정되어 선택적으로 승압전압을 발생시키는 승압전압발생부의 클램프회로에 있어서, 상기 승압전압부의 출력단에 드레인단자와 게이트단자가 공통으로 연결되어 상기 승압전압을 1차 클램핑하는 제1 엔모스 트랜지스터와, 상기 제1 엔모스 트랜지스터의 소스단자에 백바이어스가 인가되는 소스단자가 연결되어 외부전압에 의해 상기 1차 클램핑된 승압전압을 2차 클램핑하는 피모스 트랜지스터와, 상기 피모스 트랜지스터의 드레인단자에 직렬연결되고 게이트단자에 외부전압이 인가되는 제2 엔모스 트랜지스터와, 상기 제2 엔모스 트랜지스터의 소스단자에 드레인단자가 연결되고 접지전압이 소스단자에 인가되며 액티브펌프_인에이블신호에 의해 액티브펌프동작시만 상기 제1 엔모스트랜지스터와 피모스트랜지스터가 클램핑하도록 제어하는 제3 엔모스 트랜지스터를 포함하여 구성됨을 특징으로 한다.
상기와 같이 구성된 본 발명에 따른 승압전압클램프회로에 관하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명에 따른 승압전압클램프회로를 나타낸 회로도이다.
즉 승압전압(VPP)을 발생시키는 승압전압발생부(21)와, 제1 엔모스 트랜지스터(22), 피모스 트랜지스터(23), 제2 엔모스 트랜지스터(24), 제3 엔모스 트랜지스터(25)가 승압전압출력단에서 접지전압(VSS)단자쪽으로 직렬연결되어 구성된다.
먼저 상기 승압전압발생부(21)은 액티브펌프를 인에이블시키는 신호(ACT_EN)가 인가되어 승압전압을 발생시키는 액티브펌프와 대기신호시 승압전압을 발생시키는 대기신호펌프를 포함하여 구성된다.
이어 상기 제1 엔모스 트랜지스터(22)는 승압전압출력단자에 드레인단자와 게이트단자가 공통으로 연결되고 N1에 소스단자가 연결된다.
이어 상기 피모스 트랜지스터(23)는 상기 N1에 소스단자와 기판이 공통으로 연결되며 상기 제2 엔모스 트랜지스터(24)의 드레인단자에 드레인단자가 연결되고 외부전압이 게이트단자에 인가된다.
이어 상기 제2 엔모스 트랜지스터(24)는 상기 외부전압이 게이트단자에 인가되고 상기 제3 엔모스 트랜지스터(25)의 드레인단자에 소스단자가 연결되며 상기 제1 피모스 트랜지스터(23)의 드레인단자에 드레인단자가 연결된다.
이어 상기 제3 엔모스 트랜지스터(25)는 상기 승압전압발생부(21)의 액티브펌프_인에이블신호(ACT_EN)가 게이트단자에 인가되고 상기 제2 엔모스 트랜지스터 (24)의 드레인단자에 드레인단자가 연결되며 소스단자에 접지전압이 인가된다.
상기와 같이 구성된 승압전압클램프회로에 관하여 자세히 설명하면 다음과 같다.
먼저 상기 승압전압발생부(21)는 액티브펌프를 인에이블시키는 신호를 입력받아 액티브펌프가 선택적인 승압전압을 발생한다.
여기서 상기 승압전압발생부(21)는 대기신호시 대기신호펌프를 동작시키고 액티브신호시 액티브펌프를 동작시켜 승압전압을 출력한다.
이어 상기 제1, 제2, 제3 엔모스 트랜지스터(2,4,5)의 기판에 접지전압이 인가되어 백바이어스 효과가 발생되며, 상기 백바이어스효과는 트랜지스터의 문턱전압을 증가시킨다.
이어 상기 승압전압발생부(21)에서 발생된 승압전압은 N1에서 상기 제1 엔모스 트랜지스터(22)의 문턱전압(VTN1)만큼 1차 클램핑된다.
여기서 상기VTN1은 제1 엔모스 트랜지스터(22)의 기판에 인가되는 접지전압에 의한 제1 엔모스 트랜지스터(22)의 증가된 문턱전압을 나타내고, 상기VTN1은 종래기술의 2VTP와 같은 값이다.
이어 1차 클램핑된 승압전압이 피모스 트랜지스터(23)의 게이트단자에 입력되는 외부전압보다 상기 피모스 트랜지스터(23)의 문턱전압(VTP)만큼 높으면 상기 1차 클램핑된 승압전압은 2차 클램핑된다.
이어 제2 엔모스 트랜지스터(24)의 게이트단자에 외부전압이 입력되므로 상기 제2 엔모스 트랜지스터(24)는 항상 턴-온 상태를 유지한다.
여기서 상기 N1에서 1차 클램핑된 승압전압이 VPP-VTN1레벨이 되므로써 상기 승압전압이 외부전압보다 3VTP(VTN1+ VTP)만큼 높아지면 과도한 승압전압은 일정전압만큼 클램핑되고 접지전압단자로 과도한 승압전류가 흐르게 된다.
이어 클램프인에이블 입력단인 상기 제3 엔모스 트랜지스터(25)의 게이트 단자에 상기 승압전압발생부(21)의 액티브펌프에 인가되는 액티브펌프_인에이블신호 가 입력된다.
이어 상기 액티브펌프_인에이블신호가 인가되면 상기 제3 엔모스 트랜지스터 (25)는 턴-온되어 상기 승압전압발생부(21)에서 발생된 과도한 승압전압은 접지단자로 패스된다.
이어 상기 액티브펌프_인에이블신호가 인가되지 않을 때 즉 대기신호펌프만 동작할 경우에 상기 제3 엔모스 트랜지스터(25)는 턴-오프되어 클램프회로가 동작하지 않는다.
즉 대기신호펌프 동작시 발생되는 누설전류는 승압전압클램프회로를 통과하지 못하게 된다.
상기와 같이 구성된 본 발명에 따른 승압전압클램프회로는 승압전압발생부의 액티브펌프 동작시에만 승압전압을 클램핑시키고, 과도한 승압전압이 발생할 경우 1, 2차 클램핑만으로 빠르게 접지단으로 과전류를 흘려 보낸다.
상기와 같은 본 발명의 실시예에 따른 승압전압클램프회로는 접지전압이 백바이어스에 입력되는 엔모스 트랜지스터를 이용하여 트랜지스터 턴-온저항을 줄임으로써 고속으로 클램프 회로를 동작시킬 수 있다.
또한 액티브펌프_인에이블신호를 입력으로 하는 엔모스 트랜지스터를 이용하여 액티브펌프 동작시에만 클램프 회로를 인에이블시키므로 대기신호펌프 동작시 발생되는 누설전류가 차단되어 소자의 신뢰성을 향상시킬 수 있다.

Claims (1)

  1. 액티브펌프와 대기신호펌프를 포함하고 액티브펌프_인에이블신호에 의해 펌프동작모드가 결정되어 선택적으로 승압전압을 발생시키는 승압전압발생부의 클램프회로에 있어서,
    상기 승압전압부의 출력단에 드레인단자와 게이트단자가 공통으로 연결되어 상기 승압전압을 1차 클램핑하는 제1 엔모스 트랜지스터;
    상기 제1 엔모스 트랜지스터의 소스단자에 백바이어스가 인가되는 소스단자가 연결되어 외부전압에 의해 상기 1차 클램핑된 승압전압을 2차 클램핑하는 피모스 트랜지스터;
    상기 피모스 트랜지스터의 드레인단자에 직렬연결되고 게이트단자에 외부전압이 인가되며 백바이어스에 접지전압이 인가되는 제2 엔모스 트랜지스터;
    상기 제2 엔모스 트랜지스터의 소스단자에 드레인단자가 연결되고 접지전압이 소스단자에 인가되며 액티브펌프_인에이블신호에 의해 액티브펌프동작시만 상기 제1 엔모스트랜지스터와 피모스트랜지스터가 클램핑하도록 제어하는 제3 엔모스 트랜지스터를 포함하여 구성됨을 특징으로 하는 승압전압클램프회로.
KR1019990006787A 1999-03-02 1999-03-02 승압전압클램프 회로 KR20000059308A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990006787A KR20000059308A (ko) 1999-03-02 1999-03-02 승압전압클램프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990006787A KR20000059308A (ko) 1999-03-02 1999-03-02 승압전압클램프 회로

Publications (1)

Publication Number Publication Date
KR20000059308A true KR20000059308A (ko) 2000-10-05

Family

ID=19575333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990006787A KR20000059308A (ko) 1999-03-02 1999-03-02 승압전압클램프 회로

Country Status (1)

Country Link
KR (1) KR20000059308A (ko)

Similar Documents

Publication Publication Date Title
US8587365B1 (en) Substrate bias feedback scheme to reduce chip leakage power
US7579821B2 (en) Voltage generator
JPH02215154A (ja) 電圧制御回路
WO1984003185A1 (en) Substrate bias control circuit and method
US5703825A (en) Semiconductor integrated circuit device having a leakage current reduction means
KR100336254B1 (ko) 승압 회로
US5764097A (en) Automatically biased voltage level converter
KR940003409B1 (ko) 반도체 메모리 장치의 센스앰프 제어회로
KR960003219B1 (ko) 반도체 집적회로의 중간전위 발생회로
US6476641B2 (en) Low power consuming circuit
US6191624B1 (en) Voltage comparator
US7183838B2 (en) Semiconductor device having internal power supply voltage dropping circuit
KR100323869B1 (ko) 플래쉬메모리셀의소거방법및회로
KR20000059308A (ko) 승압전압클램프 회로
US6512410B2 (en) Dual-level substrate voltage generator
KR100605591B1 (ko) 반도체 소자의 승압전압 발생기
JPH11219586A (ja) 半導体集積回路
KR0183874B1 (ko) 반도체 메모리장치의 내부 전원전압 발생회로
KR960009952B1 (ko) 전원 인가시의 오동작 방지회로
KR0170300B1 (ko) 승압전압 감지회로를 갖는 반도체 메모리 회로
KR100332468B1 (ko) 기판바이어스전압제어장치
KR100206603B1 (ko) 반도체 메모리 장치의 데이타 출력 버퍼
KR100359879B1 (ko) 전원전압 온 리셋 펄스 발생회로
JP2000077534A (ja) 半導体集積回路
KR100451495B1 (ko) 대기전류감소회로를갖는반도체집적회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination