KR20000055428A - 오류 검출 장치를 구비한 내부 통신망 노드 보드 - Google Patents

오류 검출 장치를 구비한 내부 통신망 노드 보드 Download PDF

Info

Publication number
KR20000055428A
KR20000055428A KR1019990004040A KR19990004040A KR20000055428A KR 20000055428 A KR20000055428 A KR 20000055428A KR 1019990004040 A KR1019990004040 A KR 1019990004040A KR 19990004040 A KR19990004040 A KR 19990004040A KR 20000055428 A KR20000055428 A KR 20000055428A
Authority
KR
South Korea
Prior art keywords
data
unit
bus
error
ipc
Prior art date
Application number
KR1019990004040A
Other languages
English (en)
Other versions
KR100431130B1 (ko
Inventor
허성식
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR10-1999-0004040A priority Critical patent/KR100431130B1/ko
Publication of KR20000055428A publication Critical patent/KR20000055428A/ko
Application granted granted Critical
Publication of KR100431130B1 publication Critical patent/KR100431130B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

본 발명은 내부 통신망 노드 보드에 오류 검출 기능을 부가함으로서 내부 통신망의 구간별 상태와 데이터 상태 점검을 수행할 수 있도록 한 오류 검출 장치를 구비한 내부 통신망 노드 보드에 관한 것이다.
본 발명의 오류 검출 장치를 구비한 내부 통신망 노드 보드는 내부 통신망과 서브 시스템간의 HDLC 형식의 직렬 IPC 데이터 송수신을 담당하는 유니트 송수신 장치; 상기 IPC 데이터를 프레임 단위로 검사하여 오류를 검출하는 오류 검출부; 상기 오류 검출부를 통해 수신받은 직렬 IPC 데이터를 병렬 IPC 데이터로 변환시키고, 데이터 버스를 통해 입력받은 병렬 IPC 데이터를 상기 유니트 송수신 장치로 송신하기 위해 직렬 IPC 데이터로 변환시키는 노드 버스 변환부; 상기 노드 버스 제어부에서 변환된 병렬 IPC 데이터를 저장하는 유니트 메모리부; 상기 데이터 버스를 통해 입력받은 병렬 IPC 데이터를 저장하는 버스 메모리부; 상기 데이터 버스와의 데이터 송수신을 담당하는 데이터 버스 송수신 장치; 상기 데이터 버스에 대한 노드들간의 버스 점유 및 프레임에 대한 경로를 제어하는 버스 및 경로 제어부; 및 상기 오류 검출부로부터 통보받은 오류 발생 결과에 따라 내부 통신망의 운용 및 상태 관리를 하는 중앙 처리부를 구비하여 이루어진다.

Description

오류 검출 장치를 구비한 내부 통신망 노드 보드{internal network node board having error detecting apparatus}
본 발명은 오류 검출 장치를 구비한 내부 통신망 노드 보드에 관한 것으로서, 더욱 상세하게는 내부 통신망 노드 보드에 오류 검출 기능을 부가함으로서 내부 통신망의 구간별 상태와 데이터 상태 점검을 수행할 수 있도록 한 오류 검출 장치를 구비한 내부 통신망 노드 보드에 관한 것이다.
도 1은 종래의 내부 통신망 노드 보드의 구성을 나타내는 블록도이다. 도 1에 도시하는 바와 같이, 종래의 내부 통신망 노드 보드는 유니트 송수신부(10), 노드 버스 제어부(20), 유니트 메모리부(30), 버스 메모리부(40), 데이터 버스 송수신부(50), 버스 및 경로 제어부(60) 및 중앙 처리부(70)를 구비하여 이루어진다.
전술한 구성에 있어서, 유니트 송수신부(10)는 유니트로부터 입력되는 고수준 데이터 링크 제어 절차(high-level data link control;이하, HDLC라 한다) 형식의 프로세스간 통신(Interprocess Communication;이하, IPC라 한다) 데이터(=직렬 데이터)를 수신받고, 노드 버스 제어부(20)로부터 출력되는 직렬 데이터를 유니트로 송신한다.
노드 버스 제어부(20)는 유니트 송수신부(10)를 통해 유니트로부터 수신받은 직렬 데이터를 병렬 데이터로 변환하여 유니트 메모리부(30)에 저장시키고, 데이터 버스 송수신부(50)를 통해 입력받은 IPC 데이터를 버스 메모리부(40)에 저장시키며, 버스 메모리부(40)로부터 읽어들인 병렬 데이터를 유니트로 송신하기 위해 직렬 데이터로 변환한다.
유니트 메모리부(30)는 노드 버스 제어부(20)에서 병렬 데이터로 변환된 유니트로부터 수신받은 데이터를 저장한다.
버스 메모리부(40)는 데이터 버스를 통해 입력받은 IPC 데이터를 저장한다.
데이터 버스 송수신부(50)는 유니트 메모리부(30)에 저장되어 있는 데이터를 읽어내어 데이터 버스로 송신하고, 데이터 버스로부터 병렬 데이터를 수신받는다.
버스 및 경로 제어부(60)는 프레임에 대한 경로 제어 및 단위 네트워크(network unit)의 시스템 백 플레인 버스(network back-plane bus)인 데이터 버스에 대한 노드들간의 버스 점유를 제어하며, 버스상의 장애 처리를 수행한다.
중앙 처리부(70)는 노드 보드의 운용 및 상태 관리를 하며 M-버스를 통하여 상위에 보고를 한다.
이하에서는 도 1을 참조하여 종래의 내부 통신망 노드 보드의 동작 과정에 대해서 설명한다.
유니트 송수신부(10)를 통하여 입력된 HDLC 형식의 직렬 IPC 데이터를 노드 버스 제어부(20)에서 병렬 데이터로 변환하여 유니트 메모리부(30)에 저장시키고, 데이터 버스의 사용 유무를 검사하여 사용 가능하면 데이터 버스 송신과 데이터 버스 송수신부(50)를 통하여 유니트 메모리부(30)에 저장되어 있는 IPC 데이터를 읽어내어 데이터 버스로 송신한다. 한편, 데이터 버스, 데이터 버스 송수신부(50) 및 데이터 버스 수신을 통하여 입력받은 IPC 데이터를 버스 및 경로 제어부(60)에서 어드레스를 검사하여 맞으면 노드 버스 제어부(20)로 제어 신호를 송신하고, 노드 버스 제어부(20)는 병렬로 입력된 IPC 데이터를 버스 메모리부(40)에 저장하고, 버스 메모리부(40)에 저장된 병렬 IPC 데이터를 직렬로 변환하여 유니트 송수신부(10)를 통하여 송신한다.
전술한 바와 같은 종래의 내부 통신망 노드 보드는 내부 통신망 자체에서 오류를 검출하는 기능이 없었기 때문에 IPC 경로를 이용하는 종단의 유니트에서 IPC 데이터의 오류를 검출할 때 경로의 어느 부분에서 오류가 발생하였는 지를 알 수가 없는 문제점이 있다.
또한, 오류가 발생된 IPC 데이터에 대해 내부 통신망에서 아무런 조치를 취하지 않은 상태로 송수신을 수행함으로서 종단 유니트의 IPC 처리부에 불필요한 오버헤드(overhead)가 발생되는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 내부 통신망 노드 보드에 오류 검출 기능을 부가함으로서 내부 통신망의 구간별 상태와 데이터 상태 점검을 수행할 수 있도록 한 오류 검출 장치를 구비한 내부 통신망 노드 보드를 제공함에 그 목적이 있다.
전술한 목적을 달성하기 위한 본 발명의 오류 검출 장치를 구비한 내부 통신망 노드 보드는 내부 통신망과 서브 시스템간의 HDLC 형식의 직렬 IPC 데이터 송수신을 담당하는 유니트 송수신 장치; 상기 IPC 데이터를 프레임 단위로 검사하여 오류를 검출하는 오류 검출부; 상기 오류 검출부를 통해 수신받은 직렬 IPC 데이터를 병렬 IPC 데이터로 변환시키고, 데이터 버스를 통해 입력받은 병렬 IPC 데이터를 상기 유니트 송수신 장치로 송신하기 위해 직렬 IPC 데이터로 변환시키는 노드 버스 변환부; 상기 노드 버스 제어부에서 변환된 병렬 IPC 데이터를 저장하는 유니트 메모리부; 상기 데이터 버스를 통해 입력받은 병렬 IPC 데이터를 저장하는 버스 메모리부; 상기 데이터 버스와의 데이터 송수신을 담당하는 데이터 버스 송수신 장치; 상기 데이터 버스에 대한 노드들간의 버스 점유 및 프레임에 대한 경로를 제어하는 버스 및 경로 제어부; 및 상기 오류 검출부로부터 통보받은 오류 발생 결과에 따라 내부 통신망의 운용 및 상태 관리를 하는 중앙 처리부를 구비하여 이루어진다. 나아가, 상기 오류 검출부는 상기 유니트 송수신 장치로부터 입력받은 IPC 데이터에서 시작 및 종료 플래그를 검출하는 플래그 검사부; 상기 플래그 검사부로부터 입력받은 데이터에서 5개 연속한 비트 '1' 다음에 삽입된 비트 '0'을 제거하는 비트 0 제거부; 상기 비트 0 제거부로부터 입력받은 데이터를 순환 중복 검사하여 오류를 검출하는 오류 검사부; 상기 비트 0 제거부에서 제거된 비트 '0'을 삽입하여 데이터를 원상태로 만드는 비트 0 삽입부; 상기 비트 0 삽입부로부터 입력받은 데이터를 저장하는 데이터 저장부; 상기 오류 검사부에서 입력되는 오류 형태 및 오류 발생 빈도수를 저장하는 상태 저장부; 및 상기 오류 검사부로부터 인가받은 오류 발생 신호에 의거하여 오류가 발생되었으면 오류가 발생한 프레임을 삭제시키고, 오류가 발생되지 않았으면 상기 데이터 저장부에 저장되어 있는 데이터를 독출하여 시작 플래그를 붙여서 전송하도록 제어하는 제어부를 구비하여 이루어지는 것을 특징으로 한다.
도 1은 종래의 내부 통신망 노드 보드의 구성을 나타내는 블록도.
도 2는 HDLC 형식의 프레임의 구성을 예시적으로 보인 도.
도 3은 본 발명에 따른 오류 검출 장치를 구비한 내부 통신망 노드 보드의 구성을 나타내는 블록도.
도 4는 도 3의 오류 검출부의 구성을 상세히 나타내는 블록도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100. 유니트 송수신부,200. 오류 검출부,
210. 플래그 검사부,220. 비트 0 제거부,
230. 오류 검사부,240. 비트 0 삽입부,
250. 상태 저장부,260. 데이터 저장부,
270. 제어부,300. 노드 버스 제어부,
400. 유니트 메모리부,500. 버스 메모리부,
600. 데이터 버스 송수신부,700. 버스 및 경로 제어부,
800. 중앙 처리부
이하에서는 첨부한 도면을 참조하여 본 발명의 양호한 실시예에 따른 오류 검출 장치를 구비한 내부 통신망 노드 보드에 대해서 상세하게 설명한다.
본 발명의 오류 검출 장치를 구비한 내부 통신망 노드 보드에 대한 설명에 앞서 먼저, 내부 통신망에서 사용되는 HDLC 프레임 및 HDLC 프로토콜의 특징에 대해서 설명한다.
도 2는 HDLC 형식의 프레임의 구성을 예시적으로 보인 도이다. 도 2에 도시하는 바와 같이, HDLC 형식의 프레임은 시스템에 따라 조금씩의 차이는 있으나, 기본적으로 시작 플래그, 목적지 주소부, 시작 주소부, 정보부, 순환 중복 검사(cyclic redundancy check;이하, CRC라 한다)부 및 종료 플래그를 구비하여 이루어진다.
전술한 구성에 있어서, 시작 및 종료 플래그는 프레임의 시작과 종료를 표시하는 특유의 패턴(01111110)으로서, 프레임의 동기를 갖기 위하여 사용된다.
목적지 주소부는 명령을 수신하는 모든 2차국 또는 상대 복합국의 주소를 지정하며, 응답을 송신하는 2차국 또는 복합국의 주소를 지정하는데 사용한다.
시작 주소부에는 통신 구간 확인을 위한 프레임의 시작 주소가 들어 있다.
정보부는 전송될 정보 메시지와 제어 정보가 들어 있는 부분으로 비트열 및 비트수에 제한이 없고 정보부의 길이와 구성도 제한이 없으며 송수신간의 합의에 따른다.
CRC부에는 목적지 주소부, 시작 주소부 및 정보부의 내용이 오류없이 상대측에 정확히 전송되는가를 확인하기 위한 프레임 검사 순서(frame check sequence) 비트가 들어 있다.
전술한 바와 같은 구성의 HDLC 프레임을 이용한 HDLC 전송 제어 절차에서는 프레임 내의 비트열이 시작 및 종료 플래그(01111110)와 동일한 비트열이 삽입되면 시작 또는 종료 플래그로 인식될 염려가 있으므로 이를 방지하기 위해 프레임 중에서 시작 및 플래그를 제외한 부분에서 '1'이 5개 이상 연속되어 있으면, 송신측에서는 5개 다음에 '0'을 삽입하여 송신하고 수신측에서는 5개 연속된 '1' 다음의 '0'을 제거하여 수신한다.
도 3은 본 발명에 따른 오류 검출 장치를 구비한 내부 통신망 노드 보드의 구성을 나타내는 블록도이다. 도 3에 도시하는 바와 같이, 본 발명에 따른 오류 검출 장치를 구비한 내부 통신망 노드 보드는 유니트 송수신부(100), 오류 검출부(200), 노드 버스 제어부(300), 유니트 메모리부(400), 버스 메모리부(500), 데이터 버스 송수신부(600), 버스 및 경로 제어부(700) 및 중앙 처리부(800)를 구비하여 이루어진다.
전술한 구성에 있어서, 유니트 송수신부(100)는 내부 통신망과 서브 시스템간의 IPC 통신 경로로 유니트로부터 입력되는 HDLC 형식의 직렬 IPC 데이터를 수신받고, 노드 버스 제어부(300)로부터 출력되는 직렬 데이터를 유니트로 송신하는 전이중(full-duplex) 방식으로 운용된다. 여기서, 유니트 송수신부(100)는 IEEE(Institute of Electrical and Electronics Engineers) RS-422로 설계될 수 있다.
오류 검출부(200)는 유니트로 송수신되는 HDLC 형식의 직렬 IPC 데이터를 한 개의 프레임 단위로 순환 중복 검사를 하여 오류가 없으면 유니트 송수신부(100)로 전송하고, 오류가 검출되면 중앙 처리부(800)로 오류 발생을 통보하고, 오류 프레임에서 시작 주소와 목적지 주소를 추출하여 내부 레지스터에 오류 형태와 함께 저장하며, 오류 계수기를 증가시킨다. 그리고, 오류 프레임을 삭제시킨다. 또한, 오류 검출부(200)는 이외에도 규정 이상치의 프레임 확인, 프레임 버퍼링등을 수행한다.
노드 버스 제어부(300)는 대용량 IPC 데이터를 처리하는 노드 버퍼 제어 기능을 갖고 있으며, 유니트와는 직렬로 데이터를 송수신하고, 데이터 버스와는 병렬로 데이터를 송수신한다. 따라서, 유니트로부터 수신받은 직렬 IPC 데이터를 병렬 데이터로 변환하여 유니트 메모리부(400)에 저장시키고, 버스 메모리부(500)에서 읽어들인 데이터 버스로부터 입력받은 병렬 IPC 데이터를 유니트로 송신하기 위해 직렬 데이터로 변환시킨다. 여기서, IPC 데이터를 일시 저장하는 기능을 담당하는 버퍼로는 FIFO(First-In First-Out)를 사용할 수 있다.
유니트 메모리부(400)는 노드 버스 제어부(300)에서 병렬 데이터로 변환된 유니트로부터 수신받은 IPC 데이터를 저장한다.
버스 메모리부(500)는 데이터 버스를 통해 입력받은 IPC 데이터를 저장한다.
데이터 버스 송수신부(600)는 유니트 메모리부(400)에 저장되어 있는 데이터를 읽어내어 16비트 폭으로 데이터를 고속으로 데이터 버스로 송신하고, 데이터 버스로부터 병렬 데이터를 수신받는다.
버스 및 경로 제어부(700)는 프레임에 대한 경로 제어 및 단위 네트워크의 시스템 백 플레인 버스인 데이터 버스에 대한 노드들간의 버스 점유를 제어하며, 버스상의 장애 처리를 수행한다. 이러한 기능을 수행하는 버스 및 경로 제어부(700)는 최대 3바이트 이내에서 구성될 수 있는 모든 경우의 어드레스 체계를 수용할 수 있으며, HDLC 통신 방식에 따라 프레임의 3바이트 어드레스 영역에서 발생할 수 있는 강제 삽입 0비트를 경로 제어 수행전에 제거시킴으로서 224개의 목적지 어드레스를 셀프 루우팅(self routing) 처리할 수 있다. 한편, 단위 네트워크에서 노드간의 신속한 프레임 교환이 이루어질 수 있게 데이터 버스의 병렬 신호 라인을 워드(word)로 확장하여 사용할 수도 있다.
중앙 처리부(800)는 오류 검출부(200)로부터 통보받은 오류 발생 결과에 따라 오류 검출부(200)로부터 상태 데이터를 읽어 정보를 얻은 후 메모리에 저장하고, 이를 M-버스를 이용하여 시스템 혹은 통신망 제어부에 통보한다.
도 4는 도 3의 오류 검출부의 구성을 상세히 나타내는 블록도이다. 도 4에 도시하는 바와 같이, 본 발명에 적용되는 오류 검출부(200)는 크게 유니트로부터 수신받은 데이터의 오류를 검사하는 부분과 유니트로 송신할 데이터의 오류를 검사하는 부분으로 이루어지는 바, 이 두 부분의 구성 및 동작은 유사하므로 이하에서는 유니트로 송신할 데이터의 오류를 검사하는 부분에 대해서만 설명하고, 유니트로부터 수신받은 데이터의 오류를 검사하는 부분에 대한 설명을 생략하기로 한다.
도 4에 도시하는 바와 같이, 본 발명에 적용되는 오류 검출부(200)는 플래그 검사부(210), 비트 0 제거부(220), 오류 검사부(230), 비트 0 삽입부(240), 상태 저장부(250), 데이터 저장부(260) 및 제어부(270)를 구비하여 이루어진다.
전술한 구성에 있어서, 플래그 검사부(210)는 유니트로 송신할 프레임에서 시작 플래그를 검출하여 제거하고 종료 플래그를 검출하여 제어부(270) 및 오류 검사부(230)에 보고하며, 유니트로 송신할 데이터를 비트 0 제거부(220)로 전송한다. 한편, 제어부(270)로부터 데이터 수신 차단 신호를 인가받으면 종료 플래그가 검출될때까지 비트 0 제거부(220)로 데이터를 전송하지 않는다.
비트 0 제거부(220)는 플래그 검사부(210)에서 입력받은 데이터에서 5개 연속한 '1' 다음에 삽입된 비트 '0'을 제거하고, 프레임의 시작 주소와 목적지 주소를 상태 저장부(250)에 저장시킨다.
오류 검사부(230)는 비트 0 제거부(220)에서 '0'이 제거된 데이터의 CRC, 중단(abort) 및 규정치 이상의 프레임을 검사하여 CRC 검사 결과는 저장하고, 나머지 결과는 제어부(270)에 알리고 상태를 상태 저장부(250)에 저장한다. 한편, 플래그 검사부(210)에서 종료 플래그 검출 신호가 인가되면 전송된 CRC 값과 저장된 CRC 값을 비교하여 결과를 제어부(270)에 알리고 상태 저장부(250)에 저장한다.
비트 0 삽입부(240)는 비트 0 제거부(220)에서 제거된 비트 '0'을 삽입하여 데이터를 원상태로 만들어 데이터 저장부(260)에 기입하고, 제어부(270)로부터 전송 신호를 인가받으면 데이터 저장부(260)에 저장되어 있는 데이터를 독출하여 시작 플래그를 붙여서 전송하고 제어부(270)에서 데이터 삭제 신호가 인가되면 데이터 저장부(260)에 리세트(reset) 신호를 인가한다.
데이터 저장부(260)는 비트 0 삽입부(240)로부터 입력받은 데이터를 저장한다.
상태 저장부(250)는 오류 검사부(230)에서 입력되는 오류 형태 및 오류 발생 빈도수를 저장하고, 제어부(270)에서 요구시 상태 데이터를 전송한다.
제어부(270)는 오류 검사부(230)로부터 오류 발생 신호를 인가받으면 플래그 검사부(210)에 데이터 수신 차단 신호를 인가하고, 비트 0 제거부(220)와 오류 검사부(230)에 리세트 신호를 인가하고, 비트 0 삽입부(240)에 삭제 신호를 인가하여 플래그 검사부(210)에서 종료 플래그 검출 신호가 인가되면 상태 저장부(250)를 검사하여 수신된 데이터의 오류 유무를 검사한 후 이상이 없으면 비트 0 삽입부(240)에 전송 신호를 인가하고 오류가 발생되었으면 비트 0 삽입부(240)에 삭제 신호를 인가한다. 한편, 외부로부터 상태 보고가 요구되면 상태 저장부(250)에 저장된 데이터를 독출하여 알려준다.
이하에서는 도 3 및 4를 참조하여 본 발명에 따른 오류 검출 장치를 구비한 내부 통신망 노드 보드의 동작 과정에 대해서 설명한다.
유니트로 송신되는 HDLC 형식의 IPC 데이터를 오류 검출부(200)에서 한 개의 프레임 단위로 CRC 검사를 하여 이상이 없으면 유니트 송수신부(100)로 전송하고, 오류가 검출되면 중앙 처리부(800)에 오류 발생을 알리고 오류 프레임에서 시작 주소와 목적지 주소를 추출하여 내부 레지스터에 오류 형태와 함께 저장하고, 오류 계수기를 증가시킨다. 여기서, 오류가 발생된 프레임은 삭제시키고, 오류 검출부(200)로부터 오류 발생을 통보받은 중앙 처리부(800)는 오류 검출부(200)의 상태 저장부(250)로부터 상태 데이터를 읽어 정보를 얻은 후 메모리에 저장하고 M-버스를 이용하여 시스템 혹은 통신망 제어부에 통보한다.
즉, 오류 검출부(200)는 유니트로 송신되는 HDLC 형식의 IPC 데이터를 프레임 단위로 검사하는 바, 입력받은 프레임에서 시작 플래그를 검출하여 제거한 후 5개 연속한 '1' 다음에 수신한 '0'을 삭제하여 CRC 검사를 한다. CRC 검사 결과 오류가 검출된 경우에는 데이터 수신을 차단한 후 오류가 검출된 프레임을 삭제하고, 오류가 검출되지 않은 경우에는 비트 0 제거부(220)에서 제거된 비트 '0'을 다시 삽입하여 데이터를 원상태로 복원하여 데이터 저장부(260)에 저장한 후 제어부(270)로부터 데이터 전송 신호를 인가받은면 데이터 저장부(260)에서 데이터를 독출하여 시작 플래그 붙여서 유니트 송수신부(100)로 전송시킨다.
본 발명의 오류 검출 장치를 구비한 내부 통신망 노드 보드는 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.
이상에서 설명한 바와 같은 본 발명의 오류 검출 장치를 구비한 내부 통신망 노드 보드에 따르면, HDLC 형식의 직렬 IPC 데이터를 유니트로 송수신시 프레임 단위로 IPC 데이터를 검사하여 오류가 검출되면 IPC 데이터가 어느 구간에서 오류가 발생되었는지 구간 검사가 가능해 진단 기능을 향상시킬 수 있는 효과가 있다.
또한, 오류가 검출된 프레임은 전송시키지 않고 삭제해 버림으로서 저장 매체의 활용성을 높임과 동시에 종단 유니트에서의 IPC 데이터 처리 능력을 향상시킬 수 있는 효과가 있다.
또한, 오류가 검출된 프레임을 삭제하여 전송시키지 않음으로서 IPC 데이터의 신뢰성을 향상시키고, 오류 계수기의 값을 이용하여 IPC 데이터의 신뢰성을 검증할 수 있는 효과가 있다.

Claims (2)

  1. 내부 통신망과 서브 시스템간의 HDLC 형식의 직렬 IPC 데이터 송수신을 담당하는 유니트 송수신 장치;
    상기 IPC 데이터를 프레임 단위로 검사하여 오류를 검출하는 오류 검출부;
    상기 오류 검출부를 통해 수신받은 직렬 IPC 데이터를 병렬 IPC 데이터로 변환시키고, 데이터 버스를 통해 입력받은 병렬 IPC 데이터를 상기 유니트 송수신 장치로 송신하기 위해 직렬 IPC 데이터로 변환시키는 노드 버스 변환부;
    상기 노드 버스 제어부에서 변환된 병렬 IPC 데이터를 저장하는 유니트 메모리부;
    상기 데이터 버스를 통해 입력받은 병렬 IPC 데이터를 저장하는 버스 메모리부;
    상기 데이터 버스와의 데이터 송수신을 담당하는 데이터 버스 송수신 장치;
    상기 데이터 버스에 대한 노드들간의 버스 점유 및 프레임에 대한 경로를 제어하는 버스 및 경로 제어부; 및
    상기 오류 검출부로부터 통보받은 오류 발생 결과에 따라 내부 통신망의 운용 및 상태 관리를 하는 중앙 처리부를 구비하여 이루어지는 오류 검출 장치를 구비한 내부 통신망 노드 보드.
  2. 제 1항에 있어서, 상기 오류 검출부는
    상기 유니트 송수신 장치로부터 입력받은 IPC 데이터에서 시작 및 종료 플래그를 검출하는 플래그 검사부;
    상기 플래그 검사부로부터 입력받은 데이터에서 5개 연속한 비트 '1' 다음에 삽입된 비트 '0'을 제거하는 비트 0 제거부;
    상기 비트 0 제거부로부터 입력받은 데이터를 순환 중복 검사하여 오류를 검출하는 오류 검사부;
    상기 비트 0 제거부에서 제거된 비트 '0'을 삽입하여 데이터를 원상태로 만드는 비트 0 삽입부;
    상기 비트 0 삽입부로부터 입력받은 데이터를 저장하는 데이터 저장부;
    상기 오류 검사부에서 입력되는 오류 형태 및 오류 발생 빈도수를 저장하는 상태 저장부; 및
    상기 오류 검사부로부터 인가받은 오류 발생 신호에 의거하여 오류가 발생되었으면 오류가 발생한 프레임을 삭제시키고, 오류가 발생되지 않았으면 상기 데이터 저장부에 저장되어 있는 데이터를 독출하여 시작 플래그를 붙여서 전송하도록 제어하는 제어부를 구비하여 이루어지는 것을 특징으로 하는 오류 검출 장치를 구비한 내부 통신망 노드 보드.
KR10-1999-0004040A 1999-02-05 1999-02-05 오류 검출 장치를 구비한 내부 통신망 노드 보드 KR100431130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0004040A KR100431130B1 (ko) 1999-02-05 1999-02-05 오류 검출 장치를 구비한 내부 통신망 노드 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0004040A KR100431130B1 (ko) 1999-02-05 1999-02-05 오류 검출 장치를 구비한 내부 통신망 노드 보드

Publications (2)

Publication Number Publication Date
KR20000055428A true KR20000055428A (ko) 2000-09-05
KR100431130B1 KR100431130B1 (ko) 2004-05-12

Family

ID=19573566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0004040A KR100431130B1 (ko) 1999-02-05 1999-02-05 오류 검출 장치를 구비한 내부 통신망 노드 보드

Country Status (1)

Country Link
KR (1) KR100431130B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711162B1 (ko) * 2005-10-17 2007-04-24 엘지노텔 주식회사 에이티엠 헤더의 페이로드 타입 오류 해결기능이 구비된에이티엠시스템 및 그 제어방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102542115B1 (ko) * 2021-04-01 2023-06-12 엘에스일렉트릭(주) 제어보드 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1229434A (en) * 1983-12-23 1987-11-17 Northern Telecom Limited Multiplexer for bit oriented protocol data link control
EP0544964B1 (en) * 1991-11-29 1997-02-19 International Business Machines Corporation Store and forward apparatus and method of maintaining integrity of data during storage
DE69330399T2 (de) * 1992-12-18 2002-05-02 Advanced Micro Devices Inc HDLC-Empfänger
JP3321265B2 (ja) * 1993-10-22 2002-09-03 株式会社日立製作所 通信処理装置およびそのデバッグ方法
KR100247001B1 (ko) * 1997-04-15 2000-03-15 윤종용 프레임 릴레이와 atm 교환기의 프로토콜 변환 장치 및 방법
KR100293438B1 (ko) * 1997-05-29 2001-09-17 박종섭 시디엠에이 이동통신교환기의 프로세서간 직렬통신시 연속적인 데이터 프레임 생성장치
KR19990017963U (ko) * 1997-11-05 1999-06-05 김영환 내부처리통신 경로 테스트 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711162B1 (ko) * 2005-10-17 2007-04-24 엘지노텔 주식회사 에이티엠 헤더의 페이로드 타입 오류 해결기능이 구비된에이티엠시스템 및 그 제어방법

Also Published As

Publication number Publication date
KR100431130B1 (ko) 2004-05-12

Similar Documents

Publication Publication Date Title
US5301186A (en) High speed transmission line interface
US4567590A (en) Message stripping protocol for a ring communication network
US5777987A (en) Method and apparatus for using multiple FIFOs to improve flow control and routing in a communications receiver
US6185207B1 (en) Communication system having a local area network adapter for selectively deleting information and method therefor
JP3091216B2 (ja) 可変コミット点を有する先入れ先出しメモリ
KR100431130B1 (ko) 오류 검출 장치를 구비한 내부 통신망 노드 보드
JPH0234067A (ja) Ｎビット文字ストリーム送出方法
CN115694733B (zh) 通信方法、系统及桥接器
US6643816B1 (en) Transmitting apparatus and error handling method in transmitting apparatus
JP3190214B2 (ja) データ送受信システム
JPH08251168A (ja) 装置内情報伝送システム
US20030152073A1 (en) Inbound data stream controller with pre-recognition of frame sequence
JP3516998B2 (ja) アドレス情報判読装置
US20230019132A1 (en) Data communication apparatus and method
KR100288373B1 (ko) 멀티 충전구 충전장치의 충전 방법
JP2003289310A (ja) ループバック試験装置、ループバック試験方法、およびそのプログラム
KR100405847B1 (ko) 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법
JP2793480B2 (ja) Ｌａｎデータ送出方式
JP3715560B2 (ja) 通信システム及び通信制御装置
JP3164996B2 (ja) シリアルデータ受信装置
KR100473148B1 (ko) 버스트모드 패킷 전달을 위한 정합장치 및 방법
JP4985156B2 (ja) 転送装置及びそれに用いるフレーム無終端中継方法
KR950007436B1 (ko) 선입선출 메모리 테스트방법
KR100288374B1 (ko) 에스램을통한로컬버스와타블럭간의통신장치및방법
KR20000046371A (ko) 대용량 통신처리시스템의 고속 스위칭 장치에있어서 램을 이용한 버퍼링 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090331

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee