KR100711162B1

KR100711162B1 - 에이티엠 헤더의 페이로드 타입 오류 해결기능이 구비된에이티엠시스템 및 그 제어방법

Info

Publication number: KR100711162B1
Application number: KR1020050097713A
Authority: KR
Inventors: 문영애
Original assignee: 엘지노텔 주식회사
Priority date: 2005-10-17
Filing date: 2005-10-17
Publication date: 2007-04-24
Also published as: KR20070041995A

Abstract

본 발명은 ATM(Asynchronous Transfer Mode)보드에 Rx Interrupt가 발생할 경우 보드의 버퍼를 참조하여 프레임(AAL(ATM adaptation layer)5 ATM Traffic Frame)을 수신하는 프레임 수신블록와, 상기 프레임 수신블록을 통해 보드의 상태 Bit의 Last Bit Field가 설정(Set)될 때까지 보드의 버퍼에서 프레임을 수신한 후 순차적으로 조립하는 프레임 조립블록과, 상기 프레임 조립블록에 의해 조립이 완성된 프레임의 크기를 기설정된 프레임의 최대 크기와 비교하여 상기 최대 크기보다 크면 에러 발생으로 간주하여 에러가 발생될 경우 보드의 상태 Bit에 에러원인을 기록하고 에러가 발생한 프레임을 삭제하는 프레임에러 처리블록과, 상기 프레임 조립블록에 의해 에러없이 조립이 완료된 프레임을 상위단으로 전송시키는 프레임 전송블록으로 이루어진 것을 특징으로 하는 ATM 헤더의 페이로드 타입 오류 해결기능이 구비된 ATM시스템 및 그 제어방법을 제공한다.

상기와 같은 본 발명은 일반 AAL5 트래픽셀 수신시 ATM 헤더의 페이로드 필드가 연속적으로 파손되어 수신될 경우 이를 체크하여 오류를 제거하므로써, ATM 헤더의 페이로드 에러로 인한 ATM시스템의 다운오류를 방지하게 되므로 그에 따라 ATM 시스템의 동작 안정성을 극대화시킨다.

ATM, AAL5 트래픽, 페이로드, 에러, 버퍼 할당해제

Description

에이티엠 헤더의 페이로드 타입 오류 해결기능이 구비된 에이티엠시스템 및 그 제어방법{ATM system having a payload type field error resoultion function of the ATM header and controlling method therefore}

도 1은 종래 ATM 헤더의 페이로드 필드를 설명하는 설명도.

도 2는 종래 ATM보드의 작용예를 설명하는 설명도.

도 3는 본 발명의 헤더의 페이로드 타입 오류 해결기능이 구비된 ATM 엠시스템을 설명하는 설명도.

도 4는 본 발명의 플로우차트.

<부호의 상세한 설명>

1 : ATM 보드 2 : 프레임 수신블록

3 : 프레임 조립블록 4 : 프레임에러 처리블록

5 : 프레임 전송블록

본 발명은 ATM 헤더의 페이로드 타입 오류 해결기능이 구비된 ATM시스템 및 그 제어방법에 관한 것으로, 특히 일반 AAL5 트래픽셀 수신시 ATM 헤더의 페이로드 필드가 연속적으로 파손되어 수신될 경우 이를 체크하여 오류를 제거하는 ATM 헤더의 페이로드 타입 오류 해결기능이 구비된 ATM시스템 및 그 제어방법에 관한 것이다.

일반적으로 전송기술은 1910년대 나선 반송으로 시작하여 아날로그 전송기술로 그리고 디지털 전송기술의 형태로 발전되어 왔으며, 후에 이러한 디지털 전송기술은 1960년대 1.544Mbps 전송속도를 갖는 D1 채널 뱅크의 개발을 효시로 발전하였다. 더욱이, 상기와 같은 디지털 기술은 1970년대 중반 교환 기술분야에 응용되어 No. 4ESS라는 디지털 중계교환기를 출현하게 하여 유선전송시스템의 다중화에 혁신을 가져왔다. 이에 더하여, 상기 디지털 전송방식은 광케이블을 전송매체로 사용하는 광전송 방식으로 발전하였으며, 현재는 이를 근간으로 하여 비동기식인 PDH 전송시스템에서 동기식인 SDH 전송시스템으로 변화하고 있는 추세에 있다.

그런데, 이러한 전송시스템의 일례에는 이동중인 단말기로부터 송수신되는 무선신호를 처리하기 위해 통상 네트워크형태로 구성되는 기지국(Node-B)과 기지국제어기(RNC:Radio network controller) 및 코어 네트워크(Core network) 등을 구비하고 있다. 여기서, 상기 코어 네트워크는 다수의 node-B와 RNC를 NE(Node element)형태로 관리하는 시스템으로, 하나의 NE에 IPOA(IP OF ATM)방식의 TCP/IP(Transmission control protocol/internet protocol) connection을 통해서 데이터 패킷을 주고받는다. 또한, 상기 RNC내에는 AAL(ATM adaptation layer) 2나 AAL 5 타입으로 데이터 호처리를 하기위한 각종 보드들이 구비되게 되는데, 특히 상기 AAL 타입의 보드가 ATM(Asynchronous Transfer Mode) Driver를 지원하는 Chip을 사용하는 보드일 경우 AAL5 ATM Traffic Cell을 수신하고 있다고 가정할 때 ATM Header의 PT(Payload Type) Field의 3bit는 다음과 같은 의미를 같는다.

다시말해서, 상기 PT(Payload Type) Field 3 bit의 의미는 도 1에 도시된 바와같이 PT Field의 첫 번째 비트가 Traffic 인지 Control인지를 나타낸다. 즉, 상기 첫 번째 비트가 0 이면 Traffic, 1 이면 Control 이며, 또한, Control일 땐 OAM 관련 Cell임을 나타낸다. 그리고, 상기 두 번째 비트는 Congestion에 관한 부분이다. 그리고, 상기 세 번째 비트는 만약 첫 번째 비트가 Traffic일 경우에 한해서 0 이면 Continuous, 1 이면 Last Cell을 나타낸다.

그러면, 상기와 같은 종래 AAL5 ATM Traffic Cell 수신처리장치를 도 2를 참고로 살펴보면, 외부로부터 AAL5 ATM Traffic Cell을 수신처리하는 ATM 수신블록(70)과, 상기 ATM 수신블록(70)에 의해 처리된 AAL5 ATM Traffic Cell을 수신하여 프레임(Frame)으로 재조립 하면서 ATM Parameter에 나타나 있는 보드(Buffer Descriptor)의 최대 Length값과 현재까지 수신되어 재조립된 ATM 프레임의 Length값을 비교하는 ATM 조립블록(71)과, 상기 ATM 조립블록(71)으로부터 입력된 ATM신호를 상위보드로 전송처리하는 ATM 전송블록(72)을 포함한다.

한편, 상기와 같은 AAL5 ATM Traffic Cell 수신처리장치의 동작을 살펴보면, 먼저, 외부로부터 AAL5 ATM Traffic Cell이 ATM 수신블록(70)으로 수신되고 있을 때 정상적인 경우 Frame의 마지막 Cell 수신 시, PT Field는 3 bit 중 가장 마지막 bit 값이 1 이어야 한다.

여기서, 상기 가장 마지막 비트값이 비정상적으로 파손되어 영구히 연속적으 로 0으로 수신될 경우 ATM Driver Chip에서는 Error Reporting을 하지 못한다. 왜냐하면, AAL5 ATM Cell은 Frame의 가장 마지막 Cell 수신 시 Trailer를 수신하게 되는데, 상기 Trailer를 수신해야만 해당 Frame의 Length 정보 및 CRC 정보를 알 수가 있다. 그런데, 상기 PT Field가 손상되어 마지막 Cell임을 가리키지 못하고 연속적으로 Continuous Cell 임을 가리키게 되면 ATM Chip은 Frame의 Error Check 및 Reporting을 하지 못한 채 연속적으로 Cell을 수신할 수 밖에 없다.

또한, 상기 수신블록(70)은 그 수신한 ATM 셀신호를 ATM 조립블록(71)으로 전송한다. 그러면, 상기 ATM 조립블록(71)은 연속적으로 AAL5 ATM Traffic Cell을 수신하여 프레임(Frame)으로 재조립(Reassemble)한다. 이때, 상기 ATM 조립블록(71)은 재조립 하면서 ATM Parameter에 나타나 있는 보드(Buffer Descriptor)의 최대 Length값과 현재까지 수신되어 Reassemble된 ATM Frame의 Length값을 비교한다.

여기서, 상기 ATM 조립블록(71)은 만약 보드의 최대 Length 값보다 재조립된 ATM 프레임값의 Length값이 더 크다면, 보드의 최대 Length 만큼 해당 보드의 Buffer에 Data를 복사함과 동시에 ATM Rx Interrupt가 발생된다. 상기 ATM 조립블록(71)의 ATM Rx Interrupt를 감지한 OS는 해당 보드 Table을 찾아가 복사된 Buffer의 ATM Data를 OS Buffer로 다시 복사하고, 보드의 상태 Bit를 확인하여 해당 보드에 복사된 Data가 Last인지 아닌지를 판단하는데, 이때, 상기 보드의 상태 Bit에 Last Bit가 Set 되지 않으면 연속적으로 OS Buffer를 할당하여 해당 Data를 복사한다. 이 동작은 보드의 상태 Bit에 Last Bit가 Set 될 때까지 이루어진다. 그리고, 상기 과정중에 데이터가 정상적일 경우 상기 ATM 조립블록(71)은 그 재조립 된 신호를 ATM 전송블록(72)으로 입력한다. 그러면, 상기 ATM 전송블록(72)은 그 입력된 ATM신호를 상위보드로 전송처리한다.

그러나, 상기와 같은 종래 ATM Chip을 사용하는 보드장치는 AAL5 ATM Traffic Cell을 수신하고 있다고 가정할 때 ATM Header의 PT(Payload Type) Field가 연속적으로 파손되어 수신될 경우 이를 감지할 수 있는 방법이 없다. 따라서, 상기와 같은 종래 ATM 장치는 보드의 최대 Length 만큼 수신하기만 하면 보드에 연결된 Buffer에 해당 Frame을 차곡차곡 쌓는다. 또한, 상기 ATM Header의 PT Field가 0일 경우 Cell의 연속성으로 인식하여 Traffic Frame의 마지막 Cell이 수신되지 않았다고 보기 때문에 보드의 상태 Bit에 Last Bit 또한 Set 하지 않는다. 그런데, 상기 종래 장치는 AAL5 Traffic Frame을 그 끝을 알리는 Trailer에 Length 및 CRC 등의 정보가 삽입되어있기 때문에 보드의 상태 Bit에 Last Bit가 Set 되어야만 한 Frame이 정상적으로 수신되었음을 감지하고 이에 대해서 Error 및 Length Check를 하였다. 그리고, 상기와 같은 종래 장치에서는 Last Bit가 Set 되지 않는 한 아직 덜 수신된 Frame을 위해 OS Buffer를 연속적으로 할당하게 되고 결국 OS Buffer Resource는 바닥나게 되고 그에 따라 보드내부의 CPU부하증가로 시스템이 다운되기 때문에 시스템의 동작안정성과 신뢰성을 상당히 저하시키는 문제점이 있었다.

이에 본 발명은 상기와 같은 제반 문제점을 해결하기 위해 발명된 것으로, ATM 헤더의 페이로드 에러로 인한 ATM시스템의 다운오류를 방지하게 되므로 그에 따라 ATM 시스템의 동작 안정성을 극대화시키는 ATM 헤더의 페이로드 타입 오류 해 결기능이 구비된 ATM시스템 및 그 제어방법을 제공함에 그 목적이 있다.

본 발명의 다른 목적은 치명적인 에러를 갖는 ATM 프레임이 상위 어플리케이션으로 도달되지 않도록 하위 보드에서 해당 에러를 제거하므로 그에 따라 ATM 시스템의 신뢰성도 상당히 향상시키는 ATM 헤더의 페이로드 타입 오류 해결기능이 구비된 ATM시스템 및 그 제어방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 ATM보드에 Rx Interrupt가 발생될 경우 보드의 버퍼를 참조하여 프레임(AAL5 ATM Traffic Frame)을 수신하는 프레임 수신블록와, 상기 프레임 수신블록을 통해 보드의 상태 Bit의 Last Bit Field가 설정(Set)될 때까지 보드의 버퍼에서 프레임을 수신한 후 순차적으로 조립하는 프레임 조립블록과, 상기 프레임 조립블록에 의해 조립이 완성된 프레임에 에러가 발생될 경우 보드의 상태 Bit에 에러원인을 기록하고 에러가 발생한 프레임을 삭제하는 프레임에러 처리블록과, 상기 프레임 조립블록에 의해 에러없이 조립이 완료된 프레임을 상위단으로 전송시키는 프레임 전송블록으로 이루어진 ATM 헤더의 페이로드 타입 오류 해결기능이 구비된 ATM시스템을 제공한다.

본 발명의 다른 특징은 프레임신호의 처음수신에 따른 RX 인터럽트를 발생시키고 보드의 버퍼를 참조하여 프레임을 수신한 다음 할당된 버퍼에 복사하는 프레임 수신단계와, 상기 프레임 수신단계후에 라스트 비트 필드가 설정될 때까지 할당된 버퍼에 순차적으로 조립하여 복사시키는 프레임 조립단계와, 상기 프레임 조립단계후에 순차적으로 조립할 때마다 프레임(AAL5 ATM Traffic Frame)의 최대 길이(Length)를 체킹한 다음 프레임의 크기가 프레임의 최대 크기보다 큰지를 확인하 는 프레임 에러체킹단계와, 상기 프레임 에러체킹단계중에 확인한 결과 체킹한 프레임의 크기가 기설정된 프레임의 최대크기보다 작을 경우 에러없이 조립된 프레임을 상위단으로 전송시키는 정상 페이로드전송단계와, 상기 프레임 에러체킹단계중에 확인한 결과 체킹한 프레임의 크기가 기설정된 프레임의 최대크기보다 클 경우 지금까지 조립된 프레임을 삭제시키고 할당된 버퍼를 해제시키며 현 프레임을 에러처리하는 페이로드 에러처리단계로 이루어진 ATM 헤더의 페이로드 타입 오류 해결기능이 구비된 ATM시스템의 제어방법을 제공한다.

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.

본 발명은 도 3에 도시된 바와같이 ATM보드(1)에 Rx Interrupt가 발생될 경우 보드의 버퍼(Buffer)를 참조하여 프레임(AAL5 ATM Traffic Frame)을 수신하는 프레임 수신블록(2)와, 상기 프레임 수신블록(2)을 통해 보드의 상태 Bit의 Last Bit Field가 설정(Set)될 때까지 보드의 버퍼에서 프레임(AAL5 ATM Traffic Frame)을 수신한 후 순차적으로 조립하는 프레임 조립블록(3)과, 상기 프레임 조립블록(3)에 의해 조립이 완성된 프레임(AAL5 ATM Traffic Frame)에 에러가 발생될경우 보드의 상태 Bit에 에러원인을 기록하고 에러가 발생한 프레임을 삭제하는 프레임에러 처리블록(4)과, 상기 프레임 조립블록(3)에 의해 에러없이 조립이 완료된 프레임을 상위단으로 전송시키는 프레임 전송블록(5)으로 이루어진다.

그리고, 상기 프레임 조립블록(3)은 조립 시 보드 상태 Bit가 Last Bit로 설정되지 않더라도 조립할때마다 프레임(AAL5 ATM Traffic Frame)의 최대 크기를 체 킹하여 오류를 방지한다.

다음에는 상기와 같은 장치에 적용되는 제어방법을 설명한다.

본 발명의 방법은 도 4에 도시된 바와같이 초기상태(S1)에서 프레임 수신단계(S2)로 진행하여 프레임신호의 처음수신에 따른 RX 인터럽트를 발생시키고 보드의 버퍼를 참조하여 프레임을 수신한 다음 할당된 버퍼에 복사한다. 그리고, 상기 프레임 수신단계(S2)후에 프레임 조립단계(S3)로 진행하여 라스트 비트 필드가 설정될 때까지 할당된 버퍼에 순차적으로 조립하여 복사시킨다. 또한, 상기 프레임 조립단계(S3)후에 프레임 에러체킹단계(S4)로 진행하여 순차적으로 조립될 때마다 AAL5 ATM Traffic Frame의 최대 Length를 체킹한 다음 프레임의 크기가 Frame의 최대 크기인 65535 값보다 큰지를 확인한다. 이때, 상기 프레임 에러체킹단계(S4)중에 확인한 결과 체킹한 프레임의 크기가 기설정된 프레임의 최대크기보다 작을 경우 정상 페이로드전송단계(S5)로 진행하여 에러없이 조립된 프레임을 상위단으로 전송시킨다.

그러나, 상기 프레임 에러체킹단계(S4)중에 확인한 결과 체킹한 프레임의 크기가 기설정된 프레임의 최대크기보다 클 경우 페이로드 에러처리단계(S6)로 진행하여 지금까지 조립된 프레임을 삭제시키고 할당된 버퍼를 해제시키며 현 프레임을 에러처리한다.

환언하면, 먼저 외부 전송장비로부터 본 발명의 ATM보드(1)의 프레임 수신블록(2)으로 처음 수신될 경우 프레임 수신블록(2)은 수신되는 프레임(AAL5 ATM Traffic Frame)을 보드에 쌓은 후 Rx Interrupt를 발생시킨다. 그리고, 상기 프레 임 수신블록(2)은 발생된 Rx Interrupt에 따라 보드의 Buffer를 참조하여 프레임(AAL5 ATM Traffic Frame)을 수신하고 그 수신된 프레임(AAL5 ATM Traffic Frame)을 버퍼를 할당한 후 그 할당된 버퍼에 복사한다. 그러면, 상기 ATM보드(1)의 프레임 조립블록(3)은 먼저, 프레임(AAL5 ATM Traffic Frame)의 전체 길이를 수신하기 위해 보드의 상태 Bit를 참조한다. 이때, 상기 프레임 조립블록(3)은 보드의 상태 Bit의 Last Bit Field가 설정될 때까지 보드의 버퍼에서 수신한 프레임(AAL5 ATM Traffic Frame)을 버퍼를 할당한 후 순차적으로 조립하여 복사시킨다. 여기서, 상기 프레임 조립블록(3)은 순차적으로 조립될 때마다 프레임(AAL5 ATM Traffic Frame)의 최대 Length를 체킹한다.

즉, 상기 프레임 조립블록(3)은 보드의 상태 Bit값과는 별도로 매번 보드의 버퍼에서 OS Buffer로 프레임을 복사할 때마다 ATM 프레임의 최대 크기인 65535 값보다 큰지를 확인한다. 여기서 만약 지금까지 조립된 Frame의 크기가 ATM Frame 최대 크기보다 클 경우 상기 프레임 조립블록(3)은 지금까지 조립된 프레임은 버려지고, 할당된 OS Buffer는 해제된다.

한편, 상기와 같이 조립이 완성된 프레임의 페이로드에 에러가 발생될 경우 프레임에러 처리블록(4)은 보드의 상태 Bit에 에러원인을 기록(Reporting)한 다음 에러가 발생된 프레임을 삭제한다.

이때, 상기 프레임 조립블록(3)은 에러를 리턴한 경우 해당 Frame에 대한 더 이상의 프로세스를 진행시키지 않는다.

따라서, 상기와 같은 본 발명의 과정을 경유할 경우 ATM Header의 PT(Payload Type) Field가 연속적으로 파손되어 수신되더라도 무한에러에 빠지지 않는다.

한편, 상기와 같은 조립과정에서 에러가 발생되지 않을 경우 프레임 전송블록()은 에러없이 조립이 완료된 프레임을 상위 Layer로 전송시킨다.

이상 설명에서와 같이 본 발명은 일반 AAL5 트래픽셀 수신시 ATM 헤더의 페이로드 필드가 연속적으로 파손되어 수신될 경우 이를 체크하여 오류를 제거하므로써, ATM 헤더의 페이로드 에러로 인한 ATM시스템의 다운오류를 방지하게 되므로 그에 따라 ATM 시스템의 동작 안정성을 극대화시키는 장점을 가지고 있다.

또한, 본 발명에 의하면, 치명적인 에러를 갖는 ATM 프레임이 상위 어플리케이션으로 도달되지 않도록 하위 보드에서 해당 에러를 제거하므로 그에 따라 ATM 시스템의 신뢰성도 상당히 향상시키는 효과도 있다.

Claims

ATM보드에 Rx 인터럽트가 발생될 경우 보드의 버퍼를 참조하여 프레임(AAL5 ATM Traffic Frame)을 수신하는 프레임 수신블록와, 상기 프레임 수신블록을 통해 보드의 상태 비트의 라스트 비트 필드(Last Bit Field)가 설정될 때까지 보드의 버퍼에서 프레임을 수신한 후 순차적으로 조립하는 프레임 조립블록과, 상기 프레임 조립블록에 의해 조립이 완성된 프레임의 크기를 기설정된 프레임의 최대 크기와 비교하여 상기 최대 크기보다 크면 에러 발생으로 간주하여 에러가 발생한 프레임을 삭제하는 프레임에러 처리블록과, 상기 프레임 조립블록에 의해 에러없이 조립이 완료된 프레임을 상위단으로 전송시키는 프레임 전송블록으로 이루어진 것을 특징으로 하는 ATM 헤더의 페이로드 타입 오류 해결기능이 구비된 ATM시스템.
제1항에 있어서, 상기 프레임 조립블록은 조립 시 보드 상태 Bit가 Last Bit로 설정되지 않더라도 조립때마다 프레임의 최대 크기를 체킹하는 것을 특징으로 하는 ATM 헤더의 페이로드 타입 오류 해결기능이 구비된 ATM시스템.
프레임신호의 처음수신에 따른 RX 인터럽트를 발생시키고 보드의 버퍼를 참조하여 프레임을 수신한 다음 할당된 버퍼에 복사하는 프레임 수신단계와, 상기 프레임 수신단계후에 라스트 비트 필드가 설정될 때까지 순차적으로 조립하여 할당된 버퍼에 복사시키는 프레임 조립단계와, 상기 프레임 조립단계후에 순차적으로 조립할 때마다 프레임(AAL5 ATM Traffic Frame)의 최대 길이(Length)를 체킹한 다음 프레임의 크기가 프레임의 최대 크기보다 큰지를 확인하는 프레임 에러체킹단계와, 상기 프레임 에러체킹단계중에 확인한 결과 체킹한 프레임의 크기가 기설정된 프레임의 최대크기보다 작을 경우 에러없이 조립된 프레임을 상위단으로 전송시키는 정상 페이로드전송단계와, 상기 프레임 에러체킹단계중에 확인한 결과 체킹한 프레임의 크기가 기설정된 프레임의 최대크기보다 클 경우 지금까지 조립된 프레임을 삭제시키고 할당된 버퍼를 해제시키며 현 프레임을 에러처리하는 페이로드 에러처리단계로 이루어진 것을 특징으로 하는 ATM 헤더의 페이로드 타입 오류 해결기능이 구비된 ATM시스템의 제어방법.