KR20000046808A - 메모리의 자동 리프레쉬 회로 - Google Patents

메모리의 자동 리프레쉬 회로 Download PDF

Info

Publication number
KR20000046808A
KR20000046808A KR1019980063535A KR19980063535A KR20000046808A KR 20000046808 A KR20000046808 A KR 20000046808A KR 1019980063535 A KR1019980063535 A KR 1019980063535A KR 19980063535 A KR19980063535 A KR 19980063535A KR 20000046808 A KR20000046808 A KR 20000046808A
Authority
KR
South Korea
Prior art keywords
signal
refresh
output
flop
flip
Prior art date
Application number
KR1019980063535A
Other languages
English (en)
Other versions
KR100557975B1 (ko
Inventor
이일호
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980063535A priority Critical patent/KR100557975B1/ko
Publication of KR20000046808A publication Critical patent/KR20000046808A/ko
Application granted granted Critical
Publication of KR100557975B1 publication Critical patent/KR100557975B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Abstract

본 발명은 메모리의 자동 리프레쉬 회로에 관한 것으로, 종래에는 분배형 및 버스트형 자동 리프레쉬 방식의 경우 매 동작시 자동 리프레쉬 명령을 칩셋(chipset)으로 전달해야 하는데, 가령 8k 리프레쉬 동작시는 8k번이 되어야 하는데 버스트형의 경우 16K 리프레쉬 이상이 된다면, 실제로 리드/라이트를 할 수 있는 범위가 좁아지게 되는 문제점이 있다. 외부 시스템으로 부터 명령 셋 입력시 입력 명령이 자동 리프레쉬이면 AREF 신호를 출력시키는 상태 판단부(81)와, 상기 상태 판단부(81)에서 AREF신호 입력시 내부의 리프레쉬신호(BAREF)로 변경시켜 출력시키는 오아게이트(91)와, 상기에서 출력되는 리프레쉬신호 입력시 워드라인과 센스앰프를 구동시키기 위한 구동신호(BAi)를 출력시키는 RS 플립플롭(82)과, 상기 오아게이트(91)에서 출력되는 리프레쉬신호(BAREF) 입력시 저장되어 있는 워드라인의 주소를 1개 증가 또는 감소시키고, 그 주소를 알려주기 위한 신호를 출력시키는 기준 카운터(83)와, 상기 기준 카운터(83)에서 출력되는 주소신호에 대한 주소의 워드라인과 센스앰프를 상기 RS 플립플롭(82)의 구동신호에 의해 구동시켜 리프레쉬 동작을 수행하는 디램 코아(84)와, 상기 RS플립플롭(82)에서 출력되는 리프레쉬신호(BAREF)를 클럭에 동기시켜 원하는 시간만큼 지연시킨 리프레쉬 활성화신호(RE_RAS)를 생성하여 발생시키는 리프레쉬 활성화신호 발생부(86)와, 상기에서 발생시킨 리프레쉬 활성화신호(RE_RAS) 입력시 카운트값을 1증가시키다가 원하는 값이 되면 리프레쉬 수행완료신호(RE_BST)를 출력시키는 N_버스트 카운터(85)와, 상기 카운터(85)에서 출력되는 신호를 반전시켜 출력하는 인버터(88)와, 상기 발생부(86)에서 출력되는 리프레쉬 활성화신호(RE_RAS)를 tPUL시간만큼 지연시키는 지연기(87)와, 상기 리프레쉬 활성화신호(RE_RAS)와 상기 지연기(87)의 출력신호 및 인버터(88)의 출력신호를 앤드링하는 앤드게이트(89)와, 상기에서 출력되는 신호를 일정시간 지연시켜 tRP시간을 조절하여 상기 오아게이트(91)의 다른 입력단으로 출력시키는 시간 조절부(90)로 구성하여, 1번의 외부 시스템의 명령으로 원하는 수 만큼의 리프레쉬 동작을 자동적으로 수행한 후 마치도록 함으로써, 매번 명령을 주어야 하는 번거로움을 없애고, 시스템 능률을 향상시키도록 한 것이다.

Description

메모리의 자동 리프레쉬 회로
본 발명은 한 번의 명령으로 원하는 수 만큼의 자동 리프레쉬 동작을 수행할 수 있도록 하여 매번 명령을 주어야 하는 번거로움을 없애도록 한 메모리의 자동 리프레쉬 회로에 관한 것으로, 특히 한 번의 명령으로 원하는 수만큼 자유롭게 조절할 수 있도록 하여 파워를 줄이고, 시스템 능률을 향상시킬 수 있도록 한 메모리의 자동 리프레쉬 회로에 관한 것이다.
도 4는 종래 메모리의 자동 리프레쉬 회로에 대한 블록 구성도로서, 외부 시스템으로 부터 RASB, CASB, CSB, CKE 등의 명령 셋(Command Set)이 자동 리프레쉬명령인지 아닌지를 판단여 자동 리프레쉬 명령이면 AREF신호를 출력시키는 상태 판단부(41)와, 상기 판단부(41)에서 출력되는 AREF신호 입력시 저장되어 있는 워드라인과 센스앰프를 구동시키기 위한 구동신호(BAi)를 출력시키는 RS 플립플롭(42)과, 상기 상태 판단부(41)에서 AREF신호 입력시 저장되어 있는 워드라인의 주소를 1개 증가 또는 감소시키고 그 주소를 알려주는 신호(AFXi)를 출력시키는 기준 카운터(43)와, 상기 기준 카운터(43)에서 출력되는 주소신호(AFXi)에 대한 주소의 워드라인과 센스앰프를 상기 RS 플립플롭(42)의 구동신호(BAi)에 의해 구동시켜 리프레쉬 동작을 수행하는 디램 코아(44)로 구성된다.
이와같이 구성된 종래기술에 대하여 살펴보면 다음과 같다.
먼저 외부 시스템으로 부터 RASB, CASB, CSB, CKE 등의 명령 셋(Command Set)이 입력되면 상태 판단부(41)는 이 명령이 자동 리프레쉬인지 아닌지를 판단한다.
판단 결과, 자동 리프레쉬 명령이면 짧은 펄스 형태의 AREF신호를 RS 플립플롭(42)의 셋트입력단(S)으로 제공함과 아울러 기준 카운터(43)로 제공한다.
상기 기준 카운터(43)는 AREF신호가 입력되면 현재 저장되어 있는 워드라인의 주소를 1개만큼 증가 또는 감소시키고, 이 증가 또는 감소된 워드라인의 주소에 해당하는 신호(AFXi)를 디램 코아(44)로 출력시킨다.
이때 RS 플립플롭(42)은 AREF신호에 의해 셋트되면 디램 코아(44)에 있는 워드라인과 센스앰프를 증폭시키기 위한 구동신호(BAi)를 상기 디램 코아(44)로 출력시킨다.
따라서 디램 코아(44)는 기준 카운터(43)에 의해 설정된 주소의 워드라인과 센스앰프를 상기 구동신호(BAi)에 의해 구동되어 리프레쉬 동작을 수행한다.
리프레쉬가 어느 정도 수행이 되면 다음 명령을 수행하기 위해 자동적으로 리셋이 되어야 하는데, 이것은 회로 디자이너가 리프레쉬되는 타임을 예측하여 지연을 줌으로써 일정한 시간 후에 리프레쉬 종료신호(RE)가 만들어지게 된다.
이렇게 만들어진 리프레쉬 종료신호(RE)가 디램 코아(44)에서 출력되어 RS 플립플롭(42)의 리셋 입력단(R)으로 입력된다.
그러면 상기 RS 플립플롭(42)은 리프레쉬 종료신호(RE)에 의해 리셋된다.
상기 RS 플립플롭(42)이 리셋됨에 따라 디램 코아(44)로 제공되는 구동신호(BAi)도 리셋상태가 되어 리프레쉬 동작을 수행시키지 못하게 된다.
즉, 자동 리프레쉬 수행은 시스템에서 명령을 주게되고, 리셋 명령은 셋트 명령 후 일정시간 후 수행이 된다.
결국 상기 RS 플립플롭(42)은 도 5에서와 같이 노아게이트(NR1)(NR2)와 인버터(I)로 구성되고, 상기 RS 플립플롭(42)이 셋트 상태의 구동신호(BAi)를 출력하기 위해서는 셋트 입력단(S)으로는 하이신호가, 리셋 입력단(R)으로는 로우신호가 입력되면 되고, 리셋상태의 구동신호(BAi)를 출력하기 위해서는 셋트 입력단(S)으로는 로우신호가, 리셋 입력단(R)으로는 하이신호가 입력되면 된다.
이상에서와 같이 자동 리프레쉬를 수행하기 위한 방법은 두 가지가 있는데, 첫 번째 경우는, 도 1에 도시한 바와같이, tREF 구간동안 시스템에서 메모리로 연속적인 자동 리프레쉬 명령을 8k번 주는 버스트형 자동 리프레쉬(burst Auto Refresh) 방식으로, 한 번에 8k번의 리프레쉬를 수행함으로써 나머지 구간동안의 정상적인 리드/라이트 명령을 수행하는 것이다.
그리고 두 번째 경우는, 도 2에서와 같이, 특정 구간마다(tREF/8k) 리프레쉬 수행을 하는데 시스템에서 주기적으로 8k번의 명령을 수행하는 가장 보편화된 방법으로, 분배형 자동 리프레쉬(distribute Auto Refresh) 방식이다.
도 1과 도 2에서, 리프레쉬 방식에 의한 형태를 tREF(메모리의 기본 셀이 리프레쉬 하지 않았을 때 데이터를 유지시킬 수 있는 최대시간)라는 시간을 기준으로 보았을 때, 메모리 컨트롤러가 명령을 내리는 횟수와 시간을 나타낸다.
리프레쉬(Refresh)는 셀의 게이트에 연결된 워드라인을 활성화 시킴으로 인해서 수행되는데, 8k의 워드라인 개수를 가진 칩이 리프레쉬를 8k번(8*1024) 수행하면 8k 리프레쉬 제품이라고 한다.
맨 먼저 수행된 1번째 워드라인에 달린 셀들은 8k번 후에 다시 자기 차례가 되어 리프레쉬 명령을 받게 된다.
분배형 자동 리프레쉬 방식에서, 한 번의 명령을 수행하기 위해서 시스템 사이클 기준으로 나타낸 것이 도 3인데, 시스템 사이클 기준을 살펴보면 먼저 명령 수행전 3사이클에선 활성화된 모든 워드라인을 리셋해야 하고(tRP), 수행 후 tRC가 경과하기 전까지는 어떤 명령도 들어올 수 없다.
그러나, 상기에서와 같은 종래기술에서, 분배형 및 버스트형 자동 리프레쉬 방식의 경우 매 동작시 자동 리프레쉬 명령을 칩셋(chipset)으로 전달해야 하는데, 가령 8k 리프레쉬 동작시는 8k번이 되어야 하는데 버스트형의 경우 16K 리프레쉬 이상이 된다면, 매 주기마다 도 3에서와 같은 시퀀스를 수행하게 되어 실제로 리드/라이트를 할 수 있는 범위가 좁아지게 되는 문제점이 있다.
따라서 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 1번의 외부 시스템 명령으로 원하는 수 만큼의 리프레쉬를 자동적으로 수행한 후 마치도록 함으로써 시스템 능률을 향상시키도록 한 메모리의 자동 리프레쉬 회로를 제공함에 있다.
본 발명의 다른 목적은 매번 명령을 주어야 하는 번거로움을 없앨 수 있도록 한 메모리의 자동 리프레쉬 회로를 제공함에 있다.
본 발명의 또 다른 목적은 원하는 스펙(tRC=tRAS+tRP)를 자유롭게 조절할 수 있어서 융통성이 있도록 한 메모리의 자동 리프레쉬 회로를 제공함에 있다.
도 1은 종래 버스트(Burst)형 자동 리프레쉬 방식의 타이밍도.
도 2는 종래 분배형 자동 리프레쉬 방식의 타이밍도.
도 3은 종래 pc 100 제품의 자동 리프레쉬를 위한 시스템 사이클 파형도.
도 4는 종래 메모리의 자동 리프레쉬 회로에 대한 블록 구성도.
도 5는 도 4에서, RS 플립플롭의 상세 및 RS 래치 도표.
도 6은 본 발명 버스트형 자동 리프레쉬 방식의 타이밍도.
도 7은 본 발명 분배형 자동 리프레쉬 방식의 타이밍도.
도 8은 본 발명 메모리의 자동 리프레쉬 회로에 대한 블록 구성도.
도 9는 도 8을 수행하기 위한 각 부의 신호 타이밍도.
도 10은 도 8에서, 리프레쉬 활성화신호 발생부의 상세도.
도 11은 도 10을 수행하기 위한 각 부의 입출력 타이밍도.
도 12는 도 8에서, 시간 조절부의 상세도.
도 13는 도 12를 수행하기 위한 각 부의 입출력 타이밍도.
*** 도면의 주요부분에 대한 부호의 설명 ***
81 : 상태 판단부 82 : RS 플립플롭
83 : 기준 카운터 84 : 디램 코아
85 : N_버스트 카운터 86 : 리프레쉬 활성화신호 발생부
87 : 지연부 88 : 인버터
89 : 낸드게이트 90 : 시간 조절부
91 : 오아게이트
상기 목적을 달성하기 위한 본 발명은 외부 시스템으로 부터 명령 셋 입력시 입력 명령이 자동 리프레쉬이면 AREF 신호를 출력시키는 상태 판단부와, 상기 상태 판단부에서 AREF신호 입력시 내부의 리프레쉬신호로 변경시켜 출력시키는 오아게이트와, 상기에서 출력되는 리프레쉬신호 입력시 워드라인과 센스앰프를 구동시키기 위한 구동신호를 출력시키는 RS 플립플롭과, 상기 오아게이트에서 출력되는 리프레쉬신호 입력시 저장되어 있는 워드라인의 주소를 1개 증가 또는 감소시키고, 그 주소를 알려주기 위한 신호를 출력시키는 기준 카운터와, 상기 기준 카운터에서 출력되는 주소신호에 대한 주소의 워드라인과 센스앰프를 상기 RS 플립플롭의 구동신호에 의해 구동시켜 리프레쉬 동작을 수행하는 디램 코아와, 상기 RS플립플롭에서 출력되는 리프레쉬신호를 클럭에 동기시켜 원하는 시간만큼 지연시킨 리프레쉬 활성화신호를 생성하여 발생시키는 리프레쉬 활성화신호 발생부와, 상기에서 발생시킨 리프레쉬 활성화신호 입력시 카운트값을 1증가시키다가 원하는 값이 되면 리프레쉬 수행완료신호를 출력시키는 N_버스트 카운터와, 상기 카운터에서 출력되는 신호를 반전시켜 출력하는 인버터와, 상기 발생부에서 출력되는 리프레쉬 활성화신호를 tPUL시간만큼 지연시키는 지연기와, 상기 리프레쉬 활성화신호와 상기 지연기의 출력신호 및 인버터의 출력신호를 앤드링하는 앤드게이트와, 상기에서 출력되는 신호를 일정시간 지연시켜 tRP시간을 조절하여 상기 오아게이트의 다른 입력단으로 출력시키는 시간 조절부로 구성된 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 상세히 살펴보면 다음과 같다.
도 8은 본 발명 메모리의 자동 리프레쉬 회로에 대한 블록 구성도로서, 이에 도시한 바와같이, 외부 시스템으로 부터 명령 셋 입력시 입력 명령이 자동 리프레쉬이면 AREF 신호를 출력시키는 상태 판단부(81)와, 상기 상태 판단부(81)에서 AREF신호 입력시 내부의 리프레쉬신호(BAREF)로 변경시켜 출력시키는 오아게이트(91)와, 상기에서 출력되는 리프레쉬신호 입력시 워드라인과 센스앰프를 구동시키기 위한 구동신호(BAi)를 출력시키는 RS 플립플롭(82)과, 상기 오아게이트(91)에서 출력되는 리프레쉬신호(BAREF) 입력시 저장되어 있는 워드라인의 주소를 1개 증가 또는 감소시키고, 그 주소를 알려주기 위한 신호를 출력시키는 기준 카운터(83)와, 상기 기준 카운터(83)에서 출력되는 주소신호에 대한 주소의 워드라인과 센스앰프를 상기 RS 플립플롭(82)의 구동신호에 의해 구동시켜 리프레쉬 동작을 수행하는 디램 코아(84)와, 상기 RS플립플롭(82)에서 출력되는 리프레쉬신호(BAREF)를 클럭에 동기시켜 원하는 시간만큼 지연시킨 리프레쉬 활성화신호(RE_RAS)를 생성하여 발생시키는 리프레쉬 활성화신호 발생부(86)와, 상기에서 발생시킨 리프레쉬 활성화신호(RE_RAS) 입력시 카운트값을 1증가시키다가 원하는 값이 되면 리프레쉬 수행완료신호(RE_BST)를 출력시키는 N_버스트 카운터(85)와, 상기 카운터(85)에서 출력되는 신호를 반전시켜 출력하는 인버터(88)와, 상기 발생부(86)에서 출력되는 리프레쉬 활성화신호(RE_RAS)를 tPUL시간만큼 지연시키는 지연기(87)와, 상기 리프레쉬 활성화신호(RE_RAS)와 상기 지연기(87)의 출력신호 및 인버터(88)의 출력신호를 앤드링하는 앤드게이트(89)와, 상기에서 출력되는 신호를 일정시간 지연시켜 tRP시간을 조절하여 상기 오아게이트(91)의 다른 입력단으로 출력시키는 시간 조절부(90)로 구성한다.
또한 상기 리프레쉬 활성화신호 발생부(86)는, 도 10에 도시한 바와같이, 셋트입력단(S)으로 BAREF신호 입력시 일정시간 만큼 지연시킨 신호를 출력시키는 RS 플립플롭(F1)과, 상기 RS 플립플롭(F1)에서 출력되는 시간을 순차적으로 출력시켜 원하는 시간만큼 지연시키는 N개의 디플립플롭(DF1-DF3)과, 상기 디플립플롭(DF3)에서 출력되는 신호를 지연시킨 후 인버터(I10)를 통해 반전시켜 출력하도록 하는 제1지연기(DLY1)와, 상기 인버터(I10)와 디플립플롭(DF3)의 출력신호를 노아링하여 리프레쉬 활성화신호(RE_RAS)를 생성하는 노아게이트(NR10)로 구성한다.
또한 시간 조절부(90)는, 도 12에 도시한 바와같이, 입력되는 활성화신호(RE_RPS)를 순차적으로 지연시키는 RS플립플롭(F2), 디플립플롭(DF3) 및 제2지연기(DLY2)와, 상기 지연기의 출력을 반전시키는 인버터(I11)와, 상기 인버터(I11)와 디플립플롭(DF3)의 출력신호를 노아링하여 재활성을 위한 펄스신호(RE_RP)를 생성하는 노아게이트(NR11)로 구성한다.
이와같이 구성된 본 발명의 동작 및 작용 효과를 상세히 설명하면 다음과 같다.
외부 시스템으로 부터 RASB, CASB, CSB, CKE 등의 외부명령 셋(Command Set)이 입력되면 상태 판단부(81)는 그 입력되는 명령이 자동 리프레쉬 명령인지 아닌지를 판단한다.
판단 결과, 명령이 자동 리프레쉬이면 도 9b에서와 같은 내부명령신호인 AREF 신호를 오아게이트(91)와 N_버스트 카운터(85)로 각각 출력시킨다.
그러면 상기 AREF신호는 상기 N_버스트 카운터(85)로 입력되어 카운트값을 초기화시킨다.
그리고 오아게이트(91)는 도 9c에서와 같은 BAREF신호를 만들어 RS 플립플롭(82)의 셋트 입력단(S)과 기준 카운터(83)로 각각 제공한다.
그러면 상기 RS 플립플롭(82)은 셋트 입력단(S)으로 입력되는 BAREF신호에 의해 셋트됨에 따라 워드라인과 센서앰프를 활성화시키기 위하여 도 9d에서와 같은 구동신호(BAi)를 디램 코아(84)로 출력시키고, 이와동시에 기준 카운터(83)는 BAREF신호 입력시 저장되어 있던 워드라인의 주소를 1개 증가 또는 감소시키고, 그 증가 또는 감소된 주소를 알려주기 위한 도 9e에서와 같은 신호(AFXi)를 상기 디램 코아(84)로 출력시킨다.
이에따라 상기 디램 코아(84)는 RS 플립플롭(82)의 신호(BAi)와 기준 카운터(83)의 신호(AFXi)에 의해 워드라인을 활성화시키고, 센스앰프를 구동시켜 리프레쉬 동작을 수행하게 된다.
이때 상기 오아게이트(91)에서 출력되는 BAREF신호를 입력받은 리프레쉬 활성화신호 발생부(86)는 클럭(CLK)에 동기를 받아 원하는 개수 만큼의 플립플롭과 지연기를 거쳐 펄스로된 리프레쉬 활성화신호(RE_RAS)를 도 9f에서와 같이 만든다.
상기 리프레쉬 활성화신호 발생부(86)에서 만들어진 리프레쉬 활성화신호(RE_RAS)가 활성화되면서 이 신호는 RS 플립플롭(82)의 리셋 입력단(R)으로 입력되어 상기 RS 플립플롭(82)을 리셋시킨다.
상기 RS 플립플롭(82)이 리셋됨에 따라 BAi신호는 비활성화 시키면서 디램 코아(84)의 리프레쉬 동작을 완료시킨다.
도 10에 도시한, 상기 리프레쉬 활성화신호 발생부(86)는 도 11b에 도시한 바와같은 BAREF신호를 RS 플립플롭(F1)의 셋트 입력단(S)으로 제공하면, 상기 RS플립플롭(F1)은 그에따른 펄스를 디플립플롭(DF1-DF3)으로 제공한다.
그러면 상기 디플립플롭(DF1-DF3)은 도 11a에서와 같은 클럭(ACLK)에 동기되어 입력펄스를 순차적으로 도 11c만큼 지연시켜 제1지연기(DLY1)와 노아게이트(NR10)으로 각각 공급한다.
상기 제1지연기(DLY1)로 입력된 신호는 일정시간 지연되고 다시 인버터(I10)를 거쳐 반전된 신호를 상기 노아게이트(NR10)의 다른 입력단으로 공급한다.
그러면 상기 노아게이트(NR10)는 도 11d에서와 같은 리프레쉬 활성화신호(RE_RAS)를 생성하여 출력시킨다.
또한 상기 리프레쉬 활성화신호 발생부(86)의 리프레쉬 활성화신호(RE_RAS)는 N_버스트 카운터(85)로 입력되면, 상기 N_버스트 카운터(85)는 카운트 숫자를 1번 증가시킨다.
아울러 상기 앤드게이트(89)의 다른 입력단으로는 상기 리프레쉬 활성화신호 발생부(86)에서 출력되는 리프레쉬 활성화신호(RE_RAS)와 이 신호를 tPUL 시간만큼 지연시킨 지연기(DLY)의 지연신호가 입력된다.
따라서 상기 앤드게이트(89)는 세 개의 입력단으로 각각 입력되는 신호를 낸드링하여 도 9g에서와 같은 활성화신호(RE_RPS)를 생성하여 시간 조절부(90)로 출력시킨다.
그러면 상기 시간 조절부(90)는 tRP 시간을 플립플롭과 지연기를 이용하여 조절하고, 그 조절된 도 9h에서와 같은 펄스신호(RE_RP)를 상기 오아게이트(91)의 다른 입력측으로 출력시킨다.
이에따라 상기 오아게이트(91)는 상기 펄스신호(RE_RP)와 상태 판단부(81)에서 출력되는 자동 리프레쉬신호(AREF)를 오아링하여 BAREF신호를 생성하여 상기 RS 플립플롭(82)과 기준 카운터(83)로 각각 출력시킨다.
그러면 상기 RS 플립플롭(82)과 기준 카운터(83)는 앞에서 설명한 바와같은 동작을 반복한다.
도 12에 도시한 바와같은 상기 시간 조절부(90)로 도 13b에서와 같은 활성화신호(RE_RPS)가 입력되면 RS 플립플롭(F2)과 디플립플롭(DF3)은 도 13a에서와 같은 클럭(ACLK)에 동기되어 도 13c에서와 같은 시간만큼 지연시킨 신호를 제공하면, 지연기(DLY2)와 인버터(I11)에 의해 도 13d에서와 같은 펄스신호(RE_RP)를 생성하여 출력시킨다.
이 루프가 끊어지게 하기 위해서는 리프레쉬 수행완료신호(RE_BST)를 활성화시키야 한다.
상기 리프레쉬 수행완료신호(RE_BST)는 N_버스트 카운터(85)의 숫자로서 결정되는데, 가령 8번의 리프레쉬를 원하면 3개의 카운터를 만들고, 8k개의 리프레쉬를 원하면 13개의 카운터를 만든다.
그런다음 8번의 리프레쉬를 원한다면 8번째의 리프레쉬 활성화신호(RE_RAS)가 활성화될 때, N_버스트 카운터(85)에서 하이상태의 리프레쉬 수행완료신호(RE_BST)를 출력시킨다.
그러면 그 신호는 인버터(88)를 거쳐 로우상태로 반전되어 앤드게이트(89)로 입력되어 더 이상의 활성화신호(RE_RPS)를 발생하지 못하도록 억제한다.
이것이 수행되기 위해서는 지연기(87)의 tPUL시간이 N_버스트 카운터(85)의 지연시간보다 길어야 한다.
지금까지 설명한 바와같이, 외부 시스템에서 한 번의 자동 리프레쉬 명령을 내리면 상기에서와 같은 동작을 반복한다.
다시말하면 도 6에서와 같이 한 번의 명령으로 나머지 8k-1번을 내부적으로 동작할 수 있고, 도 7에서와 같이 한 번의 명령으로 7번의 내부동작을 수행하고 (tREF/8k)*8 후에 다시 한 번의 명령으로 7번의 내부 리프레쉬 동작을 수행할 수 있다.
따라서, 본 발명은 1번의 외부 시스템의 명령으로 원하는 수 만큼의 리프레쉬 동작을 자동적으로 수행한 후 마치도록 함으로써, 매번 명령을 주어야 하는 번거로움을 없애고, 전체 시스템 능률을 향상시키도록 한 효과가 있다.

Claims (3)

  1. 외부 시스템으로 부터 명령 셋 입력시 입력 명령이 자동 리프레쉬이면 AREF 신호를 출력시키는 상태 판단부(81)와, 상기 상태 판단부(81)에서 AREF신호 입력시 내부의 리프레쉬신호(BAREF)로 변경시켜 출력시키는 오아게이트(91)와, 상기에서 출력되는 리프레쉬신호 입력시 워드라인과 센스앰프를 구동시키기 위한 구동신호(BAi)를 출력시키는 RS 플립플롭(82)과, 상기 오아게이트(91)에서 출력되는 리프레쉬신호(BAREF) 입력시 저장되어 있는 워드라인의 주소를 1개 증가 또는 감소시키고, 그 주소를 알려주기 위한 신호를 출력시키는 기준 카운터(83)와, 상기 기준 카운터(83)에서 출력되는 주소신호에 대한 주소의 워드라인과 센스앰프를 상기 RS 플립플롭(82)의 구동신호에 의해 구동시켜 리프레쉬 동작을 수행하는 디램 코아(84)와, 상기 RS플립플롭(82)에서 출력되는 리프레쉬신호(BAREF)를 클럭에 동기시켜 원하는 시간만큼 지연시킨 리프레쉬 활성화신호(RE_RAS)를 생성하여 발생시키는 리프레쉬 활성화신호 발생부(86)와, 상기에서 발생시킨 리프레쉬 활성화신호(RE_RAS) 입력시 카운트값을 1증가시키다가 원하는 값이 되면 리프레쉬 수행완료신호(RE_BST)를 출력시키는 N_버스트 카운터(85)와, 상기 카운터(85)에서 출력되는 신호를 반전시켜 출력하는 인버터(88)와, 상기 발생부(86)에서 출력되는 리프레쉬 활성화신호(RE_RAS)를 tPUL시간만큼 지연시키는 지연기(87)와, 상기 리프레쉬 활성화신호(RE_RAS)와 상기 지연기(87)의 출력신호 및 인버터(88)의 출력신호를 앤드링하는 앤드게이트(89)와, 상기에서 출력되는 신호를 일정시간 지연시켜 tRP시간을 조절하여 상기 오아게이트(91)의 다른 입력단으로 출력시키는 시간 조절부(90)로 구성된 것을 특징으로 하는 메모리의 자동 리프레쉬 회로.
  2. 제1항에 있어서, 리프레쉬 활성화신호 발생부(86)는 플립플롭과 지연기를 이용하여 리프레쉬 활성화신호(RE_RAS)를 생성하도록 한 것을 특징으로 하는 메모리의 자동 리프레쉬 회로.
  3. 제1항에 있어서, 시간 조절부(90)는 플립플롭과 지연기를 이용하여 tRP시간을 조절하도록 한 것을 특징으로 하는 메모리의 자동 리프레쉬 회로.
KR1019980063535A 1998-12-31 1998-12-31 메모리의 자동 리프레쉬 회로_ KR100557975B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980063535A KR100557975B1 (ko) 1998-12-31 1998-12-31 메모리의 자동 리프레쉬 회로_

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980063535A KR100557975B1 (ko) 1998-12-31 1998-12-31 메모리의 자동 리프레쉬 회로_

Publications (2)

Publication Number Publication Date
KR20000046808A true KR20000046808A (ko) 2000-07-25
KR100557975B1 KR100557975B1 (ko) 2006-05-17

Family

ID=19570105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980063535A KR100557975B1 (ko) 1998-12-31 1998-12-31 메모리의 자동 리프레쉬 회로_

Country Status (1)

Country Link
KR (1) KR100557975B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477838B1 (ko) * 2002-05-02 2005-03-23 주식회사 하이닉스반도체 반도체 메모리 소자
KR100640577B1 (ko) * 2001-03-20 2006-10-31 삼성전자주식회사 반도체 메모리 장치의 리후레쉬 제어회로
KR100802074B1 (ko) * 2006-09-08 2008-02-12 주식회사 하이닉스반도체 리프레쉬명령 생성회로를 포함하는 메모리장치 및리프레쉬명령 생성방법.
KR100849063B1 (ko) * 2002-06-28 2008-07-30 주식회사 하이닉스반도체 자동 리프레쉬 로우 사이클 시간에 뱅크 액티브 신호를최적화하는 회로 및 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014089B1 (ko) * 1993-11-08 1995-11-21 현대전자산업주식회사 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
JP3220586B2 (ja) * 1993-12-28 2001-10-22 富士通株式会社 半導体記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640577B1 (ko) * 2001-03-20 2006-10-31 삼성전자주식회사 반도체 메모리 장치의 리후레쉬 제어회로
KR100477838B1 (ko) * 2002-05-02 2005-03-23 주식회사 하이닉스반도체 반도체 메모리 소자
KR100849063B1 (ko) * 2002-06-28 2008-07-30 주식회사 하이닉스반도체 자동 리프레쉬 로우 사이클 시간에 뱅크 액티브 신호를최적화하는 회로 및 방법
KR100802074B1 (ko) * 2006-09-08 2008-02-12 주식회사 하이닉스반도체 리프레쉬명령 생성회로를 포함하는 메모리장치 및리프레쉬명령 생성방법.
US7668032B2 (en) 2006-09-08 2010-02-23 Hynix Semiconductor, Inc. Refresh operation of memory device

Also Published As

Publication number Publication date
KR100557975B1 (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
US7778099B2 (en) Semiconductor memory, memory system, and memory access control method
KR0184914B1 (ko) 동기형 반도체 기억장치
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
JP2843481B2 (ja) リフレッシュアドレステスト回路を備えた半導体メモリ装置
KR100377840B1 (ko) 반도체 기억 장치
KR100330072B1 (ko) 반도체 메모리 장치
KR100211609B1 (ko) 이중에지 클록을 사용한 집적회로 소자 검사방법
US20020001894A1 (en) Semiconductor memory device for reducing power consumption during refresh
JP5115090B2 (ja) 半導体メモリ、半導体メモリのテスト方法およびシステム
US5790468A (en) Refresh counter for synchronous dynamic random access memory and method of testing the same
US20060209610A1 (en) Semiconductor memory and method for analyzing failure of semiconductor memory
KR100557975B1 (ko) 메모리의 자동 리프레쉬 회로_
KR20070036598A (ko) 프리차지 제어 장치
KR20070036602A (ko) 리프레쉬 제어 장치
KR100529036B1 (ko) 셀프 리프레시 전류를 줄인 반도체 메모리 소자
KR20060135227A (ko) 메모리 장치의 커맨드 버퍼 제어 방법
US6944082B2 (en) Semiconductor memory device and electronic device for activation control of word lines in a semiconductor memory device
GB2311883A (en) A column address strobe signal generator for a synchronous DRAM
KR20070041956A (ko) 반도체 메모리 장치
KR100286346B1 (ko) 에스디램의 리프레쉬 회로
US11217325B1 (en) Apparatuses and methods for providing internal double data rate operation from external single data rate signals
KR19980040799A (ko) 반도체 메모리 장치의 자동 프리차아지 신호 발생회로
KR100480553B1 (ko) 디램장치의리프레쉬제어방법
US5663912A (en) Semiconductor memory device
KR100449638B1 (ko) 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee