KR20000043916A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20000043916A
KR20000043916A KR1019980060354A KR19980060354A KR20000043916A KR 20000043916 A KR20000043916 A KR 20000043916A KR 1019980060354 A KR1019980060354 A KR 1019980060354A KR 19980060354 A KR19980060354 A KR 19980060354A KR 20000043916 A KR20000043916 A KR 20000043916A
Authority
KR
South Korea
Prior art keywords
layer
metal
vapor deposition
chemical vapor
silicon
Prior art date
Application number
KR1019980060354A
Other languages
English (en)
Other versions
KR100560289B1 (ko
Inventor
김수진
김상범
김우현
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980060354A priority Critical patent/KR100560289B1/ko
Publication of KR20000043916A publication Critical patent/KR20000043916A/ko
Application granted granted Critical
Publication of KR100560289B1 publication Critical patent/KR100560289B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 접착층(adhesion layer)으로 타이타늄(Ti)층을 형성하고, 금속 이온 확산 방지층으로 타이타늄나이트라이드(TiN)층을 형성하고, 타이타늄층과 타이타늄나이트라이드층 사이에 실리콘(Si)층을 형성하여, Ti/Si/TiN으로 된 장벽 금속층(barrier metal layer)을 형성하므로, 실리콘 기판과 접촉되는 콘택홀 저면에 열처리 공정으로 타이타늄실리사이드(TiSi2)층을 형성할 때, 타이타늄층의 Ti 이온이 하부층인 실리콘 기판의 Si 이온뿐만 아니라 상부층인 실리콘층의 Si 이온과도 반응하여 콘택홀 저면을 포함한 콘택홀 전체면에 타이타늄실리사이드층이 형성되므로 인해 콘택홀 저면에서는 균일한 두께 및 농도를 갖는 타이타늄실리사이드층을 형성할 수 있고, 콘택홀 내측면에도 타이타늄실리사이드층이 형성되어, 콘택 저항을 더욱 개선시키면서 보다 더 신뢰성 있는 금속 배선 공정을 확립할 수 있는 반도체 소자의 금속 배선 형성 방법에 관하여 기술된다.

Description

반도체 소자의 금속 배선 형성 방법
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 장벽 금속층(barrier metal layer)을 형성한 후, 열처리로 금속-실리사이드층(metal-silicide layer)을 형성할 때, 콘택홀 저면에서는 균일한 두께 및 농도를 갖는 금속-실리사이드층이 형성되고, 콘택홀 내측면에도 금속-실리사이드층이 형성되도록 하여, 콘택 저항을 더욱 개선시키면서 보다 더 신뢰성 있는 금속 배선 공정을 확립할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 금속 배선에서 장벽 금속층은 타이타늄(Ti)과 타이타늄나이트라이드(TiN)의 이중층(double layer)으로 구성된다. 타이타늄층은 금속 배선의 주 재료인 텅스텐(W)이나 알루미늄(Al)이 하부층과 잘 접착되도록 하는 접착층 역할을 하면서, 실리콘 기판과 반응하여 타이타늄실리사이드층(TiSi2layer)을 형성하므로 콘택 저항을 낮추어 주는 역할을 한다. 타이타늄나이트라이드층은 금속 배선의 주 재료인 텅스텐(W)이나 알루미늄(Al)이 실리콘 기판과 직접 반응하는 것을 차단하는 금속 이온 확산 방지층 역할을 하면서, 금속층 증착시 시드층(seed layer) 역할을 한다.
타이타늄층은 시준(collimated)법, 물리기상증착(PVD)법, 이온화 금속 물리기상증착(Ionized Metal PVD; IMP)법 또는 화학기상증착(CVD)법 등을 적용하여 30 내지 300Å의 두께로 증착하여 형성한다. 타이타늄나이트라이드층은 화학기상증착법으로 100 내지 300Å의 두께로 증착하여 형성된다. 랜딩 플러그 폴리(landing plug poly)인 실리콘 기판의 접합부 위에 타이타늄층과 타이타늄나이트라이드층을 증착한 후에 금속 장벽층의 급속 열처리(RTP)와 후속 공정중의 열공정에 의해 타이타늄층의 Ti 이온이 실리콘 접합부의 Si 이온과 반응하여 타이타늄실리사이드층이 형성된다. 타이타늄층은 그 두께 및 후속 열 공정에 따라 완전히 반응할 수도 있고 약간의 미반응 타이타늄층이 남을 수도 있다.
상기에서, 반응되는 타이타늄층의 Ti 이온은 아래 방향으로만 확산하므로 타이타늄실리사이드층의 응집 현상이 발생되어 콘택 저항의 증가 요인이 되며, 이로 인하여 소자의 신뢰성 있는 금속 배선 공정을 확립할 수 없는 문제가 있다.
따라서, 본 발명은 장벽 금속층을 형성한 후, 열처리로 금속-실리사이드층을 형성할 때, 콘택홀 저면에서는 균일한 두께 및 농도를 갖는 금속-실리사이드층이 형성되고, 콘택홀 내측면에도 금속-실리사이드층이 형성되도록 하여, 콘택 저항을 더욱 개선시키면서 보다 더 신뢰성 있는 금속 배선 공정을 확립할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 금속 배선 형성 방법은 콘택홀을 갖는 층간 절연막이 형성된 실리콘 기판이 제공되는 단계; 콘택홀을 포함한 층간 절연막 상에 실리콘층을 포함하는 장벽 금속층을 형성하는 단계; 및 상기 장벽 금속층을 열처리하여 금속-실리사이드층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 실리콘 기판 2: 접합부
3: 층간 절연막 4: 콘택홀
5: 장벽 금속층 5A: 접착층
5B: 실리콘층 5C: 확산 방지층
5AB: 금속-실리사이드층 6: 금속 배선
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 접합부(2)가 형성된 실리콘 기판(1) 상에 층간 절연막(3)을 형성하고, 층간 절연막(3)의 일부분을 식각 하여 접합부(2)가 노출되는 콘택홀(4)을 형성한다. 콘택홀(4)을 포함한 층간 절연막(3) 상에 접착층(5A), 실리콘층(5B) 및 확산 방지층(5C)을 순차적으로 형성하여 실리콘층(5B)이 포함된 장벽 금속층(5)을 형성한다.
상기에서, 접착층(5A)은 물리기상증착(PVD)법, 화학기상증착(CVD)법 또는 이온화 금속 물리기상증착(Ionized Metal PVD; IMP)법 적용하여 10 내지 500Å의 두께로 증착하여 형성한다. 이온화 금속 물리기상증착 공정은 DC 전력 0.5 내지 15kW, RF 코일 전력 0.5 내지 5kW, AC 바이어스 0 내지 500W, 챔버내 압력 10 내지 40mTorr의 증착 조건으로 실시한다. 이온화 금속 물리기상증착 공정시 챔버 내부 구조를 변형하여 RF 코일을 챔버 내부의 가장자리로 이동시켜 스퍼터링 박막의 균일성을 개선시킬 수 있다. 접착층(5A)으로 사용되는 물질은 주로 타이타늄(Ti)이 널리 적용되나, 타이타늄나이트라이드(TiN), 텅스텐(W), 알루미늄(Al), 구리(Cu), 백금(Pt), 금(Au) 등으로 형성할 수도 있다. 확산 방지층(5C)은 주로 타이타늄나이트라이드가 널리 적용되며, 화학기상증착법으로 100 내지 500Å의 두께로 증착하여 형성된다. 실리콘층(5B)은 저압화학기상증착(LPCVD)법, 전자빔 증착법, 금속-유기 화학기상증착(MOCVD)법, 분자빔 에피텍시(Molecular Beam Epitaxy)법, 레이저 화학기상증착(Laser CVD)법 등의 방법으로 10 내지 500Å의 두께로 증착하여 형성된다.
한편, 상기에서는 장벽 금속층(5)은 접착층(5A)과 확산 방지층(5C) 사이에 실리콘층(5B)이 포함된 적층 구조를 적용하였으나, 장벽 금속층(5)을 단층으로 할 경우 실리콘층(5B)은 이러한 장벽 금속층(5)의 상부에 형성되며, 이때 장벽 금속층(5)은 전술한 바와 같은 접착층(5A) 증착 방법을 적용하여 타이타늄(Ti), 타이타늄나이트라이드(TiN), 텅스텐(W), 알루미늄(Al), 구리(Cu), 백금(Pt), 금(Au) 등으로 10 내지 500Å의 두께로 증착하여 형성할 수 있다.
도 1b를 참조하면, 장벽 금속층(5)을 열처리하여 금속-실리사이드층(5AB)을 형성한다.
상기에서, 금속-실리사이드층(5AB)은 접착층(5A)의 금속 이온이 하부층인 실리콘 기판(1)의 접합부(2)에 존재하는 Si 이온뿐만 아니라 상부층인 실리콘층(5B)의 Si 이온과도 반응하여 콘택홀 저면을 포함한 콘택홀 전체면에 형성된다. 이와 같이 접착층(5A)의 금속 이온이 상부 및 하부 양쪽으로 확산되면서 반응이 이루어지기 때문에 기존처럼 한쪽 방향으로만 확산될 때보다 금속-실리사이드층(5AB)의 응집 현상이 억제되어 콘택홀 저면에서는 균일한 두께 및 농도를 갖는 금속-실리사이드층이 형성되어 콘택 저항을 낮출 수 있고, 또한 콘택홀 내측면에도 금속-실리사이드층이 형성되어 금속 배선의 전체적인 저항을 감소시킬 수 있다.
도 1c를 참조하면, 금속-실리사이드층(5AB) 및 확산 방지층(5C)으로 된 장벽 금속층(5) 상에 텅스텐(W) 또는 알루미늄(Al) 등과 같은 금속층 증착 및 패터닝 공정으로 금속 배선(6)을 형성한다.
상기한 본 발명의 실시예는 금속 배선 형성 공정에 장벽 금속층을 적용하되, 콘택 저항을 낮추기 위한 실리사이드 공정을 안정하게 하기 위하여, 얇은 두께의 실리콘층을 장벽 금속층 형성 시에 도입시키므로, 장벽 금속층을 이루는 금속 이온이 상부층인 실리콘층의 실리콘 이온과도 반응하고, 하부층인 실리콘 기판의 실리콘 이온과도 반응하여 금속-실리사이드층의 응집 현상을 억제시키는 기술이다.
상술한 바와 같이, 금속 배선 형성 공정에서 콘택 저항을 낮추기 위해 장벽 금속층의 금속 이온과 실리콘 이온의 반응으로 금속-실리사이드층을 형성할 때, 금속 이온이 상부 및 하부 양쪽으로 확산되도록 하여 금속-실리사이드층이 형성되도록 하므로써, 콘택홀 저면에서는 균일한 두께 및 농도를 갖는 금속-실리사이드층을 형성할 수 있고, 콘택홀 내측면에도 금속-실리사이드층이 형성되어, 콘택 저항을 더욱 개선시키면서 보다 더 신뢰성 있는 금속 배선 공정을 확립할 수 있다.

Claims (6)

  1. 콘택홀을 갖는 층간 절연막이 형성된 실리콘 기판이 제공되는 단계;
    콘택홀을 포함한 층간 절연막 상에 실리콘층을 포함하는 장벽 금속층을 형성하는 단계; 및
    상기 장벽 금속층을 열처리하여 금속-실리사이드층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 장벽 금속층은 물리기상증착법, 화학기상증착법 및 이온화 금속 물리기상증착법 중 어느 하나의 방법으로 타이타늄, 타이타늄나이트라이드, 텅스텐, 알루미늄, 구리, 백금, 금 중 어느 하나를 10 내지 500Å의 두께로 증착한 후, 그 상부에 상기 실리콘층이 형성된 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 장벽 금속층은 하부층으로 접착층이 형성되고, 상부층으로 확산 방지층이 형성되며, 이 접착층과 확산 방지층 사이에 상기 실리콘층이 형성된 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항 내지 제 3 항중 어느 하나의 항에 있어서,
    상기 실리콘층은 저압화학기상증착법, 전자빔 증착법, 금속-유기 화학기상증착법, 분자빔 에피텍시법, 레이저 화학기상증착법 중 어느 하나의 방법으로 10 내지 500Å의 두께로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 3 항에 있어서,
    상기 접착층은 물리기상증착법, 화학기상증착법 및 이온화 금속 물리기상증착법 중 어느 하나의 방법으로 타이타늄을 10 내지 500Å의 두께로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 3 항에 있어서,
    상기 확산 방지층은 화학기상증착법으로 100 내지 500Å의 두께로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1019980060354A 1998-12-29 1998-12-29 반도체 소자의 금속 배선 형성 방법 KR100560289B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060354A KR100560289B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060354A KR100560289B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20000043916A true KR20000043916A (ko) 2000-07-15
KR100560289B1 KR100560289B1 (ko) 2006-06-14

Family

ID=19567172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060354A KR100560289B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100560289B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422906B1 (ko) * 2001-11-12 2004-03-16 아남반도체 주식회사 반도체 소자 제조 방법
KR100467494B1 (ko) * 2002-06-17 2005-01-24 동부전자 주식회사 금속배선 콘텍홀의 구리 전착막 형성방법
KR100564426B1 (ko) * 2000-12-07 2006-03-28 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100677038B1 (ko) * 2005-09-21 2007-02-01 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR102034394B1 (ko) * 2018-09-17 2019-10-18 주식회사 코윈디에스티 레이저 화학기상증착을 이용한 미세 배선 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002580A (ko) * 1994-06-29 1996-01-26 김주용 금속배선 형성 방법
KR960043117A (ko) * 1995-05-16 1996-12-23 김주용 금속배선 형성방법
KR960042961A (ko) * 1995-05-25 1996-12-21 김주용 반도체 소자의 확산방지층 형성방법
KR100197992B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 소자의 금속배선 형성방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564426B1 (ko) * 2000-12-07 2006-03-28 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100422906B1 (ko) * 2001-11-12 2004-03-16 아남반도체 주식회사 반도체 소자 제조 방법
KR100467494B1 (ko) * 2002-06-17 2005-01-24 동부전자 주식회사 금속배선 콘텍홀의 구리 전착막 형성방법
KR100677038B1 (ko) * 2005-09-21 2007-02-01 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR102034394B1 (ko) * 2018-09-17 2019-10-18 주식회사 코윈디에스티 레이저 화학기상증착을 이용한 미세 배선 형성 방법

Also Published As

Publication number Publication date
KR100560289B1 (ko) 2006-06-14

Similar Documents

Publication Publication Date Title
US5397744A (en) Aluminum metallization method
US7402512B2 (en) High aspect ratio contact structure with reduced silicon consumption
US6951786B2 (en) Method of forming a stack of refractory metal nitride over refractory metal silicide over silicon
KR100457843B1 (ko) 반도체 장치에서 콘택 형성 방법
KR100560289B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20060202283A1 (en) Metal silicide adhesion layer for contact structures
KR0158441B1 (ko) 반도체 소자 제조 방법
US5534730A (en) Conductive layer connection structure of a semiconductor device and a method of manufacturing thereof
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR100402428B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP4084201B2 (ja) アルミニウム金属配線形成方法
KR20040019170A (ko) 알루미늄 콘택의 형성 방법
KR100430687B1 (ko) 반도체소자의금속배선형성방법
US7524749B2 (en) Metallization method of semiconductor device
KR0124489B1 (ko) 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법
KR100256238B1 (ko) 반도체 소자의 금속배선 형성방법
KR100355605B1 (ko) 반도체소자의 콘택전극의 배리어메탈 제조방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR100521051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0156126B1 (ko) 반도체장치의 콘택형성방법
KR100358058B1 (ko) 반도체 소자의 베리어 메탈층 형성방법
KR100459235B1 (ko) 반도체소자에서금속배선의장벽금속층형성방법
KR100257153B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100457409B1 (ko) 반도체소자의금속배선형성방법
KR100593138B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee