KR20000043202A - 반도체소자의 콘택 형성방법 - Google Patents

반도체소자의 콘택 형성방법 Download PDF

Info

Publication number
KR20000043202A
KR20000043202A KR1019980059552A KR19980059552A KR20000043202A KR 20000043202 A KR20000043202 A KR 20000043202A KR 1019980059552 A KR1019980059552 A KR 1019980059552A KR 19980059552 A KR19980059552 A KR 19980059552A KR 20000043202 A KR20000043202 A KR 20000043202A
Authority
KR
South Korea
Prior art keywords
pillar
forming
etching
film
polysilicon
Prior art date
Application number
KR1019980059552A
Other languages
English (en)
Inventor
김정호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980059552A priority Critical patent/KR20000043202A/ko
Publication of KR20000043202A publication Critical patent/KR20000043202A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Abstract

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 워드라인 및 활성영역을 포함한 전체표면상부에 식각장벽층을 형성하고, 상기 활성영역 상부에 기둥형상의 폴리실리콘을 형성한 다음, 상기 폴리실리콘 하부의 식각장벽층 만을 남기고 후속공정으로 상기 폴리실리콘을 노출시키는 콘택홀을 형성함으로써 식각공정시 반도체기판의 활성영역의 손상을 방지하고 콘택공정의 정렬마진을 향상시켜 반도체소자의 수율 및 생산성을 향상시키고 그에 따른 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 콘택 형성방법
본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 특히 콘택공정시 반도체기판이 손상되는 현상과 고집적화된 반도체소자의 콘택 마진 부족의 문제를 해결함으로써 반도체소자의 고집적화를 가능하게 하는 기술에 관한 것이다.
0.25um 이하의 디자인룰 ( DESIGN RULE ) 을 갖는 반도체 소자의 제조에 있어서 워드라인 ( WORD LINE ) 과 비트라인 등의 라인패턴은 노광장비의 한계에 따라 그 형성이 결정된다.
그러나 비트라인 콘택 홀 ( bit line contact hole ) 과 스토리지 노드 콘택 홀 ( storage node contact hole ) 등은 노광장비와 정렬불량 한계와 리솔루션 ( resolusion ) 한계등으로 인하여 서로 다른 배선간에 단락문제를 다이렉트 ( direct ) 콘택 홀 형성방법이나 콘택 홀 형성후 사이드 웰 스패이서 ( side wall space ) 산화막을 사용하는 콘택트 홀 형성방법으로는 해결하기 불가능하다.
따라서 0.25um 이하의 디자인룰을 갖는 반도체 소자의 제조에 있어서 콘택 홀 형성방법은 소자의 크기나 일드를 결정하는 중요한 문제가 되었다.
이러한 콘택 홀 형성방법으로 산화막 식각 시 배선간 단락을 방지하는데 사용되는 식각 장벽물질에 따라 폴리 색 ( poly SAC ) 과 나이트라이드 색 ( nitride SAC ) 으로 나눌 수 있다.
상기 폴리 색의 경우 폴리막이 산화막 식각 시 산화막과 다른식각 구조를 갖기 때문에 산화막에 대하여 매우 높은 각각 선택비(50이상)을 용이하게 확보할 수 있는 장점이 있으나 폴리 색의 구조에 따라 다음과 같은 문제점을 내포하고 있어 0.18um 이하의 디자인 룰을 갖는 소자의 제조에는 그 사용이 불가능하다.
폴리 색은 구조에 따라 콘택 홀 형성부위에만 패드를 형성하여 색 구조를 갖도록 하는 패드 폴리 색 ( pad poly SAC ) 과 폴리를 전면 증착하여 산화막 식각 시 식각장벽막으로 사용하는 폴리 배리어 색 ( poly barrier SAC ) 이 있다.
상기 패드 폴리 색의 경우 디자인 룰이 작아지면 리소그래피 ( LITHOGRAPHY ) 공정에서 정렬 불량이 발생할 때 첫째, 콘택 패드 역할을 하기에 충분한 크기의 패드 형성이 어렵고 둘째, 패드 폴리 식각 시 콘택 홀 부위의 실리콘 기판 ( SI-SUB ) 액티브지역에 손상방지를 위해 패드가 기판의 활성영역 모두를 덮도록 충분히 크게 형성하는 것이 디자인 룰에 벗어나게 되어 그 사용이 불가능해지는 문제점이 있다.
그리고 상기 폴리 배리어 색은 위와 같은 문제점은 없으나 콘택 홀 형성후 폴리 배리어에 의한 콘택 홀간에 쇼트 문제해결이 매우 복잡하고 어려워 소자제조에 사용하지 못하고 있다.
한편, 상기 나이트라이드 색의 경우는, 위와같은 문제는 없지만 산화막과 비슷한 식각 구조를 갖고있어 산화막 식각 시, 질화막에 대한 높은 식각 선택비 확보 시, 아래와 같은 문제점이 나타난다.
산화막 식각 시 질화막에 대한 높은 식각 선택비를 확보하는 식각 기구는 다음과 같다. 즉, 산화막 식각 시 폴리머 유발가스를 사용할 때 산화막 표면에 증착된 과탄소 폴리머는 산화막 식각 시 발생하는 산소에 의하여 제거되어 식각이 계속 진행되지만, 질화막 식각 시에는 폴리머가 질화막 표면에 증착될 경우 폴리머를 제거할 수 있는 산소가 없기 때문에 질화막 표면에 증착된 폴리머가 제거되지 않고 질화막 식각을 방해하여 산화막 대 질화막의 고선택적 식각을 가능하게 한다. 그러나, 다량의 과탄소 폴리머 유발가스 사용은 좁은공정 윈도우 문제와 이로 인한 공정의 재현성 문제, 식각 단면의 경사문제로 인한 콘택 홀 면적확보 문제 등을 야기하며 소자 제조 시 어려움을 초래하고 있다.
상기한 바와같이 종래기술에 따른 반도체소자의 콘택 형성방법은 반도체소자의 특성, 신뢰성 및 수율을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위하여, 식각장벽층으로 반도체기판의 손상을 방지하고, 반도체기판의 활성영역에 콘택되는 필라 폴리실리콘막을 이용하여 콘택공정의 정렬마진을 향상시켜 반도체소자의 고집적화를 가능하게 하는 반도체소자의 콘택 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1e 는 본 발명의 실시예에 따른 반도체소자의 콘택 형성방법을 도시한 단면도.
〈도면의 주요주분에 대한 부호의 설명〉
11 : 워드라인 13 : 마스크절연막
15 : 절연막 스페이서 17 : 식각장벽층, Ti박막
19 : 필라 폴리실리콘막 ( pillar poly Si ), 필라 폴리
21 : 제1감광막패턴
23 : 절연산화막 25 : 제2감광막패턴
상기 목적 달성을 위해 본 발명에 따른 반도체소자의 콘택 형성방법은,
마스크절연막이 형성된 워드라인 측벽에 절연막 스페이서를 형성하는 공정과,
반도체기판의 활성영역을 포함한 전체표면상부에 식각장벽층인 Ti 박막을 형성하는 공정과,
전체표면상부에 필라 폴리실리콘막을 형성하는 공정과,
상기 필라 폴리실리콘막 상부에 제1감광막패턴을 형성하는 공정과,
상기 제1감광막패턴을 마스크로 하여 상기 필라 폴리실리콘막을 식각하여 상기 활성영역 상부에 필라 폴리실리콘막을 남기는 공정과,
상기 제1감광막패턴을 제거하고 상기 식각장벽층을 식각하는 공정과,
전체표면상부에 층간절연막을 형성하고 이를 평탄화식각하여 상기 필라 실리콘막과 같은 높이로 형성하는 공정과,
전표면 상부에 절연막을 형성하고 그 상부에 콘택마스크를 이용한 노광 및 현상공정으로 제2감광막패턴을 형성하는 공정을 포함하는 것과,
상기 식각장벽층은 200 - 400 Å 두께로 형성하는 것과,
상기 제1감광막패턴은 콘택홀을 형성하기 위한 감광막패턴과 상이 반대인 것과,
상기 필라 폴리실리콘막 식각공정은 식각장벽층인 Ti 박막과 높은 식각 선택비를 확보하기 위하여 SF6, CF4또는 C2F6등과 같이 F 를 함유하는 가스를 사용하여 실시하는 것과,
상기 필라 폴리실리콘막 식각공정은 단차를 갖는 부분의 필라 폴리실리콘막 잔유물이 유발되는 현상을 방지하기 위하여 HBr 등의 무거운 가스를 사용하는 실시하는 것과,
상기 필라 폴리실리콘막 식각공정은 F 를 함유한 가스의 플라스마에 N2가스나 He, Ne, Xe 등과 같은 불활성 가스를 혼합하여 비등방성 식각특성을 확보하는 것과,
상기 제1감광막패턴의 제거후 열처리하여 상기 필라 폴리실리콘막과 Ti 박막을 반응시킴으로써 계면에 살리사이드를 형성하는 것과,
상기 식각장벽층인 Ti 박막의 식각공정은 순수와의 혼합비가 100 : 1 인 BOE 용액을 이용하여 실시하는 것을 특징으로한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는,
T i를 필라 폴리 식각 시 식각장벽막으로 사용하여 감광막 형성공정에서 반드시 발생하는 정렬불량에 의한 실리콘 기판의 손상을 방지하는 기술로 패드 폴리 색의 문제를 해결할 수 있고 또한 폴리 식각 시 산화막에 대하여 매우 높은 식각선택비를 용이하게 확보하여 나이트라이드 색에서 발생되는 좁은 식각 윈도우 문제를 해결할 수 있다. 즉, 워드라인 스패서 형성후 Ti와 폴리를 증착하고 필라 마스크를 사용하여 콘택형성지역에 필라 폴리를 형성함에 있어서 필라 폴리 식각 시 실리콘기판의 활성영역 손상을 Ti 로 방지하는 기술이다.
여기서, 상기 필라 폴리 식각 시 T i에 대한 높은 식각선택비는 SF6를 사용할 경우 가능한데 SF6플라스마에서 필라 폴리는 SiF4로 활발하게 반응하여 제거되지만 Ti 는 TixFy의 베이퍼 압력 ( VAPOR PRESSURE ) 가 높아 제거 속도가 느려 폴리 대 Ti의 높은 식각 선택비를 가능하게 한다.
그리고 필라 폴리 식각 시 실리콘기판의 액티브, 활성영역 손상 방지막으로 사용된 Ti 는 콘택 홀 간 단락방지를 위하여 반드시 제거되어야 하는 물질로서 후속의 클리닝 공정으로 제거하되, 순수와의 비율이 100 : 1 인 BOE 용액과 같이 Ti 식각 속도가 낮은 습식용액 ( WET ETCHANT ) 에서 쉽게 제거할 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1e 는 본 발명의 실시예에 따른 반도체소자의 콘택 형성방법을 도시한 단면도이다.
먼저, 상측에 마스크절연막(13)이 구비된 워드라인(11)을 폴리실리콘으로 형성하고 그 측벽에 절연막 스페이서(15)를 형성한다.
그리고, 전체표면상부에 식각장벽층(17)인 Ti 박막을 200 - 400 Å 두께로 형성한다. 이때, 상기 식각장벽층(17)은 후속 콘택공정시 유발될 수 있는 기판의 손상을 방지하기 위한 것이다. (도 1a)
전체표면상부에 필라 폴리실리콘막(19)을 형성한다. 그리고, 그 상부에 제1감광막패턴(21)을 형성한다.
이때, 상기 제1감광막패턴(21)은 일종의 콘택플러그를 형성하기 위한 것으로, 일반적인 콘택플러그용 마스크, 즉 콘택플러그와는 상이 반대인 형상으로 형성한다. (도 1b)
그 다음에, 상기 제1감광막패턴(21)을 마스크로하여 상기 필라 폴리실리콘막(19)을 식각한다.
이때, 상기 필라 폴리실리콘막(19) 식각공정은 상기 식각장벽층(17)인 Ti 박막과의 식각선택비가 크도록 불소를 함유하는 가스인 SF6, CF4또는 C2F6등의 가스를 사용하여 플라즈마식각하되, 비등방성 식각특성을 가질 수 있도록 불활성가스를 혼합하여 실시한다.
그리고, 상기 필라 폴리실리콘막(19) 식각공정은 단차로 인한 잔유물의 유발을 방지하기 위하여 HBr 등과 같이 무거운 가스를 이용하여 실시할 수 있으며, 비등방성 식각특성을 가질 수 있도록 상기 무거운 가스에 불활성가스를 혼합하여 실시할 수도 있다.
그리고, 상기 제1감광막패턴(21)을 제거하고, 열처리공정을 실시하여 상기 Ti 박막(17)과 필라 폴리실리콘막(19)을 반응시킴으로써 살리사이드를 형성한다.
상기 열처리공정은 다음 공정인 Ti 제거시 습식용액을 사용하기 때문에 발생되는 필라 폴리(19) 아래 지역의 Ti 가 등방성으로 제거되어 필라폴리 리프팅되는 문제를 해결하기 위해서 반드시 필요하다.
그 다음에, 상기 식각장벽층(17)을 식각하되, 언더컷 ( under cut ) 이 유발되지않도록 순수한 물과의 혼합비가 100 : 1 인 BOE 용액을 이용하여 습식방법으로 실시한다. (도 1c)
그리고, 전체표면상부에 비.피.에스.지. ( Boro Phospho Silicate Glass, 이하에서 BPSG 라 함 ) 산화막이나 고밀도 플라즈마 화학가상증착 ( high dencity plasma chemical vapor deposition, 이하에서 HDPCVD 라 함 ) 산화막을 증착하여 워드라인(11) 사이 및 필라 폴리(19) 사이를 매립하는 층간절연막(23)을 형성한다. (도 1d)
그 다음, 상기 층간절연막(23) 상부에 절연산화막(25)을 형성하고 그 상부에 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 제2감광막패턴(27)을 형성한다. ( 도 1e)
후속공정으로 상기 필라 폴리(19)를 노출시키는 콘택홀을 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 콘택 형성방법은, 극미세 크기의 반도체 소자 콘택을 Ti 배리어 필라 폴리 색 방법으로 형성함에 있어서, 종래의 산화막을 식각하여 콘택 홀을 식각하는 방법이 아니라 폴리를 식각하여 콘택지역에 기둥을 형성하는 방법으로 전기적 배선의 콘택을 형성하는 기술로서, 폴리 식각 시 산화막에 대하여 매우 높은 식각 선택비를 용이하게 얻어지는 특성을 이용하고 또한 폴리 식각 시 감광막 마스크 공정에서 발생하는 정렬불량에 의한 Si-SUB 액티브 손상문제를 Ti 배리어를 사용하여 해결한다. 따라서 필라 폴리 식각 시 산화막에 대하여 보통 50이상의 고선택비를 확보할 수 있어 종래의 폴리 식각 장비로도 충분하기 때문에 추가의 장비투자를 절감할 수 있다. 그리고, 필라 폴리 아래막의 산화막 스패이서가 그대로 존재하기 때문에 전혀 손상을 받지 않아 다른 배선과 필라 폴리간 단락문제를 완전히 해결할 수 있다. 그리고, 마스크공정시 실리콘기판의 활성영역과 정렬불량이 발생하더라도 Ti 배리어가 존재하기 때문에 패드 폴리 색과 달리 기판 손상문제가 전혀 발생하지 않는다. 그리고 기판이 플라즈마에 노출되지 않기 때문에 플라즈마에 의한 손상이 전혀없어 전기적 콘택특성이 매우 우수함으로써 양질의 소자를 제조할 수 있고 단락이 전혀 없으므로 소자의 수율향상에도 많은 기여를 할 수 있다. 그리고 Ti 배리어 필라 폴리 색은 나이트라이드 색에 비하여 공정 재현성이 뛰어나고 넓은 공정 윈도우를 갖는 뛰어난 장점이 있어 소자 개발기간을 단축할 수 있으며, 나이트라이드 색이나 패드 폴리 색에 비하여 공정수가 적기 때문에 소자 제조시의 단가를 낮출 수 있는 효과가 있다.

Claims (8)

  1. 마스크절연막이 형성된 워드라인 측벽에 절연막 스페이서를 형성하는 공정과,
    반도체기판의 활성영역을 포함한 전체표면상부에 식각장벽층인 Ti 박막을 형성하는 공정과,
    전체표면상부에 필라 폴리실리콘막을 형성하는 공정과,
    상기 필라 폴리실리콘막 상부에 제1감광막패턴을 형성하는 공정과,
    상기 제1감광막패턴을 마스크로 하여 상기 필라 폴리실리콘막을 식각하여 상기 활성영역 상부에 필라 폴리실리콘막을 남기는 공정과,
    상기 제1감광막패턴을 제거하고 상기 식각장벽층을 식각하는 공정과,
    전체표면상부에 층간절연막을 형성하고 이를 평탄화식각하여 상기 필라 실리콘막과 같은 높이로 형성하는 공정과,
    전표면 상부에 절연막을 형성하고 그 상부에 콘택마스크를 이용한 노광 및 현상공정으로 제2감광막패턴을 형성하는 공정을 포함하는 반도체소자의 콘택 형성방법.
  2. 제 1 항에 있어서,
    상기 식각장벽층은 200 - 400 Å 두께의 Ti 로 형성하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  3. 제 1 항에 있어서,
    상기 제1감광막패턴은 콘택홀을 형성하기 위한 감광막패턴과 상이 반대인 것을 특징으로하는 반도체소자의 콘택 형성방법.
  4. 제 1 항에 있어서,
    상기 필라 폴리실리콘막 식각공정은 식각장벽층인 Ti 박막과 높은 식각 선택비를 확보하기 위하여 SF6, CF4또는 C2F6등과 같이 F 를 함유하는 가스를 사용하여 실시하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  5. 제 1 항에 있어서,
    상기 필라 폴리실리콘막 식각공정은 단차를 갖는 부분의 필라 폴리실리콘막 잔유물이 유발되는 현상을 방지하기 위하여 HBr 등의 무거운 가스를 사용하여 실시하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 필라 폴리실리콘막 식각공정은 F 를 함유한 가스의 플라스마에 N2가스나 He, Ne, Xe 등과 같은 불활성 가스를 혼합하여 비등방성 식각특성을 확보하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  7. 제 1 항에 있어서,
    상기 제1감광막패턴의 제거후 열처리하여 상기 필라 폴리실리콘막과 Ti 박막을 반응시킴으로써 계면에 살리사이드를 형성하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  8. 제 1 항에 있어서,
    상기 식각장벽층인 Ti 박막의 식각공정은 순수와의 혼합비가 100 : 1 인 BOE 용액을 이용하여 실시하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
KR1019980059552A 1998-12-28 1998-12-28 반도체소자의 콘택 형성방법 KR20000043202A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980059552A KR20000043202A (ko) 1998-12-28 1998-12-28 반도체소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059552A KR20000043202A (ko) 1998-12-28 1998-12-28 반도체소자의 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20000043202A true KR20000043202A (ko) 2000-07-15

Family

ID=19566457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059552A KR20000043202A (ko) 1998-12-28 1998-12-28 반도체소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20000043202A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046702B1 (ko) * 2008-04-04 2011-07-05 주식회사 하이닉스반도체 수직게이트를 구비한 반도체장치 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046702B1 (ko) * 2008-04-04 2011-07-05 주식회사 하이닉스반도체 수직게이트를 구비한 반도체장치 제조 방법

Similar Documents

Publication Publication Date Title
KR100672780B1 (ko) 반도체 소자 및 그 제조 방법
KR0183764B1 (ko) 랜딩 패드 형성방법
KR100256057B1 (ko) 초미세 선폭의 비트라인 캡핑을 위한 반도체 소자 제조방법
KR100366634B1 (ko) 반도체 소자의 제조 방법
KR100546152B1 (ko) 반도체소자의콘택형성방법
KR100376986B1 (ko) 반도체소자의 제조방법
KR20000043202A (ko) 반도체소자의 콘택 형성방법
KR20020002680A (ko) 반도체소자의 제조방법
KR20000025686A (ko) 반도체 소자의 콘택홀 형성방법
KR100701425B1 (ko) 반도체소자 제조 방법
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
KR100250741B1 (ko) 반도체 소자의 제조 방법
KR20040045111A (ko) 나노 비아 형성방법 및 이를 이용한 금속배선 제조방법
KR100431746B1 (ko) 펀치 발생을 억제할 수 있는 반도체소자 제조방법
KR100310172B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR20010005123A (ko) 반도체 메모리 소자의 비트라인 콘택홀 형성 방법
KR20030002051A (ko) 콘택홀 형성 방법
KR20020046778A (ko) 반도체 소자의 콘택홀 형성방법
KR19990026458A (ko) 자기 정렬 컨택 방법
KR20000043212A (ko) 금속 게이트전극 형성방법
KR20030058636A (ko) 반도체소자의 형성방법
KR20060002182A (ko) 반도체소자의 형성방법
KR20010063856A (ko) 반도체소자의 제조방법
KR20020001999A (ko) 반도체소자의 캐패시터 형성방법
KR20050067468A (ko) 보이드로 인한 전기적 단락을 방지할 수 있는 반도체소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination