KR20000042478A - 셀 누설전류 감지장치 - Google Patents

셀 누설전류 감지장치 Download PDF

Info

Publication number
KR20000042478A
KR20000042478A KR1019980058645A KR19980058645A KR20000042478A KR 20000042478 A KR20000042478 A KR 20000042478A KR 1019980058645 A KR1019980058645 A KR 1019980058645A KR 19980058645 A KR19980058645 A KR 19980058645A KR 20000042478 A KR20000042478 A KR 20000042478A
Authority
KR
South Korea
Prior art keywords
cell
leakage current
integrator
refresh
voltage
Prior art date
Application number
KR1019980058645A
Other languages
English (en)
Other versions
KR100641912B1 (ko
Inventor
조호엽
설영호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980058645A priority Critical patent/KR100641912B1/ko
Publication of KR20000042478A publication Critical patent/KR20000042478A/ko
Application granted granted Critical
Publication of KR100641912B1 publication Critical patent/KR100641912B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 소자의 리프레쉬에 관한 것으로, 특히 온도, 전압 또는 공정상의 변화 등으로 인해 발생되는 누설전류 변화량을 측정하여 셀의 리프레쉬 타임을 조절하여주므로써 불필요한 전력소모를 방지한 셀 누설전류 감지장치에 관한 것으로, 상기한 목적을 달성하기 위해 리키지 셀 어레이부와; 상기 리키지 셀 어레이부의 누설전류량에 응답하여 변동전압을 출력하는 적분기와; 상기 변동전압과 기준전압의 크기를 비교하여 리프레쉬 모드와 노멀 모드를 결정하는 신호를 출력하는 비교부를 구비하므로써 셀 데이터의 누설전류량에 비례하여 리프레쉬 동작을 진행시켜 리프레쉬 모드시 전력소모를 최소화한 것이다.

Description

셀 누설전류 감지장치
본 발명은 반도체 메모리 소자의 리프레쉬에 관한 것으로, 특히 온도, 전압 또는 공정상의 변화 등으로 인해 발생되는 누설전류 변화량을 측정하여 셀의 리프레쉬 타임을 조절하여주므로써 불필요한 전력소모를 방지한 셀 누설전류 감지장치에 관한 것이다.
일반적으로, 메모리 소자(DRAM)의 리프레쉬(Refresh) 동작은 보통 외부로부터 리프레쉬 어드레스(Refresh Address)의 인가로부터 실행된다.
이때 로오 어드레스(Row Address)에 의해 선택된 한 워드라인(Word Line)에 연결된 모든 메모리 셀들이 센스앰프(Sense Amp.)에 의해 증폭되어 다시 쓰여지므로 이 동작을 전체 로오(Row)가 모두 선택될 때까지 실행하면 전체 메모리 셀들을 모두 리프레쉬(Refresh)할 수 있다.
이러한 리프레쉬는 메모리 커패시터에 축적된 신호 전하가 방출되어 "1" 또는 "0"으로 판정하는 것이 불가능해지기 전에 행해야 하며 이 시간을 리프레쉬 주기(Refresh Period)라 부른다.
한편, 메모리 셀에 저장되어 있던 데이터들은 온도, 전압 또는 공정상의 변화 등으로 인한 셀(Cell)의 누설전류(Leakage Current), 즉 정크션 누설전류, 서브쓰레숄드 누설전류, ONO 누설전류, 셀간 커플링 누설전류 등에 의해 점차적으로 데이터를 잃어버리게 된다.
따라서, DRAM 등과 같이 Read/Write 동작을 수행하는 RAM(Random Access Memory)에 있어서는 리프레쉬가 필수적이다.
본 발명은 이러한 리프레쉬가 필수적인 메모리 소자에 있어서 누설전류의 순간 변화량을 계속적으로 측정하여 리프레쉬 타임을 제어하여주므로써 리프레쉬 주기를 최적화하여 불필요한 전력소모를 방지하는데 그 목적이 있다.
상기 목적 달성을 위한 본 발명의 셀 누설전류 감지장치는 다수개의 더미 셀과,
데이터의 패턴에 맞추어 상기 더미 셀에 데이터 저장이 가능하도록 배치한 더미 비트라인과,
상기 더미 셀에 공통 접속된 더미 워드라인과,
상기 더미 셀에 내재된 셀 커패시터의 셀 플레이트 단자가 공통 접속되어 구성되는 리키지 셀 어레이부와;
상기 리키지 셀 어레이부의 누설전류량에 응답하여 변동전압을 출력하는 적분기와;
상기 변동전압과 기준전압의 크기를 비교하여 리프레쉬 모드와 노멀 모드를 결정하는 신호를 출력하는 비교부를 구비함을 특징으로 한다.
도 1은 본 발명에서 일실시예로 제안한 셀 누설전류 감시회로.
도 2는 상기 도 1에 도시한 적분기의 등가 커패시턴스를 나타낸 것으로, (a)는 옵션 제어신호가 액티브될때 등가 커패시턴스, (b)는 옵션 제어신호가 디액티브될때 등가 커패시턴스.
도 3은 등가 커패시턴스량의 변화에 따른 도 1의 동작 시뮬레이션을 나타낸 것으로, (a)는 등가 커패시턴스량이 감소하여 리프레쉬 타임이 줄어든 경우(리프레쉬가 빠르게 진행됨), (b)는 등가 커패시턴스량이 증가하여 리프레쉬 타임이 늘어난 경우(리프레쉬가 느리게 진행됨).
도 4는 데이터 패턴에 따른 도 1의 동작 시뮬레이션을 나타낸 것으로, (a)는 셀에 저장된 데이터 값들이 하이레벨로 갈수록 리프레쉬 타임이 줄어들어 리프레쉬가 빠르게 진행된 경우, (b)는 셀에 저장된 데이터 값들이 로우레벨로 갈수록 리프레쉬 타임이 늘어나 리프레쉬가 느리게 진행된 경우.
도 5는 온도변화에 따른 도 1의 동작 시뮬레이션을 나타낸 것으로, (a)는 온도가 떨어질수록 리프레쉬 타임이 늘어나 리프레쉬가 느리게 진행된 경우, (b)는 온도가 올라갈수록 리프레쉬 타임이 줄어들어 리프레쉬가 빠르게 진행된 경우.
도 6은 전압변화에 따른 도 1의 동작 시뮬레이션을 나타낸 것으로, (a)는 높은 전압으로 변화할수록 리프레쉬 타임이 줄어들어 리프레쉬가 빠르게 진행된 경우, (b)는 낮은 전압으로 변화할수록 리프레쉬 타임이 늘어나 리프레쉬가 느리게 진행된 경우.
<도면의 주요부분에 대한 부호의 설명>
100 : 셀 누설전류 감지회로 10 : 리키지 셀 어레이부
20 : 적분기 30 : 비교기
DWL : 더미 워드라인 DBL0, DBL1 : 더미 비트라인
Cs: 저장 커패시터 Ci: 인터그레이터 커패시터
Copt: 옵션 인터그레이터 커패시터 ictl : 인터그레이터 제어신호
optctl : 옵션 제어신호 Refreq : 리프레쉬 구동신호
Vcp: 셀 플레이트 전압 Vi: 인터그레이터 출력전압
Vref: 기준전압 OP AMP : 연산증폭기
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 일실시예에 따른 셀 누설전류 감지회로(100)를 도시한 것으로, 다수개의 더미 셀들로 이루어진 리키지 셀 어레이부(10)와, 상기 리키지 셀 어레이부(10)의 출력신호에 응답하여 인터그레이터 출력전압(Vi)을 발생시키는 적분기(20)와, 상기 인터그레이터 출력전압(Vi) 및 기준전압(Vref)을 상호 비교하여 리프레쉬 구동신호(Refreq)를 발생시키는 비교부로 구성된다.
상기 리키지 셀 어레이부(10)에서 다수개의 모스 트랜지스터들은 게이트 단자가 공통으로 더미 워드라인(DWL)에 연결되고, 일측의 드레인 또는 소오스 단자가 순차적으로 더미 비트라인 DBL0, DBL1에 접속된다.
또한, 상기 커패시터들은 공통으로 셀 플레이트 단자에 접속된다.
상기 적분기(20)는 플러스 단자로 셀 플레이트 전압(Vcp)이 인가되고 마이너스 단자가 상기 리키지 셀 어레이부(10)의 셀 플레이트 단자에 접속되어 인터그레이터 출력전압(Vi)을 발생시키는 연산증폭기(OP AMP)와, 상기 연산증폭기(OP AMP) 마이너스 단자와 출력단자 사이에 병렬접속되는 인터그레이터 커패시터(Ci)와, 게이트로 인터그레이터 제어신호(ictl)가 인가되고 상기 인터그레이터 커패시터(Ci)와 병렬접속되는 제1 엔모스형 트랜지스터와, 직렬접속되어 상기 제1 엔모스형 트랜지스터와 병렬접속되는 게이트로 옵션 제어신호(optctl)가 인가되는 제2 엔모스형 트랜지스터 및 옵션 인터그레이터 커패시터(Copt)로 이루어진다.
도 2는 도 1에 도시한 적분기(20)의 등가 커패시턴스를 나타낸 것으로, (a)는 옵션 제어신호(optctl)가 액티브될때 등가 커패시턴스, (b)는 옵션 제어신호(optctl)가 디액티브될때 등가 커패시턴스를 각각 나타낸 것이다.
즉, 옵션 제어신호(optctl)가 액티브되면 제2 엔모스형 트랜지스터가 턴온되면서 옵션 인터그레이터 커패시터 Copt와 인터그레이터 커패시터 Ci가 병렬관계에 놓이게 되므로, 이때 적분기(20)의 등가 커패시턴스 값은 (a)에 나타낸 바와 같이
Ceq= Ci＋ Copt
가 된다.
한편, 상기 옵션 제어신호(optctl)가 디액티브되면 제2 엔모스형 트랜지스터가 턴오프되어 적분기(20)의 등가 커패시턴스 값은 (b)에 나타낸 바와 같이
Ceq= Ci
가 된다.
이하에서는 상기한 구성을 갖는 셀 누설전류 감지회로(100)에 대한 동작관계를 도 3 내지 도 6에 도시된 시뮬레이션을 참조하여 상세히 설명한다.
먼저, 리키지 셀 어레이부(10)를 구성하는 각 셀에 데이터를 저장한다. 즉, 더미 비트라인(DBL0, DBL1)에 데이터를 입력하고 더미 워드라인(DWL)을 액티브한다.
예를들어, 더미 비트라인 DBL0과 DBL1에 각각 "1"과 "0"을 입력하고 더미 워드라인(DWL)을 액티브하면 더미 셀에 1010...의 데이터 패턴이 저장된다.
이후, 인터그레이터 제어신호(ictl)를 액티브시켜 적분기(20)의 출력전압인 인터그레이터 출력전압(Vi)을 초기화한다.
즉, 제1 엔모스형 트랜지스터를 턴온시켜 적분기(20)의 출력노드인 연산증폭기(OP AMP)의 출력단과 상기 연산증폭기(OP AMP)의 마이너스("-") 단자를 직접 연결시킨다.
이는 연산증폭기(OP AMP)의 마이너스 단자전압이 가상(Virtual) Ground Node로 플러스 단자와 동일한 전압이 걸리게 되므로, Vcp(≒1/2 Vcc) 전압이 연산증폭기(OP AMP)의 마이너스 단자에 인가된다.
따라서, 더미 셀의 셀 플레이트에는 노멀 메모리 셀과 같이 동일한 전압 Vcp가 인가된다.
이렇게하므로써 적분기(20)의 출력단은 연산증폭기(OP AMP)의 플러스("+") 단자전압인 셀 플레이트 전압(Vcp)과 동일한 전압이 되며, 이는 비교기(30)의 기준전압(Vref)과 비교과정을 거쳐 리프레쉬 구동신호(Refreq)를 디세이블시켜주므로써 리프레쉬 모드가 아닌 정상모드 동작을 진행한다.
여기서, 비교기(30)는 기준전압(Vref)보다 작은 전압이 입력되면 로우레벨을 출력하고 상기 기준전압(Vref)보다 큰 전압이 입력되면 하이레벨을 출력하는 기능을 한다.
이어, 더미 비트라인(DBL0, DBL1), 더미 워드라인(DWL) 그리고 인터그레이터 제어신호(ictl)를 디세이블시켜 더미 셀들의 저장 데이터를 고립시키고 또한 상기 제1 엔모스형 트랜지스터를 턴오프시킨다.
이렇게하면 더미 셀의 누설전류에 의해 셀 플레이트에는 변위전류가 흐르게 된다.
이때 셀의 리키지 커런트 성분은 정크션 리키지 커런트, 서브쓰레숄드 리키지 커런트, ONO 리키지 커런트, 셀간 커플링 리키지 커런트의 합으로 이루어진다.
즉, IL= Ijunction＋ Isubthreshold＋ IONO＋Icoupling
이러한 누설전류는 온도, 전압 그리고 공정상의 변화 등으로 인해 증가하게 되며, 이는 연산증폭기(OP AMP)의 출력단의 전위를 상승시킨다.
즉, 인터그레이터 출력전압
-----(1)
로, Vi는 누설전류 및 1/Ceq에 비례하게 된다.
즉, 인터그레이터 출력전압(Vi)은 적분기(20)의 합성 커패시턴스 값이 증가하면 감소하고 합성 커패시턴스 값이 감소하면 증가하게 되며, 누설전류량이 증가하면 인터그레이터 출력전압(Vi)은 증가하게 된다.
그러나, 상기 적분기(20)의 합성 커패시턴스 값은 일정하게 주어지는 상수로, 결국 출력전압을 결정하는 변수는 셀에서 발생되는 누설전류량이다.
한편, 상기 식은 Q = CV에서 유도 가능하며, Ceq는 적분기(20)의 합성 커패시턴스를 나타내며, IL은 누설전류를 나타낸다.
다음, 비교기(30)에서는 기준전압(Vref)과 인터그레이터 출력전압(Vi)을 비교하게 된다.
셀 플레이트 전압(Vcp)로 초기화되어 있던 인터그레이터 출력전압(Vi)이 리키지 셀 어레이부(10)에서 발생되는 누설전류의 증가에 따라 상기 식 (1)에서 알 수 있듯이 점차적으로 상승하여 기준전압(Vref)보다 높아지면 하이레벨의 리프레쉬 구동신호(Refreq)를 출력하여 리프레쉬 동작을 진행한다.
따라서, 리프레쉬 타임은 인터그레이터 출력전압(Vi)이 기준전압(Vref)보다 높을 때 결정된다.
즉, ----------(2)
로,
상기 식 (2)에서 알 수 있듯이 온도×전압 또는 공정상의 변화로 누설전류(IL)가 변화하면 리프레쉬 타임이 변화하게 된다.
도 3의 (a)와 (b)는 적분기(20) 합성 커패시턴스 변화량에 따른 리프레쉬 타임을 나타낸 것이다.
(a)는 옵션 제어신호(optctl)를 디세이블시켜 합성 커패시턴스 값을 줄인 것으로 71㎳에서 인터그레이터 출력전압(Vi)이 기준전압(Vref)보다 커지게 되어 이때부터 리프레쉬 동작이 진행된다.
(b)는 옵션 제어신호(optctl)를 인에이블시켜 합성 커패시턴스 값을 증가시킨 것으로 87㎳에서 인터그레이터 출력전압(Vi)이 기준전압(Vref)보다 커지게 되어 리프레쉬 동작을 진행함을 알 수 있다.
즉, 옵션 인터그레이터 커패시터(Copt)를 인터그레이터 커패시터(Ci)에 병렬접속시켜 리프레쉬 주기가 너무 빠르게 진행되는 것을 제어할 수가 있는 것이다.
도 4의 (a)와 (b)는 셀에 저장되는 데이터의 패턴에 따라 리프레쉬 타임이 변화하는 것을 나타낸 것이다.
(a)는 하이레벨의 데이터들이 셀에 저장되는 경우 리프레쉬 동작이 빠르게 진행되고 있슴을 나타낸다.
즉, 인터그레이터 출력전압(Vi)이 71㎳에서 기준전압(Vref)을 능가하여 리프레쉬가 진행된다.
(b)는 로우레벨의 데이터들이 셀에 저장되는 경우 리프레쉬 동작이 느리게 진행되고 있슴을 나타낸다.
즉, 인터그레이터 출력전압(Vi)이 193㎳에서 기준전압(Vref)을 능가하여 리프레쉬가 진행된다.
도 5의 (a)와 (b)는 온도변화에 따라 리프레쉬 타임이 변하는 것을 나타낸 것이다.
(a)는 온도가 하강함에 따라 리프레쉬 동작이 느리게 진행되고 있슴을 나타낸다.
(b)는 온도가 상승함에 따라 (a)의 71㎳보다 빠른 52㎳에서 리프레쉬가 진행됨을 알 수 있다.
도 6의 (a)와 (b)는 전압변화에 따른 리프레쉬 관계를 나타낸다.
(a)는 전압이 상승함에 따라 (b)의 76㎳보다 빠른 71㎳에서 리프레쉬가 진행됨을 나타낸다.
지금까지 전술한 본 발명의 리프레쉬 과정을 정리하면, 더미 셀들로 이루어진 리키지 셀 어레이부(10)에서 누설전류가 발생되면, 이때 발생되는 누설전류의 순간변화량을 적분기(20)에서 감지/증폭하게 되고, 이때 발생된 출력전압과 기준전압(Vref)을 비교기(30)에서 연산하여 상기 발생된 출력전압이 기준전압(Vref) 커지게 되면 리프레쉬 동작을 진행시키는 신호를 출력하므로써, 셀에 저장된 데이터의 "하이", "로우" 감지가 불가능해지기 전에 리프레쉬하여 주므로써 데이터의 파괴를 방지하며, 또한 순간 순간 변화하는 누설전류량을 모니터링하여 리프레쉬 타임을 최적화하여 주므로써 불필요한 전력소모를 방지한 것이다.
이상에서 설명한 바와같이, 본 발명은 셀의 누설전류가 많은 경우(데이터 유지시간이 짧아지는 경우)에는 리프레쉬 구동신호가 빨리 발생하여 셀 데이터의 파괴를 방지하고, 셀의 누설전류가 적은 경우(데이터 유지시간이 길어지는 경우)에는 리프레쉬 구동신호가 느리게 발생하여 리프레쉬를 행하므로써 리프레쉬 모드에서 전력소모를 방지하는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 상기 더미 셀에 내재된 셀 커패시터의 셀 플레이트 단자가 공통 접속되어 구성되는 리키지 셀 어레이부와;
    상기 리키지 셀 어레이부의 누설전류량에 응답하여 변동전압을 출력하는 적분기와;
    상기 변동전압과 기준전압의 크기를 비교하여 리프레쉬 모드와 노멀 모드를 결정하는 신호를 출력하는 비교부를 구비함을 특징으로 하는 셀 누설전류 감지장치.
  2. 제 1 항에 있어서,
    상기 셀 커패시터의 셀 플레이트 단자에는 초기에 셀 플레이트 전압이 인가되는 것을 특징으로 하는 셀 누설전류 감지장치.
  3. 제 1 항에 있어서,
    상기 적분기는 상기 리키지 셀 어레이부의 셀 플레이트 단자에 셀 플레이트 전압을 제공하기 위한 연산증폭기와;
    상기 연산증폭기의 일측 입력단과 출력단 사이에 병렬접속되어 연산증폭기의 출력전위를 제어하는 제1 스위치 수단과;
    상기 연산증폭기의 일측 입력단과 출력단 사이에 병렬접속되어 출력전위를 발생하는 제1 커패시터와;
    상기 제1 커패시터에 병렬접속되어 연산증폭기의 출력전위의 기울기를 제어하는 직렬접속된 제2 커패시터 및 제2 스위치 수단을 구비함을 특징으로 하는 셀 누설전류 감지장치.
  4. 제 3 항에 있어서,
    상기 제1, 제2 스위치 수단은 모스 트랜지스터를 구비함을 특징으로 하는 셀 누설전류 감지장치.
  5. 제 1 항에 있어서,
    누설전류를 모니터링하는 동안에 상기 셀 어레이 부분의 셀 커패시터의 셀 플레이트에 셀 플레이트 전압을 계속 유지할 수 있는 특징을 갖는 셀 누설전류 감지장치.
  6. 제 1 항에 있어서,
    상기 셀 어레이 부분의 셀 어레이의 셀 플레이트를 정상 셀의 셀 플레이트와 분리되어 누설전류를 감지하는 셀 누설전류 감지장치.
KR1019980058645A 1998-12-24 1998-12-24 셀 누설전류 감지장치 KR100641912B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058645A KR100641912B1 (ko) 1998-12-24 1998-12-24 셀 누설전류 감지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058645A KR100641912B1 (ko) 1998-12-24 1998-12-24 셀 누설전류 감지장치

Publications (2)

Publication Number Publication Date
KR20000042478A true KR20000042478A (ko) 2000-07-15
KR100641912B1 KR100641912B1 (ko) 2007-07-12

Family

ID=19565725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058645A KR100641912B1 (ko) 1998-12-24 1998-12-24 셀 누설전류 감지장치

Country Status (1)

Country Link
KR (1) KR100641912B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370956B1 (ko) * 2000-07-22 2003-02-06 주식회사 하이닉스반도체 누설전류 측정용 테스트 패턴
KR100389798B1 (ko) * 2000-03-24 2003-07-02 가부시끼가이샤 도시바 전기 특성 평가 장치, 전기 특성 평가 방법 및 전기 특성평가 프로그램
KR100546102B1 (ko) * 1999-06-30 2006-01-24 주식회사 하이닉스반도체 셀 누설전류 감시 회로
KR100810426B1 (ko) * 2006-08-30 2008-03-04 동부일렉트로닉스 주식회사 누설전류 측정방법 및 장치
US7455452B2 (en) 2005-02-07 2008-11-25 Samsung Electronics Co., Ltd. Temperature sensor capable of controlling sensing temperature
KR100926054B1 (ko) * 2009-05-11 2009-11-11 주식회사 범한 고속 리셋 적분기를 구비한 능동형 고조파 필터

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05205465A (ja) * 1992-01-20 1993-08-13 Sharp Corp 半導体メモリ装置
JPH05225777A (ja) * 1992-02-13 1993-09-03 Sharp Corp 半導体メモリ装置
KR0170894B1 (ko) * 1994-12-31 1999-03-30 김주용 전류소모를 줄일 수 있는 셀프 리프레쉬 모드 진입방법
TW301750B (ko) * 1995-02-08 1997-04-01 Matsushita Electric Ind Co Ltd
JPH10178108A (ja) * 1996-12-19 1998-06-30 Mitsubishi Electric Corp 半導体記憶装置
KR100535070B1 (ko) * 1998-07-15 2006-03-20 주식회사 하이닉스반도체 리프레쉬 제어 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546102B1 (ko) * 1999-06-30 2006-01-24 주식회사 하이닉스반도체 셀 누설전류 감시 회로
KR100389798B1 (ko) * 2000-03-24 2003-07-02 가부시끼가이샤 도시바 전기 특성 평가 장치, 전기 특성 평가 방법 및 전기 특성평가 프로그램
KR100370956B1 (ko) * 2000-07-22 2003-02-06 주식회사 하이닉스반도체 누설전류 측정용 테스트 패턴
US7455452B2 (en) 2005-02-07 2008-11-25 Samsung Electronics Co., Ltd. Temperature sensor capable of controlling sensing temperature
KR100810426B1 (ko) * 2006-08-30 2008-03-04 동부일렉트로닉스 주식회사 누설전류 측정방법 및 장치
KR100926054B1 (ko) * 2009-05-11 2009-11-11 주식회사 범한 고속 리셋 적분기를 구비한 능동형 고조파 필터

Also Published As

Publication number Publication date
KR100641912B1 (ko) 2007-07-12

Similar Documents

Publication Publication Date Title
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
JP4652324B2 (ja) メモリのための可変リフレッシュ制御
EP0173980B1 (en) Semiconductor integrated circuit device
KR20030011257A (ko) 디램 재충전 타이밍 조절 장치, 시스템 및 방법
US20070070754A1 (en) Low equalized sense-amp for twin cell DRAMs
KR20000048350A (ko) 센스 증폭기 회로, 이 회로를 사용한 메모리 장치, 및 이메모리 장치를 판독하는 방법
KR20060033051A (ko) 메모리 어레이 내에서 상보적인 비트를 사용하기 위한디바이스 및 방법
KR100610024B1 (ko) 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
JP3780713B2 (ja) 強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法
KR100363108B1 (ko) 반도체 메모리장치와 그 장치의 리프레쉬주기 조절방법
KR100272903B1 (ko) 반도체 기억 장치
KR20050044627A (ko) 온도에 비례하는 1티 메모리를 리프레시하는 방법 및 구조
KR100641912B1 (ko) 셀 누설전류 감지장치
US6826099B2 (en) 2T2C signal margin test mode using a defined charge and discharge of BL and /BL
KR100244837B1 (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
KR100748556B1 (ko) 강유전체 메모리 장치 및 그것의 구동방법
KR20000066268A (ko) 온도 감응형 셀프 리프레시 회로
TWI645405B (zh) 半導體記憶裝置
KR20040103017A (ko) 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템
US7142472B2 (en) Semiconductor memory device and method for testing same
KR100481928B1 (ko) 휘발성 메모리 소자의 리프래쉬 주기 제어 회로 및 이를이용한 리프래쉬 방법
US6166945A (en) Method for controlling memory cell having long refresh interval
KR100546102B1 (ko) 셀 누설전류 감시 회로
KR100535070B1 (ko) 리프레쉬 제어 장치
US6593642B2 (en) Semiconductor device provided with potential transmission line

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee