KR20000041053A - 비 지 에이(bga)의 수지 차단막 - Google Patents

비 지 에이(bga)의 수지 차단막 Download PDF

Info

Publication number
KR20000041053A
KR20000041053A KR1019980056822A KR19980056822A KR20000041053A KR 20000041053 A KR20000041053 A KR 20000041053A KR 1019980056822 A KR1019980056822 A KR 1019980056822A KR 19980056822 A KR19980056822 A KR 19980056822A KR 20000041053 A KR20000041053 A KR 20000041053A
Authority
KR
South Korea
Prior art keywords
bga
chip
resin
grid array
ball grid
Prior art date
Application number
KR1019980056822A
Other languages
English (en)
Other versions
KR100286808B1 (ko
Inventor
신현우
Original Assignee
이형도
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기 주식회사 filed Critical 이형도
Priority to KR1019980056822A priority Critical patent/KR100286808B1/ko
Publication of KR20000041053A publication Critical patent/KR20000041053A/ko
Application granted granted Critical
Publication of KR100286808B1 publication Critical patent/KR100286808B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/24—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials for applying particular liquids or other fluent materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/50—Multilayers
    • B05D7/51—One specific pretreatment, e.g. phosphatation, chromatation, in combination with one specific coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2350/00—Pretreatment of the substrate
    • B05D2350/30—Change of the surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2504/00—Epoxy polymers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 BGA에 실장되는 칩 부품의 절연을 위하여 도포되는 에폭시수지 몰딩액의 흘러 넘치는 현상을 방지하기 위하여 BGA의 칩 부품 장착부 주연으로 수지 차단막을 형성하는 BGA의 수지 차단막에 관한 것으로 이는 특히, 칩 부품(20)이 장착되는 BGA(10)의 칩 장착부(70) 주연에는 1차 스크린 인쇄를 통한 일정한 폭(W)의 수지 차단막(80)이 형성되며, 상기 일정폭의 수지 차단막(80) 상측에는 2차 스크린 인쇄를 통한 일정높이(H)의 수지 차단막(80')을 형성토록 하는 것을 요지로 한다.
이에 따라서, BGA에 실장되는 칩 부품의 절연을 위한 에폭시 수지의 도포시, 상기 액상의 에폭시 수지가 BGA의 솔더볼주위로 유입되는 현상을 방지하는 것이다.

Description

비 지 에이(ＢＧＡ)의 수지 차단막
본 발명은 칩(Chip)부품이 실장되는 비 지 에이(Ball Grid Array)(이하 "BGA" 라함)에 있어서, 상기 BGA에 실장되는 칩 부품의 절연을 위하여 도포되는 에폭시수지 몰딩액의 흘러 넘치는 현상을 방지하기 위하여 BGA의 칩 부품 장착부 주연으로 수지 차단막을 형성하는 BGA의 수지 차단막에 관한 것으로 이는 특히, 칩 부품이 장착되는 BGA의 칩 장착부 주연으로 1차 스크린 인쇄를 통한 일정한 폭의 수지 차단막이 형성되며, 상기 일정폭의 수지 차단막 상측에는 2차 스크린 인쇄를 통한 일정높이의 수지 차단막을 형성토록 함으로 인하여, BGA에 실장되는 칩 부품의 절연을 위한 에폭시 수지의 도포시, 상기 액상의 에폭시 수지가 BGA의 솔더볼(solder ball)주위로 유입되는 현상을 방지하고, 이로인한 BGA의 기판상에 실장불량을 방지시킬 수 있도록한 BGA의 수지 차단막에 관한 것이다.
일반적으로 알려져있는 BGA에 있어서는, 폴리이미드 필름상으로 제조되는 연성기판의 중앙으로 전자부품인 칩(Chip)이 삽입되는 캐비티(Cavity)를 형성한후, 상기 캐비티 내부에 칩 부품을 삽입하여 칩부품으로 부터 인출되는 리드를 BGA 표면에 연결하고, 상기 BGA에 실장된 칩 부품의 절연을 위하여 그 표면에 절연수지인 에폭시 수지를 도포 경화하고, 상기 BGA에 형성된 다수의 솔더볼을 이용하여 기판상에 일체로 실장하는 것이다.
이와같은 기술과 관련된 종래의 BGA의 구조에 있어서는 도 1에 도시한 바와같이, 상기 BGA(10)의 중앙으로 내부에 칩 부품(20)이 실장되는 칩 실장홈(30)이 형성되며, 상기 IC 실장홈(30)내에 실장되는 칩 부품(20)의 주연으로 리드(40)를 인출하여 상기 BGA(10) 표면에 연결 접속되고, 상기 칩 실장홈(30) 주연의 BGA(10)표면에는 다수의 솔더볼(50)이 돌출 형성되어 기판(60)상에 가열에 의해 실장토록 되는 구성으로 이루어진다.
상기와 같은 구성으로 이루어진 종래의 BGA(10)는 도 2에 도시한 바와같이, 폴리이미드로 구성되는 필름상의 BGA(10) 중앙에 칩 캐비티인 실장홈(30)이 형성되는 상태에서, 상기 칩 실장홈(30)내에 칩 부품(20)을 내삽한후 칩 부품(20)로 부터 인출되는 리드(40)를 BGA(10) 표면에 실장한후, 절연수지인 에폭시 수지를 칩 부품 표면에 도포하여 이를 경화시키며, 상기와같은 BGA(10)를 기판(60)의 실장위치에 올려놓고 열을 가함에 따라, 상기 BGA(10)에 무수히 돌출된 솔더볼(50)이 용융되어 기판(60)상에 실장이 완료되는 것이다.
그러나, 상기 BGA(10)에 실장되는 칩 부품(20)은 절연을 위하여 그 표면에 액상의 에폭시 수지를 일정한 두께로 도포한후 이를 경화시키도록 함으로써, 상기 에폭시 수지 도포시 액상의 에폭시 수지가 칩 부품(20)의 표면은 물론, 그 주위에 설치되는 솔더볼(50) 주위까지 흘러 넘치게 되는 현상이 발생하게 되며, 상기와같은 경우 BGA(10)를 기판(60)상에 실장시 납땜불량을 유발하게 되는 문제점이 있었던 것이다.
본 발명은 상기한 바와같은 종래의 여러 문제점들을 개선하기 위하여 안출된 것으로서 그 목적은, BGA에 실장되는 칩 부품의 절연을 위한 에폭시 수지의 도포시, 상기 액상의 에폭시 수지가 BGA의 솔더볼주위로 유입되는 현상을 방지하고, 이로인한 BGA의 기판상에 실장불량을 방지시킬 수 있도록 함은 물론, BGA에 도포되는 에폭시 수지의 도포에 따른 작업성 및 생산성을 향상시킬 수 있는 BGA의 수지 차단막을 제공하는데 있다.
도 1은 일반적인 BGA의 개략 사시도.
도 2는 종래 칩 부품이 실장된 BGA가 기판상에 결합된 상태를 나타낸 정단면 구조도.
도 3은 본 발명에 따른 수지 차단막이 설치되는 BGA의 개략 사시도.
도 4는 본 발명의 수지 차단막이 설치되는 BGA의 결합상태 정단면 구조도.
도 5는 본 발명에 의한 BGA 표면에 수지 차단막이 형성되는 과정을 나타낸 요부 구조도.
* 도면의 주요 부분에 대한 부호의 설명 *
10...BGA 20...칩 부품
30...칩 실장홈 30...리드
50...솔더볼 60...기판
70...칩 장착부 80,80'...수지 차단막
상기 목적을 달성하기 위한 기술적인 구성으로서 본 발명은, 칩 부품이 장착되는 BGA의 칩 장착부 주연으로 1차 스크린 인쇄를 통한 일정한 폭의 수지 차단막이 형성되며, 상기 일정폭의 수지 차단막 상측에는 2차 스크린 인쇄를 통한 일정높이의 수지 차단막을 형성토록 하는 구성으로 이루어진 BGA의 수지 차단막을 마련함에 의한다.
이하, 첨부된 도면에 의거하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 3은 본 발명에 따른 수지 차단막이 설치되는 BGA의 개략 사시도이고, 도 4는 본 발명의 수지 차단막이 설치되는 BGA의 결합상태 정단면 구조도로서 제 1도와 연계하여 설명하면, BGA(10)의 중앙으로 내부에 칩 부품(20)이 실장되는 칩 실장홈(30)이 형성되며, 상기 칩 실장홈(30)내에 실장되는 칩 부품(20)의 주연으로 리드(40)를 인출하여 상기 BGA(10) 표면에 연결 접속되고, 상기 칩 실장홈(30) 주연의 BGA(10)표면에는 다수의 솔더볼(50)이 돌출 형성되어 기판(60)상에 가열에 의해 실장토록 설치된다.
또한, 상기 칩 부품(20)이 장착되는 BGA(10)의 칩 장착부(70) 주연에는 1차 스크린 인쇄를 통한 일정한 폭(W)의 수지 차단막(80)이 형성되며, 상기 일정폭의 수지 차단막(80) 상측에는 2차 스크린 인쇄를 통한 일정높이(H)의 수지 차단막(80')을 형성토록 하는 구성으로 이루어진다.
이와같은 구성으로 이루어진 본 발명의 작용 및 효과를 설명하면 다음과 같다.
도3 및 도 4에 도시한 바와같이, 폴리이미드로 구성되는 필름상의 BGA(10)의 중앙에 칩 부품의 캐비티인 칩 실장홈(30)을 엣칭(etching) 또는 펀칭(punching)등에 의해 사각형 형상으로 형성시킨 상태에서, 상기 칩 실장홈(30) 내부에 칩 부품(20)을 내삽시키고, 상기 칩 부품(20)의 주연으로 부터 인출되는 다수의 리드(40)는 상기 BGA(10)의 표면에 인쇄된 동박패턴에 연결 접속시킨후, 절연수지로서 칩 품(20)과 일체로 그 표면을 몰딩하게 된다.
상기와같이 칩 실장홈(30) 내부에 칩 부품(20)이 실장된 BGA(10)는 기판(60)의 실장위치에 올려놓고 열을 가함에 따라, 상기 BGA(10) 표면에 무수히 돌출된 납으로 구성되는 솔더볼(50)이 열에 의해 용융되어 실장이 완료되도록 한다.
한편, 상기 칩 부품(20)이 장착되는 BGA(10)의 칩 부품(20)이 장착되는 칩 장착부(70) 주연으로, 상기 칩 부품(20)의 절연을 위해 도포되는 액상의 에폭시 수지의 흘러넘침을 방지시키기 위하여, 상기 칩 부품 장착부(70)의 주연에 도 5에서와 같이 1차 스크린 인쇄를 통한 일정한 폭(W)의 잉크 수지 차단막(80)을 형성시키게 된다.
계속해서, 상기와 같이 일정한 폭(W)의 잉크를 통해 형성된 수지 차단막(80) 상측에는, 재차 2차 스크린 인쇄를 통한 일정높이(H)의 수지 차단막(80')을 형성시켜 댐(Dam) 역할을 수행할 수 있도록 하며, 이때 상기 스크린 인쇄를 통해 형성되는 수지 차단막(80')의 높이(H)는 BGA(10) 표면에 돌설되는 솔더볼(50)의 돌출 높이보다 작게 형성시키게 된다.
따라서, 상기 BGA(10)의 칩 부품 장착부(70) 주연에 형성된 일정한 폭과, 일정한 높이를 갖는 수지 차단막(80)(80')에 의해, 상기 칩 부품 장착부(70)에 도포되는 에폭시 수지는 상기 수지 차단막(80)(80') 내부에만 도포 및 경화토록 되어, 에폭시 수지의 흘러 넘침으로 인한 BGA(10)의 실장불량을 미연에 방지할 수 있게 되는 것이다.
이상과 같이 본 발명에 따른 BGA의 수지 차단막에 의하면, BGA에 실장되는 칩 부품의 절연을 위한 에폭시 수지의 도포시, 상기 액상의 에폭시 수지가 BGA의 솔더볼주위로 유입되는 현상을 방지하고, 이로인한 BGA의 기판상에 실장불량을 방지시킬 수 있게 됨은 물론, BGA에 도포되는 에폭시 수지의 도포에 따른 작업성 및 생산성을 향상시킬 수 있는 우수한 효과가 있다.

Claims (3)

  1. BGA(10)의 중앙으로 내부에 칩 부품(20)이 실장되는 칩 실장홈(30)이 형성되며, 상기 IC 실장홈(30)내에 실장되는 칩 부품(20)의 주연으로 리드(40)를 인출하여 상기 BGA(10) 표면에 연결 접속되고, 상기 칩 실장홈(30) 주연의 BGA(10)표면에는 다수의 솔더볼(50)이 돌출 형성되어 기판(60)상에 가열에 의해 실장토록 되는 BGA 결합 구성에 있어서,
    상기 칩 부품(20)이 장착되는 BGA(10)의 칩 장착부(70) 주연에는 1차 스크린 인쇄를 통한 일정한 폭(W)의 수지 차단막(80)이 형성되며, 상기 일정폭의 수지 차단막(80) 상측에는 2차 스크린 인쇄를 통한 일정높이(H)의 수지 차단막(80')을 형성토록 하는 구성으로 이루어진 것을 특징으로 하는 BGA의 수지 차단막.
  2. 제 1항에 있어서, 상기 스크린 인쇄를 통해 형성되는 수지 차단막(80')의 높이(H)는 BGA(10) 표면에 돌설되는 솔더볼(50)의 돌출 높이보다 작게 형성되는 것을 특징으로 하는 BGA의 수지 차단막.
  3. 제 1항에 있어서, 상기 1차 및 2차 스크린 인쇄를 통해 BGA(10)의 칩 장착부(70) 주연에 형성되는 수지 차단막(80)(80')은, 잉크의 경화에 의해 형성됨을 특징으로 하는 BGA의 수지 차단막.
KR1019980056822A 1998-12-21 1998-12-21 비 지 에이(bga)의 수지 차단막 KR100286808B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056822A KR100286808B1 (ko) 1998-12-21 1998-12-21 비 지 에이(bga)의 수지 차단막

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056822A KR100286808B1 (ko) 1998-12-21 1998-12-21 비 지 에이(bga)의 수지 차단막

Publications (2)

Publication Number Publication Date
KR20000041053A true KR20000041053A (ko) 2000-07-15
KR100286808B1 KR100286808B1 (ko) 2001-04-16

Family

ID=19564288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056822A KR100286808B1 (ko) 1998-12-21 1998-12-21 비 지 에이(bga)의 수지 차단막

Country Status (1)

Country Link
KR (1) KR100286808B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020027676A (ko) * 2000-10-04 2002-04-15 송재인 하이브리드 아이씨의 몰딩구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020027676A (ko) * 2000-10-04 2002-04-15 송재인 하이브리드 아이씨의 몰딩구조

Also Published As

Publication number Publication date
KR100286808B1 (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
KR100452903B1 (ko) 칩 온 필름용 테이프와 이것을 이용하는 반도체
EP0969502A2 (en) Resin encapsulated electronic parts and method of manufacturing the same
KR20020000012A (ko) 슬릿이 형성된 칩 스케일 패키지 제조 방법
KR100495644B1 (ko) 반도체 장치의 제조방법
KR100286808B1 (ko) 비 지 에이(bga)의 수지 차단막
JPH0669636A (ja) 部品装着構造と部品装着方法
KR20000053570A (ko) 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치
JP2000048162A (ja) Ｉｃカード用モジュール、ｉｃカード用モジュールの製造方法、混成集積回路モジュールおよびその製造方法
JPH11330317A (ja) 混成集積回路装置およびその製造方法
JPH09219470A (ja) 半導体装置
JP2004214255A (ja) 電子部品の接続構造
KR101741794B1 (ko) 접합 신뢰성이 향상되는 솔더볼 접합부를 갖는 다층인쇄회로기판의 제조방법
JP2002203926A (ja) 部品実装方法および部品実装基板
JP2714691B2 (ja) 電子部品搭載用基板の製造方法
TWI838816B (zh) 封裝結構及其製造方法
JPH0722728A (ja) 電子部品搭載用基板
JPH06268086A (ja) 半導体集積回路装置およびそれが装着されるプリント基板
US20240055385A1 (en) Package structure and method for fabricating the same
JP3895030B2 (ja) 半導体装置用基板及びそれを使用した半導体装置
JPH036096A (ja) 回路基板
KR100444231B1 (ko) 인쇄회로기판의 절연층 형성방법
JP2000243871A (ja) 回路基板
JPH0521645A (ja) 半導体チツプキヤリアの製造方法
JPH05152459A (ja) 混成集積回路装置
JPH11354557A (ja) 混成集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee