KR20000031818A - 반도체패키지 및 그 제조 방법 - Google Patents

반도체패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20000031818A
KR20000031818A KR1019980048046A KR19980048046A KR20000031818A KR 20000031818 A KR20000031818 A KR 20000031818A KR 1019980048046 A KR1019980048046 A KR 1019980048046A KR 19980048046 A KR19980048046 A KR 19980048046A KR 20000031818 A KR20000031818 A KR 20000031818A
Authority
KR
South Korea
Prior art keywords
lead frame
solder
semiconductor chip
lead
solder ball
Prior art date
Application number
KR1019980048046A
Other languages
English (en)
Inventor
박두현
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019980048046A priority Critical patent/KR20000031818A/ko
Publication of KR20000031818A publication Critical patent/KR20000031818A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 리드프레임을 이용하여 초박형의 볼그리드어레이형(Ball grid array type) 반도체패키지를 구현함과 동시에 열방출 효과를 극대화시키기 위해, 상부 표면에 다수의 입출력패드가 형성되어 있는 반도체칩과; 상기 반도체칩의 저면에 접착제가 개재되어 칩탑재판이 접착되고, 상기 칩탑재판의 외주연에는 그 칩탑재판과 일정거리 이격된채 방사상으로 길게 연장되어 다수의 리드가 형성되어 있되, 그 리드의 저면으로는 다수의 솔더볼랜드가 형성되어 있는 리드프레임과; 상기 리드프레임의 솔더볼랜드를 제외한 저면 전체에 코팅된 절연성의 폴리이미드층과; 상기 반도체칩의 입출력패드와 리드프레임의 리드를 연결하는 도전성와이어와; 상기 리드프레임의 상면에 접착된 반도체칩 및 도전성와이어 등을 외부 환경으로부터 보호하기 위해 리드프레임의 상면에 봉지된 봉지재와; 상기 리드프레임 저면의 솔더볼랜드에 융착된 다수의 솔더볼을 포함하여 이루어진 것을 특징으로 하는 반도체패키지.

Description

반도체패키지 및 그 제조 방법
본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 리드프레임을 이용하여 초박형의 볼그리드어레이형(Ball grid array type) 반도체패키지를 구현함과 동시에 열방출 효과를 극대화시킨 반도체패키지 및 그 제조 방법에 관한 것이다.
일반적으로 리드프레임이란 반도체칩과 외부 회로를 연결시켜 주는 전선(Lead) 역할과 반도체패키지를 마더보드(Mother Board)에 고정시켜 주는 버팀대(Frame)의 역할을 동시에 수행하는 것을 말한다.
이러한 리드프레임(10')의 통상적인 구조는 도1a에 도시된 바와 같이, 중앙에 반도체칩(20')을 지지하기 위한 사각형상의 칩탑재판(11')과, 상기 칩탑재판(11')을 리드프레임(10')상에 지지하기 위해 상기 칩탑재판(11')의 사각 네모서리에 연결된 타이바(12')와, 상기 칩탑재판(11')의 외측으로 일정 거리 이격되어 방사상으로 뻗어 있는 다수의 내부리드(13a') 및 상기 내부리드(13a')에 연장된 외부리드(13b')와, 상기 내부리드(13a') 및 외부리드(13b')에 대략 수직으로 연결되어 상기 내부리드(13a')와 외부리드(13b')를 지지함과 동시에 차후 봉지재(50')의 유출을 방지하기 위한 댐바(16',Dambar) 등으로 이루어져 있다.
이와 같은 리드프레임(10')을 이용한 반도체패키지(100')는 도1b에 도시된 바와 같이 다수의 입출력 패드가 형성된 반도체칩(20')과, 접착제가 개재되어 상기 반도체칩(20')을 칩탑재판(11')에 부착시키고, 상기 칩탑재판(11')의 외측으로 위치된 다수의 내부리드(13a') 및 외부리드(13b')로 이루어진 리드프레임(10')과, 상기 반도체칩(20')의 입출력 패드와 리드프레임(10')의 내부리드(13a')를 전기적으로 통전가능하게 연결하는 도전성와이어(30')와, 상기 반도체칩(20'), 도전성와이어(30') 및 내부리드(13a') 등을 봉지하는 봉지재(50') 등으로 이루어져 있다.
이상에서와 같은 종래 리드프레임(10')을 이용한 반도체패키지(100')는 최종 입출력단자인 리드프레임(10')의 외부리드(13b')가 반도체패키지(100')의 봉지재(50') 외주연으로 연장된채 마더보드에 실장됨으로써 반도체패키지(100')가 마더보드에서 차지하는 면적이 크고, 또한 봉지재(50')가 리드프레임(10')의 상,하면을 모두 봉지함으로써 그 두께가 두껍게 된다.
이와 같이 반도체패키지(100')가 차지하는 면적이 크면 결국 마더보드에 실장할 수 있는 반도체패키지(100')의 갯수가 적어지고, 또한 반도체패키지(100')의 두께 즉, 봉지재(50')가 감싸고 있는 부피가 큼으로써 반도체칩(20')으로부터 발생하는 열 방출 능력도 매우 저조한 문제점이 있다.
한편, 상기 반도체패키지(100')에서 최종 입출력단자인 외부리드(13b')는 봉지재(50')의 4변 외측으로만 형성됨으로써 확보할 수 있는 최종 입출력단자의 갯수에도 한계가 있으며, 상기 최종 입출력단자의 갯수를 증가시키기 위해서는 그 반도체패키지(100')의 넓이를 기하급수적으로 증가시켜야 하는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 리드프레임을 이용하여 저면에 입출력단자를 갖는 볼그리드어레이형 반도체패키지를 제조함으로써 대량의 최종 입출력단자수를 확보함과 동시에 열방출 능력을 증대시키고, 경박단소화한 반도체패키지를 제공할 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.
도1a 및 도1b는 종래의 리드프레임 및 이를 이용한 반도체패키지를 도시한 평면도 및 단면도이다.
도2a 및 도2b는 본 발명에 이용된 리드프레임 및 이를 이용한 반도체패키지를 도시한 평면도 및 단면도이다.
도3a 내지 도3g는 본 발명에 의한 반도체패키지의 제조 방법을 도시한 순차 설명도이다.
- 도면중 주요 부호에 대한 설명 -
100 ; 본 발명에 의한 반도체패키지
100' ; 종래의 반도체패키지
10 ; 리드프레임(Lead frame) 11 ; 칩탑재판
12 ; 타이바(Tie bar) 13 ; 리드
14 ; 솔더볼랜드(solder ball land)15 ; 본드핑거(Bond finger)
20 ; 반도체칩 30; 도전성와이어(Conductive wire)
40 ; 폴리이미드층(Polyimide layer)
50 ; 봉지재 60 ; 솔더볼
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 상부 표면에 다수의 입출력패드가 형성되어 있는 반도체칩과; 상기 반도체칩의 저면에 접착제가 개재되어 칩탑재판이 접착되고, 상기 칩탑재판의 외주연에는 그 칩탑재판과 일정거리 이격된채 방사상으로 길게 연장되어 다수의 리드가 형성되어 있되, 그 리드의 저면으로는 다수의 솔더볼랜드가 형성되어 있는 리드프레임과; 상기 리드프레임의 솔더볼랜드를 제외한 저면 전체에 코팅된 절연성의 폴리이미드층과; 상기 반도체칩의 입출력패드와 리드프레임의 리드를 연결하는 도전성와이어와; 상기 리드프레임의 상면에 접착된 반도체칩 및 도전성와이어 등을 외부 환경으로부터 보호하기 위해 리드프레임의 상면에 봉지된 봉지재와; 상기 리드프레임 저면의 솔더볼랜드에 융착된 다수의 솔더볼을 포함하여 이루어진 것을 특징으로 한다.
또한 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 대략 평판형의 금속판에 포토마스킹(Photo masking) 및 에칭(Etching) 방법을 이용하여 칩탑재판, 솔더볼랜드가 형성된 리드 등을 형성하는 리드프레임 제조 단계와; 상기 리드프레임의 저면 전체에 절연성의 폴리이미드층을 코팅하는 폴리이미드코팅단계와; 상기 코팅된 폴리이미드층에서 리드프레임의 솔더볼랜드가 외부로 개방될 수 있도록 솔더볼랜드상의 폴리이미드층을 제거하는 솔더볼랜드 개방 단계와; 상기 리드프레임의 칩탑재판에 반도체칩을 접착하는 반도체칩 접착 단계와; 상기 반도체칩의 입출력패드와 리드프레임의 리드를 도전성와이어로 본딩하는 와이어본딩 단계와; 상기 반도체칩 및 도전성와이어 등을 외부 환경으로부터 보호하기 위해 리드프레임의 상면을 봉지재로 봉지하는 봉지 단계와; 상기 리드프레임 저면의 외부로 개방된 솔더볼랜드에 솔더볼을 융착하는 솔더볼 융착 단계를 포함하여 이루어진 것을 특징으로 한다. 여기서, 상기 솔더볼랜드 개방 단계는 봉지 단계가 완료된 후 실시할 수도 있다.
이와 같이 함으로써 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 리드프레임 상면에만 봉지재가 봉지되고, 리드프레임의 저면에는 얇은 폴리이미드층이 코팅됨으로써 초박형의 반도체패키지를 제공할 뿐만 아니라, 리드프레임의 저면에 다수의 솔더볼이 직접 융착됨으로써 반도체칩의 열이 리드프레임 및 상기 솔더볼을 통해 마더보드쪽으로 직접 전달됨으로써 열방출 성능이 극대화된다.
또한 상기 반도체패키지는 리드프레임의 저면에만 최종 입출력단자인 다수의 솔더볼이 융착됨으로써 반도체패키지의 부피를 최소화할 뿐만 아니라, 최종 입출력단자의 갯수를 대량으로 확보할 수 있게 된다.
더불어 복잡한 인쇄회로기판 등을 사용하지 않고 상대적으로 제조하기 쉬운 리드프레임을 이용함으로써 그 제조 방법이 간단하여 저렴하게 반도체패키지를 공급할 수 있게 된다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
먼저 도2a에 도시된 바와 같이 본 발명에 이용된 리드프레임(10)의 구조는 중앙에 반도체칩을 접착제로 접착시킬 수 있도록 대략 사각판상으로 칩탑재판(11)이 형성되어 있고, 상기 칩탑재판(11)의 4모서리에는 상기 칩탑재판(11)을 지지 및 고정할 수 있도록 타이바(12)가 형성되어 있으며, 상기 칩탑재판(11)의 외주연에는 일정 거리 이격된채 다수의 리드(13)가 길게 연장 형성되어 있다.
상기 각각의 리드(13) 저면에는 차후 솔더볼이 융착될 수 있도록 다수의 솔더볼랜드가 대략 원형으로 형성되어 있으며, 이 솔더볼랜드(14)에는 금(Au)과 니켈(Ni) 등을 도금하여 차후 솔더볼이 확고하게 융착될 수 있도록 되어 있다.
또한 상기 리드(13)의 선단에는 본드핑거(15) 영역이 형성되어 있으며, 이 본드핑거(15)에도 차후 도전성와이어(30)와의 양호한 본딩을 위해 은(Ag) 등이 도금되어 있다.
한편, 본 발명에 의한 리드프레임(10)을 이용한 반도체패키지(100)는 도2b에 도시된 바와 같다.
먼저 상부 표면에 다수의 입출력패드가 형성되어 있는 반도체칩(20)이 중앙에 위치되어 있으며, 상기 반도체칩(20)의 저면에는 접착제(도시되지 않음)가 개재되어 칩탑재판(11)이 접착되고, 상기 칩탑재판(11)의 외주연에는 그 칩탑재판(11)과 일정거리 이격된채 방사상으로 길게 연장되어 다수의 리드(13)가 형성되어 있되, 그 리드(13)의 저면으로는 다수의 솔더볼랜드(14)가 형성되어 있는 리드프레임(10)이 구비되어 있다.
다음으로 상기 리드프레임(10)의 솔더볼랜드(14)를 제외한 저면 전체에는 절연성의 폴리이미드층(40)이 코팅되어 있으며, 상기 반도체칩(20)의 입출력패드와 리드프레임(10)의 리드(13)는 도전성와이어(30) 바람직하기로는 골드와이어(Au wire) 또는 알루미늄와이어(Al wire)로 본딩되어 있다.
상기 리드프레임(10)의 상면에는 반도체칩(20) 및 도전성와이어(30) 등을 외부 환경으로부터 보호하기 위해 봉지재(50) 바람직하기로는 액상봉지재(Glop top) 또는 에폭시몰딩컴파운드(Epoxy molding compound)로 봉지되어 있다.
한편, 상기 리드프레임(10)의 저면에 형성된 솔더볼랜드(14)에는 납(Pb), 주석(Sn), 니켈(Ni) 및 이들의 합금인 솔더볼(60)이 융착되어 차후 마더보드에 실장가능하게 되어 있다.
이와 같이 하여 본 발명에 의한 리드프레임(10)을 이용한 반도체패키지(100)는 리드프레임(10) 상면에만 봉지재(50)가 봉지되고, 리드프레임(10)의 저면에는 얇은 폴리이미드층(40)이 코팅됨으로써 초박형의 반도체패키지를 제공하게 되고, 또한 리드프레임(10)의 저면에 다수의 솔더볼(60)이 직접 융착되어 있음으로써 반도체칩(20)으로부터의 열을 상기 리드프레임(10) 및 솔더볼(60)을 통하여 마더보드에 직접 발산시킬 수 있게 된다.
또한 상기 리드프레임(10)의 저면에만 최종 입출력단자인 솔더볼(60)이 융착됨으로써 반도체패키지(100)의 부피를 최소화할 뿐만 아니라, 최종 입출력단자의 갯수를 대량으로 확보할 수 있게 된다.
다음으로 도3a 내지 도3g는 본 발명에 의한 리드프레임(10)을 이용한 반도체패키지(100)의 제조 방법을 도시한 순차 설명도이다.
먼저 대략 평판형의 금속판 바람직하기로는 구리(Cu),텅스텐(W) 및 니켈(Ni) 또는 이들의 합금으로 제조된 금속판에 통상적인 포토마스킹(Photo masking) 및 화학적 에칭(Etching) 방법을 이용하여 도2a 및 도3a에 도시된 것과 같이 칩탑재판(11), 솔더볼랜드(14)가 형성된 리드(13) 및 타이바(12) 등으로 이루어진 리드프레임(10)을 형성한다.(도3a)
이때 차후 반도체칩(20)과 도전성와이어(30)로 본딩되는 리드(13)의 선단인 본드핑거(15) 영역에는 은(Ag)을 도금하고, 또한 차후 솔더볼(60)이 융착될 솔더볼랜드(14)에는 금(Au) 및 니켈(Ni)을 도금한다.
다음으로 상기 리드프레임(10)의 저면 전체에 절연성의 폴리이미드층(40)을 코팅하거나 또는 폴리이미드 테이프를 접착한다.(도3b)
이어서, 상기 리드프레임(10)의 솔더볼랜드(14)가 위치된 부분의 폴리이미드층(40)은 화학적 에칭이나 레이저 식각 등을 통하여 상기 솔더볼랜드(14)가 대략 원형으로 외부에 개방되도록 한다.(도3c)
다음으로, 상기 리드프레임(10)의 칩탑재판(11)에 에폭시나 접착제 등을 이용하여 반도체칩(20)을 접착한다.(도3d)
이어서, 상기 반도체칩(20)의 입출력패드와 리드프레임(10)의 리드(13)에 형성된 본드핑거(15)를 도전성와이어(30) 바람직하기로는 골드와이어 또는 알루미늄와이어를 이용하여 본딩함으로써 반도체칩(20)과 리드(13)가 전기적으로 통전가능하게 한다.(도3e)
이어서, 상기 반도체칩(20) 및 도전성와이어(30) 등이 외부의 먼지나 습기 및 기계적 충격으로부터 보호될 수 있도록 리드프레임(10)의 상면을 봉지재(50) 바람직하기로는 액상봉지재 또는 에폭시몰딩컴파운드를 이용하여 봉지한다.(도3f)
마지막으로 상기 리드프레임(10)의 저면에 형성된 솔더볼랜드(14)에 솔더볼(60)을 안착시키고 고온의 퍼니스(Furnace) 등에 투입하여 솔더볼(60)이 상기 솔더볼랜드(14)에 확고히 융착되도록 한다.(도3g)
한편, 상기 솔더볼랜드(14)를 외부로 개방시키는 단계(도3c)는 상기의 봉지단계(도3f)가 완료된 후, 전술한 화학적 에칭이나 레이저 식각 등의 방법을 이용하여 실시할 수도 있다.
이와 같이 함으로써 본 발명에 의한 반도체패키지(100)의 제조 방법은 고가의 인쇄회로기판 등을 사용하지 않고 저가의 리드프레임(10)을 이용하여 비교적 간단한 방법에 의해 볼그리드어레이형 반도체패키지(100)를 제조할 수 있음으로써 저가인 동시에 열방출 성능이 뛰어나고 대량의 최종 입출력단자를 확보할 수 있는 반도체패키지(100)를 공급할 수 있게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서 본 발명에 의한 반도체패키지 및 그 제조 방법에 의하면, 리드프레임 상면에만 봉지재가 봉지되고, 리드프레임의 저면에는 얇은 폴리이미드층이 코팅됨으로써 초박형의 반도체패키지를 제공하게 되며, 또한 비교적 두꺼운 리드프레임의 저면에 솔더볼이 직접 융착됨으로써 반도체칩의 열을 상기 리드프레임 및 솔더볼을 통하여 마더보드 쪽으로 방출하도록 하여 열방출 성능이 뛰어난 효과가 있다.
또한 상기 리드프레임의 저면 전체에 최종 입출력단자인 솔더볼이 융착됨으로써 반도체패키지의 부피를 최소화할 뿐만 아니라, 최종 입출력단자의 갯수를 극대화할 수 있는 효과도 있다.
더불어 복잡하고 고가인 인쇄회로기판 등을 사용하지 않고 상대적으로 저가이며, 제조하기 쉬운 리드프레임을 이용함으로써 그 제조 방법이 간단하여 저렴하게 반도체패키지를 공급할 수 있는 효과가 있다.

Claims (3)

  1. 상부 표면에 다수의 입출력패드가 형성되어 있는 반도체칩과;
    상기 반도체칩의 저면에 접착제가 개재되어 칩탑재판이 접착되고, 상기 칩탑재판의 외주연에는 그 칩탑재판과 일정거리 이격된채 방사상으로 길게 연장되어 다수의 리드가 형성되어 있되, 그 리드의 저면으로는 다수의 솔더볼랜드가 형성되어 있는 리드프레임과;
    상기 리드프레임의 솔더볼랜드를 제외한 저면 전체에 코팅된 절연성의 폴리이미드층과;
    상기 반도체칩의 입출력패드와 리드프레임의 리드를 연결하는 도전성와이어와;
    상기 리드프레임의 상면에 접착된 반도체칩 및 도전성와이어 등을 외부 환경으로부터 보호하기 위해 리드프레임의 상면에 봉지된 봉지재와;
    상기 리드프레임 저면의 솔더볼랜드에 융착된 다수의 솔더볼을 포함하여 이루어진 것을 특징으로 하는 반도체패키지.
  2. 대략 평판형의 금속판에 포토마스킹(Photo masking) 및 에칭(Etching) 방법을 이용하여 칩탑재판, 솔더볼랜드가 형성된 리드 등을 형성하는 리드프레임 제조 단계와;
    상기 리드프레임의 저면 전체에 절연성의 폴리이미드층을 코팅하는 폴리이미드코팅단계와;
    상기 코팅된 폴리이미드층에서 리드프레임의 솔더볼랜드가 외부로 개방될 수 있도록 솔더볼랜드상의 폴리이미드층을 제거하는 솔더볼랜드 개방 단계와;
    상기 리드프레임의 칩탑재판에 반도체칩을 접착하는 반도체칩 접착 단계와;
    상기 반도체칩의 입출력패드와 리드프레임의 리드를 도전성와이어로 본딩하는 와이어본딩 단계와;
    상기 반도체칩 및 도전성와이어 등을 외부 환경으로부터 보호하기 위해 리드프레임의 상면을 봉지재로 봉지하는 봉지 단계와;
    상기 리드프레임 저면의 외부로 개방된 솔더볼랜드에 솔더볼을 융착하는 솔더볼 융착 단계를 포함하여 이루어진 반도체패키지의 제조 방법.
  3. 제2항에 있어서, 상기 솔더볼랜드 개방 단계는 봉지 단계가 완료된 후 실시하는 것을 특징으로 하는 반도체패키지의 제조 방법.
KR1019980048046A 1998-11-10 1998-11-10 반도체패키지 및 그 제조 방법 KR20000031818A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980048046A KR20000031818A (ko) 1998-11-10 1998-11-10 반도체패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980048046A KR20000031818A (ko) 1998-11-10 1998-11-10 반도체패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20000031818A true KR20000031818A (ko) 2000-06-05

Family

ID=19557746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980048046A KR20000031818A (ko) 1998-11-10 1998-11-10 반도체패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20000031818A (ko)

Similar Documents

Publication Publication Date Title
KR100583494B1 (ko) 반도체패키지
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
KR100260997B1 (ko) 반도체패키지
US5710695A (en) Leadframe ball grid array package
US6515356B1 (en) Semiconductor package and method for fabricating the same
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
US6080931A (en) Semiconductor package
US6242283B1 (en) Wafer level packaging process of semiconductor
JP3478139B2 (ja) リードフレームの製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
KR20000031818A (ko) 반도체패키지 및 그 제조 방법
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100381836B1 (ko) 반도체패키지
JPH11260850A (ja) 半導体装置およびその製造方法
KR100481926B1 (ko) 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
JPH0855856A (ja) 半導体装置とその製造方法
KR100379085B1 (ko) 반도체장치의봉지방법
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR20010066269A (ko) 반도체 패키지 및 그 제조방법
JP2006032773A (ja) 半導体装置
KR100337460B1 (ko) 반도체 장치
KR100337461B1 (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application