KR20000031467A - 반도체소자의 콘택 형성방법 - Google Patents

반도체소자의 콘택 형성방법 Download PDF

Info

Publication number
KR20000031467A
KR20000031467A KR1019980047520A KR19980047520A KR20000031467A KR 20000031467 A KR20000031467 A KR 20000031467A KR 1019980047520 A KR1019980047520 A KR 1019980047520A KR 19980047520 A KR19980047520 A KR 19980047520A KR 20000031467 A KR20000031467 A KR 20000031467A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
contact hole
epitaxial layer
interlayer insulating
contact
Prior art date
Application number
KR1019980047520A
Other languages
English (en)
Inventor
정영수
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980047520A priority Critical patent/KR20000031467A/ko
Publication of KR20000031467A publication Critical patent/KR20000031467A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 종래에는 분자구조가 큰 텅스텐을 사용함에 따라 반도체기판이 손상되는 것을 줄이기 위하여 배리어 금속층을 사용해야 하는 제조공정이 복잡해지는 문제점과; 배리어 금속층의 스퍼터링시에 반도체기판이 손상을 입는 문제점이 있었다. 따라서, 본 발명은 소자가 형성된 반도체기판의 상부전면에 층간절연막을 증착한 후, 사진식각공정을 통해 그 층간절연막의 일부를 식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀에 의해 노출된 반도체기판으로부터 에피택셜층을 성장시키는 공정과; 상기 에피택셜층의 저항값을 낮추기 위한 이온주입을 실시한 후, 상기 층간절연막이 노출될때까지 에피택셜층을 에치백하여 평탄화하는 공정과; 상기 반도체기판의 상부전면에 금속층을 증착하여 콘택홀에 매립된 에피택셜층과 접촉시키는 공정으로 이루어지는 반도체소자의 콘택 형성방법을 통해 콘택홀에 에피택셜층을 매립함에 따라 스텝 커버리지 특성의 열화에 따른 배선불량을 방지하고, 종래 배리어 금속층을 형성하는 공정을 생략하여 스퍼터링으로 인한 반도체기판의 손상을 차단할 수 있어 공정을 단순화할 수 있는 효과가 있다.

Description

반도체소자의 콘택 형성방법
본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 특히 콘택홀 매립물질로 텅스텐을 사용함에 따른 복잡한 공정을 단순화함과 아울러 반도체기판 표면의 손상(damage)을 차단하기에 적당하도록 한 반도체소자의 콘택 형성방법에 관한 것이다.
종래 반도체소자의 콘택 형성방법을 도1의 단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 반도체기판(1)의 상부에 게이트산화막(2)과 폴리실리콘(3)을 증착한 후, 패터닝하여 게이트를 형성한다.
그리고, 상기 게이트가 형성된 반도체기판(1)의 상부전면에 층간절연막(4)을 증착한 후, 사진식각공정을 통해 일부를 식각하여 콘택홀을 형성한다.
그리고, 상기 콘택홀이 형성된 반도체기판(1)의 상부전면에 배리어(barrier) 금속층(5)을 증착한다. 이때, 배리어 금속층(5)은 후속공정에서 형성되는 텅스텐층(6)에 의해 반도체기판(1)이 손상되는 것을 방지함과 아울러 반도체기판(1)과 텅스텐층(6)의 접착특성을 향상시키기 위하여 TiN/Ti/TiN막의 적층구조로 형성한다.
그리고, 상기 배리어 금속층(5)이 형성된 반도체기판(1)의 상부전면에 텅스텐층(6)을 형성하고, 상기 층간절연막(4)이 노출될때까지 텅스텐층(6)과 배리어 금속층(5)을 에치백(etch-back)하여 콘택홀을 매립한다.
그리고, 상기 반도체기판(1)의 상부전면에 금속층(7)을 증착하여 콘택홀에 매립된 텅스텐층(6)과 접촉시킨다.
그러나, 상기한 바와같은 종래 반도체소자의 콘택 형성방법은 콘택홀 매립물질로 분자구조가 큰 텅스텐을 사용함에 따라 반도체기판이 손상되며, 이 손상을 줄이기 위하여 배리어 금속층을 사용해야 하는 제조공정이 복잡해지는 문제점과; 배리어 금속층의 스퍼터링(sputtering)시 반도체기판이 손상을 입는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 콘택홀 매립물질로 텅스텐을 사용함에 따른 복잡한 공정을 단순화함과 아울러 반도체기판 표면의 손상을 차단할 수 있는 반도체소자의 콘택 형성방법을 제공하는데 있다.
도1은 종래의 기술에 따라 형성된 콘택을 보인 단면도.
도2는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
11:반도체기판 12:게이트산화막
13:폴리실리콘 14:층간절연막
15:에피택셜층 16:금속층
상기한 바와같은 본 발명의 목적을 달성하기 위한 콘택 형성방법의 바람직한 일 실시예는 소자가 형성된 반도체기판의 상부전면에 층간절연막을 증착한 후, 사진식각공정을 통해 그 층간절연막의 일부를 식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀에 의해 노출된 반도체기판으로부터 에피택셜(epitaxial)층을 성장시키는 공정과; 상기 에피택셜층의 저항값을 낮추기 위한 이온주입을 실시한 후, 상기 층간절연막이 노출될때까지 에피택셜층을 에치백하여 평탄화하는 공정과; 상기 반도체기판의 상부전면에 금속층을 증착하여 콘택홀에 매립된 에피택셜층과 접촉시키는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 콘택 형성방법의 바람직한 일 실시예를 도2a 내지 도2d의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 반도체기판(11)의 상부전면에 게이트산화막(12)과 폴리실리콘(13)을 증착하고 패터닝하여 게이트를 형성한 후, 그 게이트가 형성된 반도체기판(11)의 상부전면에 층간절연막(14)을 증착하고 사진식각공정을 통해 그 층간절연막(14)의 일부를 식각하여 콘택홀을 형성한다.
그리고, 도2b에 도시한 바와같이 상기 콘택홀에 의해 노출된 반도체기판(11)으로부터 에피택셜층(15)을 성장시킨다. 이때, 에피택셜층(15)은 콘택홀이 완전히 메워지도록 상기 층간절연막(14)의 상부까지 성장시킨다.
그리고, 도2c에 도시한 바와같이 상기 에피택셜층(15)의 저항값을 낮추기 위한 이온주입을 실시한 후, 상기 층간절연막(14)이 노출될때까지 에피택셜층(15)을 에치백하여 평탄화한다. 이때, 콘택홀에 에피택셜층(15)이 매립된 콘택이 형성된다.
그리고, 도2d에 도시한 바와같이 상기 콘택이 형성된 반도체기판(11)의 상부전면에 금속층(16)을 증착하여 콘택홀에 매립된 에피택셜층(15)과 접촉시킨다.
상기한 바와같은 본 발명에 의한 반도체소자의 콘택 형성방법은 콘택홀에 에피택셜층을 매립함에 따라 스텝 커버리지(step coverage) 특성의 열화에 따른 배선불량을 방지하고, 종래 배리어 금속층을 형성하는 공정을 생략하여 스퍼터링으로 인한 반도체기판의 손상을 차단할 수 있어 공정을 단순화할 수 있는 효과가 있다.

Claims (1)

  1. 소자가 형성된 반도체기판의 상부전면에 층간절연막을 증착한 후, 사진식각공정을 통해 그 층간절연막의 일부를 식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀에 의해 노출된 반도체기판으로부터 에피택셜층을 성장시키는 공정과; 상기 에피택셜층의 저항값을 낮추기 위한 이온주입을 실시한 후, 상기 층간절연막이 노출될때까지 에피택셜층을 에치백하여 평탄화하는 공정과; 상기 반도체기판의 상부전면에 금속층을 증착하여 콘택홀에 매립된 에피택셜층과 접촉시키는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
KR1019980047520A 1998-11-06 1998-11-06 반도체소자의 콘택 형성방법 KR20000031467A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980047520A KR20000031467A (ko) 1998-11-06 1998-11-06 반도체소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980047520A KR20000031467A (ko) 1998-11-06 1998-11-06 반도체소자의 콘택 형성방법

Publications (1)

Publication Number Publication Date
KR20000031467A true KR20000031467A (ko) 2000-06-05

Family

ID=19557385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047520A KR20000031467A (ko) 1998-11-06 1998-11-06 반도체소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR20000031467A (ko)

Similar Documents

Publication Publication Date Title
US6534361B2 (en) Method of manufacturing a semiconductor device including metal contact and capacitor
JPH08204014A (ja) 半導体装置とその製造方法
JPH0754809B2 (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
KR101088207B1 (ko) 반도체 소자의 제조 방법
US4711699A (en) Process of fabricating semiconductor device
KR100187686B1 (ko) 반도체 소자의 금속층 형성 방법
KR20000031467A (ko) 반도체소자의 콘택 형성방법
KR20000073501A (ko) 반도체 소자의 접촉구 형성 방법
KR100271426B1 (ko) 반도체소자의콘택형성방법
KR100336770B1 (ko) 커패시터 형성방법
KR100546127B1 (ko) 반도체 소자 제조방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR100265850B1 (ko) 반도체장치의금속배선형성방법
KR0161882B1 (ko) 반도체장치의 제조방법
KR100339026B1 (ko) 반도체소자의금속배선형성방법
KR100260817B1 (ko) 반도체장치의플러그형성방법
KR100564803B1 (ko) 비아 플러그 형성 방법
KR100230735B1 (ko) 반도체 소자의 제조방법
KR100316525B1 (ko) 반도체소자의 비트라인 형성방법
KR100871741B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20020053542A (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100197671B1 (ko) 반도체 소자의 비아콘택홀 형성방법
KR960006701B1 (ko) 반도체 장치의 금속배선 형성방법
KR0140445B1 (ko) 반도체장치의 금속배선 형성방법 및 구조

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination