KR20000028921A - 반도체 시험장치의 프로그램 작성 시스템 - Google Patents

반도체 시험장치의 프로그램 작성 시스템 Download PDF

Info

Publication number
KR20000028921A
KR20000028921A KR1019990043360A KR19990043360A KR20000028921A KR 20000028921 A KR20000028921 A KR 20000028921A KR 1019990043360 A KR1019990043360 A KR 1019990043360A KR 19990043360 A KR19990043360 A KR 19990043360A KR 20000028921 A KR20000028921 A KR 20000028921A
Authority
KR
South Korea
Prior art keywords
program
function
test
setting
variable
Prior art date
Application number
KR1019990043360A
Other languages
English (en)
Other versions
KR100339697B1 (ko
Inventor
오야마치아키
하세베주니치
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR20000028921A publication Critical patent/KR20000028921A/ko
Application granted granted Critical
Publication of KR100339697B1 publication Critical patent/KR100339697B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/30Creation or generation of source code
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912Tester/user interface

Abstract

화면상에 표시된 각종 정보를 보면서 프로그램을 작성하는 반도체 시험 장치의 프로그램 작성 시스템을 개시한다. 시퀀스 설정 화면에 포함되는 어느 한 프로그램 셀을 지정함으로써, 주목하는 명령의 실행 순서를 설정하고, 펑션 설정 화면을 사용함으로써, 이 명령에 대응하는 반도체 시험용 함수와 이 함수에 부수하는 파라메터값을 설정한다.

Description

반도체 시험장치의 프로그램 작성 시스템{Program production system for semiconductor tester}
본 발명은 반도체 시험장치에서 사용되는 디바이스 테스트 프로그램을 작성하는 반도체 시험장치의 프로그램 작성 시스템에 관한 것이다.
종래부터, 각종 반도체 장치에 대해 소정의 동작 시험을 실시하는 반도체 시험장치가 알려져 있다. 예를 들면, 피측정 디바이스로서의 반도체 디바이스 (semiconducotr device)에는 반도체 메모리, 로직 IC, 리니어 IC 등이 있으며, 각 각의 반도체 디바이스에 적합한 반도체 시험장치가 사용된다.
이와 같은 각종 반도체 시험장치는 이용자에 의해 작성된 소정의 디바이스 테스트 프로그램을 실행함으로써, 소정의 기능 시험이나 DC 시험을 실시하는 것으로, 이 반도체 시험장치에는 이용자에 의한 각종 동작 지시의 입력이나 시험 결과의 표시 등을 수행하는 제어장치가 접속되어 있다.
일반적으로, 이 제어장치에는 컴퓨터가 사용되고 있으며, 반도체 시험장치를 제어하는 기능 외에, 이용자가 디바이스 테스트 프로그램을 작성하는 기능을 가지고 있고, 프로그램 작성장치로서도 사용된다. 이용자가 이 제어장치를 이용하여 디바이스 테스트 프로그램을 작성하는 순서는, 일반적인 프로그램을 작성하는 순서와 동일하다. 먼저, 에디터에 의해 소오스 프로그램을 작성하고, 이어 컴파일러를 이용하여 이 소오스 프로그램으로부터 오브젝트 프로그램을 작성한다. 그 후, 디버거 (debugger)를 이용하여 이 오브젝트 프로그램의 디버그(debug) 작업을 시행함으로써 에러(error) 개소의 유무를 조사한다. 에러 개소가 검출된 경우에는, 소오스 프로그램의 대응하는 개소를 에디터를 이용하여 수정한 후, 재차 컴파일러를 이용하여 오브젝트 프로그램을 작성한다. 에러 개소가 없어질 때까지, 이 소오스 프로그램의 수정, 오브젝트 프로그램의 작성, 디버그의 각 작업이 반복된다.
그런데, 상술한 종래의 반도체 시험장치에서는 반도체 시험장치 특유의 하드웨어에 대한 입출력 제어나, 각종 동작 지시를 하는 레지스터에 대해 데이터의 읽고쓰기(read-write)를 수행하는 전용 드라이버가 필요하며, 내부의 테스터 프로세서에서 사용되는 오퍼레이팅 시스템(이하, 「OS」 라 한다)은 반도체 시험장치의 제조 메이커 등에서 개발된 독자적인 것이 사용되고 있었다. 이 때문에, 이 OS 개발에 공정수가 많이 걸린다는 문제가 있었다. 또한, 범용적인 OS를 사용하여 그 커널(kernel)을 일부 변경, 추가함으로써, 반도체 시험장치에 대응하는 독자적인 OS를 개발하는 것이 일반적으로 이루어지는데, 그 경우에는 OS의 규모가 커지는 문제가 있다.
또한, 전용 OS상에서 실행되는 디바이스 테스트 프로그램도 이 반도체 시험장치에 대응하는 독자적인 것이 사용되기 때문에, 이 디바이스 테스트 프로그램을 작성하는 이용자는 이 디바이스 테스트 프로그램에 특유의 각종 커맨드(command)나 함수를 매뉴얼을 참조하면서 찾아서 원하는 기능을 실현하게 되어, 프로그램 작성에 시간이 걸린다는 문제가 있었다.
더우기, 이용자가 직접 작성할 수 있는 것은, 디바이스 테스트 프로그램의 소오스 프로그램이기 때문에, 디버그 작업에 의해 오브젝트 프로그램의 에러 개소를 검출한 후에, 소오스 프로그램의 대응하는 개소를 에디터를 사용하여 수정하고, 재차 컴파일러에 의해 오브젝트 프로그램으로 변환하여 실행할 필요가 있으며, 에러 개소가 많은 경우에는 일련의 디버그 작업에 매우 많은 공정수가 요구된다는 문제가 있었다.
본 발명은 이와 같은 점을 감안하여 창작된 것으로, 그 목적은 OS나 테스트 프로그램 개발에 필요한 수고를 저감할 수 있으며, 디버그 작업을 간략화할 수 있는 반도체 시험장치의 프로그램 작성 시스템을 제공하는 것에 있다.
하나의 바람직한 실시형태에 있어서, 본 발명에 따른 반도체 시험장치의 프로그램 작성 시스템에서는 프로그램에 포함되는 각 명령의 실행순서를 시퀀스 (squence) 설정화면상에 표시된 프로그램 셀의 위치를 지정하는 것만으로 설정할 수 있으며, 각 명령의 내용인 반도체 시험용 함수를 펑션(function) 설정화면에 표시된 다수의 함수 중에서 선택함으로써 설정할 수 있고, 게다가 그 함수에 파라메터가 필요한 경우에는 그 설정도 이 펑션 설정화면상에서 할 수 있다. 따라서, 화면상에 표시된 각종 정보를 보면서 프로그램의 작성을 행할 수 있으며, 매뉴얼 등을 거의 참조할 필요가 없기 때문에, 프로그램 작성에 요하는 수고를 대폭 삭감할 수 있다.
특히, 펑션 설정수단에 의해 설정된 함수의 종류에 대응하는 소정의 코드와, 이 함수에 대응하여 파라메터 계산수단에 의해 실행 형식으로 변환된 후의 파라메터값을 한 조로 하여, 시퀀스 설정수단에 의해 설정된 실행 순서대로 나열함으로써, 오브젝트로서의 프로그램을 작성하는 것이 바람직하다. 이와 같은 프로그램을 작성함으로써, 컴파일러 작업을 수행하지 않고 직접적으로 실행가능한 프로그램을 얻을 수 있기 때문에 프로그램의 디버그를 실행할 때에는, 편집과 디버그의 대상이 되는 프로그램이 공통적이 되어 디버그 작업에 요하는 공정수를 대폭 삭감할 수 있다.
또한, 프로그램의 각 명령에 대응하는 함수 및 이에 수반되는 파라메터는 C언어의 함수 및 이에 대응하는 파라메터의 각각에 대응하고 있는 것이 바람직하다. C 언어를 이용하여 프로그램을 작성함으로써 대부분의 범용적인 오퍼레이팅 시스템이나 프로세서를 사용하여 실행 가능한 프로그램을 작성할 수 있기 때문에, 반도체 시험장치에 특유의 오퍼레이팅 시스템을 개발하여 사용하는 경우에 비하면, 이 개발에 필요한 공정수가 대부분 필요없어지게 된다.
또한, 작성 대상이 된 프로그램을 실행함으로써 디버그 동작을 수행하는 디버그 실행수단을 추가로 구비하는 것이 바람직하다. 작성된 프로그램을 그대로 실행할 수 있기 때문에, 프로그램의 작성, 편집 작업과 병행하여 디버그 작업을 할 수 있으며, 프로그램 작성의 작업 효율을 향상시킬 수 있다.
또한, 작성된 프로그램을 그대로 실행할 수 있기 때문에, 프로그램 작성에 사용한 프로그램 셀의 일부에 디버그 동작시에 처리를 중단하는 브레이크 포인트 (breakpoint)를 설정하는 것이 가능해져서, 디버그 작업을 고려에 넣은 효율적인 프로그램 작성을 할 수 있다. 특히, 이 브레이크포인트의 설정을, 프로그램 작성시나 편집시에 함으로써, 디버그시 그 때마다 브레이크 포인트를 설정할 필요가 없기 때문에, 디버그 작업을 더욱 효율적으로 수행하는 것이 가능해진다.
도 1은 본 실시형태에 따라 작성되는 디바이스 테스트 프로그램이 사용되는 반도체 시험장치의 전체 구성을 나타내는 도면.
도 2는 디바이스 테스트 프로그램의 개략적인 구성을 나타내는 도면.
도 3은 디바이스 테스트 프로그램의 작성을 지원하는 프로그램 작성장치의 구성을 나타내는 도면.
도 4는 메인 윈도우 초기화면의 표시예를 나타내는 도면.
도 5는 「File」에 대응하는 풀 다운 메뉴를 나타내는 도면.
도 6은 「Function」에 대응하는 풀 다운 메뉴를 나타내는 도면.
도 7은 「Variable」에 대응하는 풀 다운 메뉴를 나타내는 도면.
도 8은 「Breakpoint」에 대응하는 풀 다운 메뉴를 나타내는 도면.
도 9는 「File」의 풀 다운 메뉴에서 「New」가 선택된 경우의 메인 윈도우의 표시예를 나타낸 도면.
도 10은 「Function」에 대응하는 풀 다운 메뉴 중에서 「Counter」가 선택된 경우의 표시예를 나타내는 도면.
도 11은 변수를 정의하는 변수 정의 윈도우의 표시예를 나타내는 도면.
도 12는 메인 윈도우 상의 프로그램 표시예를 나타내는 도면.
도 13은 「Variable」에 대응하는 풀 다운 메뉴 중에서 「Display」가 선택된 경우의 변수 표시 윈도우의 표시예를 나타내는 도면.
이하, 본 발명을 적용한 일 실시형태의 반도체 시험장치에 대해 도면을 참조하면서 설명한다.
[반도체 시험장치]
도 1은 본 실시형태에서 작성되는 디바이스 테스트 프로그램이 사용되는 반도체 시험장치의 전체 구성을 나타내는 도면이다. 도 1에 나타낸 반도체 시험장치 (100)는 피측정 디바이스(150)에 대해 소정의 시험을 실시하기 위해, 테스터 제어부(110), 테스터 버스(120), 테스터 본체(130)를 포함하여 구성되어 있다.
테스터 제어부(110)는 테스터 본체(130)의 동작을 제어하기 위한 것으로, 소정의 오퍼레이팅 시스템(OS) 상에서 동작하는 테스터 버스 드라이버, 코드 해석 프로그램, 디바이스 테스트 프로그램을 포함하고 있다. 본 실시형태의 반도체 시험장치(100)에서 사용되는 오퍼레이팅 시스템은 범용적인 것으로, 적어도 C 언어로 작성된 프로그램을 실행하는 기능을 가지고 있다. 디바이스 테스트 프로그램은 이용자가 반도체 시험장치(100)를 이용하여 피측정 디바이스(150)에 대해 어떤 시험을 실시하고 싶은지를 기술한 것으로, 주로 이용자 자신에 의해 작성된다.
도 2는 디바이스 테스트 프로그램의 개략적인 구성을 나타내는 도면이다. 본 실시형태의 반도체 시험장치(100)에서 사용되는 디바이스 테스트 프로그램은 실행순서대로 나열된 복수의 명령(1, 2,...., n)에 의해 구성되는 오브젝트로서 제공되고 있다. 각 명령은 C 언어의 함수에 대응하는 소정의 오퍼레이션 코드(이하, 「OP 코드」라 한다)와, 이 함수가 갖는 각종 파라메터의 구체적인 값이 조합되어 있다. 이 파라메터값은 C 언어의 오브젝트(object) 프로그램을 작성한 경우에, 각 함수에 대응하여 생성되는 파라메터의 구체적인 값 그 자체가 설정된다. 또한, OP 코드는 C 언어의 함수 그 자체는 아니며, C 언어의 함수에 1:1로 대응되는 소정의 코드가 할당되어 있다.
코드 해석 프로그램은 디바이스 테스트 프로그램 실행시에, 디바이스 테스트 프로그램의 각 명령에 포함되는 OP 코드를 해석하여 실행 가능한 코드로 변환한다. 상술한 바와 같이, 디바이스 테스트 프로그램의 각 명령에 포함되는 파라메터값은 그대로 실행가능한 형식을 갖고 있기 때문에, 이 코드 해석 프로그램에서는 파라메터값을 계산하는 처리 등은 실시하지 않고, 단순히 OP 코드를 실행가능한 형식으로 변환하는 처리만이 실시된다. 이와 같이 디바이스 테스트 프로그램을 실행하기 위해 이루어지는 코드 해석 처리는 비교적 간단한 처리에 의해 실행 형식의 코드로 변환할 뿐이기 때문에, OS 레벨로 제공되는 것이 아니라 OS상에서 실행되는 어플리케이션(application) 프로그램으로서 제공된다.
테스터 버스 드라이버는 테스터 버스(120)를 통해 각종 데이터를 주고받기 위한 것으로, 기능 시험이나 DC 시험 등에 필요한 각종 설정 데이터를 테스터 본체(130)로 보내거나, 테스터 본체(130)에서 출력되는 시험 결과를 수취하거나 하는 제어를 한다.
또한, 도 1에 도시된 테스터 본체(130)는 테스터 제어부(110)에 의한 제어에 따라 피측정 디바이스(150)에 대해 기능 시험이나 DC 시험, RF 시험(고주파 시험)등의 각종 시험을 실시하기 위한 것으로, 레지스터(132), 메모리(134), 시험실행부 (136)를 포함하여 구성되어 있다.
레지스터(132)는 테스터 제어부(110)와의 사이에서 주고받는 동작 지시나 각종 데이터를 격납한다. 레지스터(132)에 격납된 데이터는 직접 또는 메모리(134)를 통해 시험실행부(136)로 보내진다. 또한, 시험실행부(136)에서 출력되는 시험 결과 데이터는 일단 레지스터(132)나 메모리(134)에 격납된 후, 레지스터(132)를 통해 테스터 제어부(110)로 보내진다. 시험실행부(136)는 피측정 디바이스(150)에 대해 기능 시험 등을 실시하기 위해 필요한 각종 구성(예를 들면, 패턴 발생기나 타이밍 발생기, DC 유니트 등)을 포함하고 있으며, 피측정 디바이스(150)에 실제로 입력하는 각종 신호를 생성함과 동시에, 피측정 디바이스(150)의 출력 핀에 나타나는 데이터를 측정한다.
이와 같이, 본 실시형태의 반도체 시험장치(100)에서 사용되는 디바이스 테스트 프로그램은 C 언어를 기본으로 한 구조를 가지고 있으며, 실행시에 각 명령에
포함되는 OP 코드를 해석하는 것만으로 원하는 시험 동작을 할 수 있다. 따라서, 디바이스 테스트 프로그램에 대응하는 독자적인 커널을 갖는 OS를 사용할 필요가 없으며, C 언어를 실행가능한 범용적인 OS를 사용할 수 있다. 이 때문에, OS 개발에 필요한 공정수가 거의 불필요해지며, 게다가 개발에 의해 추가할 커널이 없기 때문에 OS의 방대화를 방지할 수 있다.
[프로그램 작성 장치]
이어, 상술한 반도체 시험장치(100)에서 사용되는 디바이스 테스트 프로그램의 작성 방법에 대해 설명한다. 도 3은 디바이스 테스트 프로그램의 작성을 지원하는 프로그램 작성장치의 구성을 나타내는 도면이다. 통상, 반도체 시험장치(100)에 접속되며, 이용자에 의한 각종 동작 지시의 입력이나 시험 결과의 표시를 실행하는 워크 스테이션을 이용하여 디바이스 테스트 프로그램 작성이 이루어지기 때문에, 이 워크 스테이션에 의해 도 3에 나타낸 프로그램 작성장치가 실현된다.
도 3에 나타낸 바와 같이, 본 실시형태의 프로그램 작성장치(1)는 메모리에 격납된 각종 프로그램을 프로세서에 의해 실행함으로써 실현되는 프로그램 작성처리부(10)와, 디바이스 테스트 프로그램을 작성하는 이용자와의 사이의 맨-머신 인터페이스(man-machine interface)를 실현하는 디스플레이 장치(30), 키보드(32), 마우스(34)와, 작성한 프로그램을 보존하는 하드 디스크 장치(36)를 포함하여 구성되어 있다.
상술한 프로그램 작성처리부(10)는 범용적인 오퍼레이팅 시스템(OS)상에서 동작하는 시퀀스 에디터(12)를 가지고 있다. 이 시퀀스 에디터(12)에는 디바이스 테스트 프로그램을 작성, 편집하기 위해 필요한 시퀀스 설정부(14), 펑션 설정부 (16), 파라메터 계산부(18) 이외에, 디바이스 테스트 프로그램의 디버그 작업을 수행하기 위해 필요한 디버그 실행부(20)가 포함되어 있다. 또한, 상술한 범용적인 OS(28)에는 GUI(그래피컬 유저 인터페이스; graphical user interface) 처리부(26)가 포함되어 있으며, 파라메터 계산부(18) 이외의 시퀀스 설정부(14), 펑션 설정부 (16), 디버그 실행부(20)에 의한 각 동작에서는 GUI에 의해 이용자와의 사이의 각종 데이터 입출력이 행해진다. 또한, 이 OS가 GUI 기능을 서포트로 하고 있지 않은 경우에는 OS상에서 동작하는 어플리케이션 프로그램에 의해 GUI 기능이 서포트되도록 하여도 된다. GUI 기능을 사용함으로써, 이용자는 디스플레이 장치(30)에 표시된 소정의 조작화면을 보면서, 키보드(32)를 이용하여 각종 설정 데이터를 직접 입력하거나, 또는 화면상의 소정 개소(箇所)를 마우스(34)를 이용하여 클릭함으로써, 필요한 입력 작업을 수행할 수 있다.
이어, 이용자가 프로그램 작성장치(1)를 이용하여 디바이스 테스트 프로그램의 작성이나 디버그를 수행하는 경우의 구체적인 순서를 설명한다. 디스플레이 장치(30)의 화면상에는 시퀀스 에디터(12)의 기동용 버튼이 표시되어 있으며, 이용자는 이 버튼을 마우스(34)로 클릭함으로써, 시퀀스 에디터를 기동시킨다. OS(28)는 GUI 처리부(26)에 의해 화면상의 조작 상황을 감시하고 있으며, 이 기동용 버튼이 클릭되면, 시퀀스 에디터(12)를 기동한다. 이후, 시퀀스 에디터(12)를 사용한 디바이스 테스트 프로그램의 작성, 편집작업과 디버그 작업이 실행가능한 상태가 된다.
먼저, 시퀀스 에디터(12)는 기동 직후에 메인 윈도우(main window)의 초기 화면을 표시한다. 도 4는 메인 윈도우 초기화면의 표시예를 나타내는 도면이다. 메인 윈도우 초기화면의 메뉴 바에는 「File」, 「Edit」, 「Create」, 「Function」, 「Variable」, 「BreakPoint」의 각 항목이 포함되어 있다. 이 중 어느 한 항목이 이용자에 의해 클릭되면, 각 항목에 대응하는 풀 다운 메뉴가 표시된다. 이하, 대표적인 항목에 대응하는 풀 다운 메뉴의 내용에 대해 간단하게 설명한다.
도 5는 File(파일)에 대응하는 풀 다운 메뉴를 나타내는 도면이다. 「File」은 프로그램의 보존이나 읽기, 인쇄 등을 지시하기 위한 것으로, 예를 들면, 이 풀 다운 메뉴로는 「New」, 「Open」, 「Save」, 「Print」, 「Close」 등이 포함되어 있다. 디바이스 테스트 프로그램(이하, 단순히 「프로그램」이라 칭한다)을 신규로 작성할 경우에는 New(뉴)가 선택된다. 또한, 작성한 프로그램을 보존할 경우에는 Save(세이브)가 선택된다. 보존되어 있는 프로그램을 읽어내 수정 등을 할 경우에는, Open(오픈)이 선택된다.
도 6은 Function(펑션)에 대응하는 풀 다운 메뉴를 나타내는 도면이다. 「Function」은 프로그램 작성시에 각 명령의 상세 내용인 함수를 지정하기 위한 것으로, 「Calculate」, 「Control」, 「Counter」, 「DC」, 「DSP」, 「RF」, 「System-I/F」 등이 포함되어 있다. 각 항목은 설정가능한 많은 함수를 그룹별로 나눈 것으로, 이 풀 다운 메뉴 중에서 어느 한 항목이 선택되면, 다시 각 항목에 대응하는 복수의 함수가 포함되는 펑션 설정 화면이 표시되고, 그 중에서 원하는 함수를 선택할 수 있도록 되어 있다. 예를 들면, 「Calculate」에는 수치연산처리용의 각종 함수가 포함된다. 「Control」에는 프로그램 제어용의 각종 함수("if"나 "or" 등)가 포함된다. 「Counter」에는 카운터류의 제어용의 각종 함수가 포함된다. 「DC」, 「DSP」, 「RF」의 각각에는 반도체 시험장치(100) 내의 시험실행부 (136)에 구비한 DC 유니트, DSP 유니트, RF 유니트(도시되지 않음) 제어용의 각종 함수가 포함된다.
이와 같이 설정가능한 함수, 즉 명령을 미리 그룹별로 나눠 표시함으로써, 이용자는 그 중에서 사용하고 싶은 것을 선택할 수 있기 때문에, 그 때마다 원하는 기능을 갖는 함수를 매뉴얼 책을 조사하여 찾아내는 수고가 들지 않으며, 프로그램 작성의 숙련자가 아니더라도 용이하게 프로그램을 작성할 수 있다. 풀 다운 메뉴 중 어느 한 항목이 선택된 후에 표시되는 화면의 구체예에 대해서는 후술한다.
도 7은 Variable(베리어블)에 대응하는 풀 다운 메뉴를 나타내는 도면이다. 예를 들면, 프로그램에서 사용할 변수를 정의하는 「Define」과, 변수의 내용을 표시하는 「Display」가 포함된다. 도 8은 BreakPoint(브레이크포인트)에 대응하는 풀 다운 메뉴를 나타내는 도면이다. 예를 들면, 디버그용 브레이크포인트의 설정을 모두 해제하는 「Clear All」이 포함된다. 브레이크포인트의 설정에 대해서는 후술한다.
[프로그램의 작성동작]
이어, 상술한 기동 직후의 메인 윈도우의 초기화면으로부터 신규 프로그램을 작성하는 동작순서를 설명한다.
예를 들면, 완전히 신규로 프로그램을 작성할 경우에는 이용자는 도 4에 나타낸 메인 윈도우의 메뉴 바 내의 「File」을 클릭하여, 도 5에 나타낸 풀 다운 메뉴를 표시시킨 후에, 이 풀 다운 메뉴에 포함되는 「New」를 클릭한다.
도 9는 File의 풀 다운 메뉴에서 「New」가 선택된 경우의 메인 윈도우의 표시예를 나타내는 도면이다. 도 9에 나타낸 바와 같이, 풀 다운 메뉴 중에서 「New」가 선택되면, 메인 윈도우에, 실행제어버튼 표시부(200)와 프로그램 표시부(210)가 새로이 표시된다. 이 프로그램 표시부(210)가 포함되는 메인 윈도우가 시퀀스 설정화면에 대응한다.
실행제어버튼 표시부(200)에는 「Debug」, 「Edit」, 「Start」, 「Reset」, 「Cont」, 「Next」, 「Step」의 각 버튼이 포함되어 있다. 신규로 프로그램을 작성할 경우나, 이미 작성되어 등록되어 있는 프로그램을 독출한 후에 수정을 가할 경우 등의 편집 작업에서는 「Edit」 버튼이 선택되며, 이후 시퀀스 설정부(14)에 의한 프로그램의 실행 시퀀스의 설정 동작이 개시된다. 또한, 「Edit」 이외의 각 버튼은 주로 디버그용이며, 각각이 선택된 경우의 상세한 동작에 대해서는 후술한다. 또한, 그 시점에서 선택 불가능한 버튼은 비표시상태가 된다. 예를 들면, 「Edit」 버튼이 선택된 경우에는 「Debug」 버튼과 「Start」 버튼만이 유효하게 되며, 그 이외의 버튼은 선택 불가능한 비표시상태가 된다.
또한, 프로그램 표시부(210)는 테스트 셀(212)과 프로그램 셀(214)을 포함하고 있다. 테스트 셀(212)에는 테스트 번호와 간단한 테스트의 내용이 포함되어 있으며, 한 프로그램에 하나의 테스트 셀(212)이 대응되어 있다. 또한, 프로그램 셀(214)에는 좌단에 브레이크열(216)이 포함되어 있으며, 이어 시퀀스 번호와 이 시퀀스 번호의 프로그램 스테이트먼트가 포함되어 있다. 이 브레이크열은 디버그시의 브레이크포인트를 설정하기 위한 것이다. 신규로 프로그램을 작성할 경우에는 도 9에 나타낸 바와 같이, 연속된 시퀀스 번호만이 설정된 복수의 프로그램 셀이 포함된 프로그램 표시부(210)가 표시된 상태에 있다.
이와 같은 상태에서 프로그램을 작성할 경우에는, 이용자는 스테이트먼트를 입력하고 싶은 프로그램 셀을 마우스(34)를 이용하여 클릭하여 어느 한 프로그램 셀만을 편집 가능한 상태로 한 후에, 메뉴 바에 포함되는 「Function」을 클릭하여 도 6에 나타낸 풀 다운 메뉴를 표시시키고, 그 중에서 설정하고 싶은 함수 그룹을 선택한다.
도 10은 도 6에 나타낸 「Function」의 풀 다운 메뉴 중에서 「Counter」가 선택된 경우의 표시예를 나타낸 도면이다. 펑션 설정부(16)는 「Function」의 풀 다운 메뉴 중에서 어느 한 함수 그룹이 선택되면, 선택된 함수 그룹에 대응하는 펑션 설정 화면인 윈도우(도 10에 나타낸 예에서는 카운터 윈도우(Counter Window))를 디스플레이(30)에 표시한다.
도 10에 나타낸 카운터 윈도우에 있어서, 왼쪽 위의 함수 선택영역(300)에는 함수 그룹 「Counter」에 포함되는 복수의 함수가 일람 표시되어 있으며, 이 중 어느 하나를 이용자가 클릭하면, 펑션 설정부(16)는 이 클릭된 함수의 간단한 설명을 함수 선택영역(300)의 하측에 표시함과 동시에, 이 클릭된 함수에 대응하는 파라메터의 구체적인 값을 설정하기 위한 파라메터 설정영역(302)을 함수선택 영역(300)의 오른쪽란에 표시한다.
예를 들면, 함수로서 「read fail」이 클릭되면, 펑션 설정부(16)는 그 내용 표시 「지정된 테스트 번호의 시험결과를 지정된 변수로 격납합니다」를 수행함과 동시에 이 함수에 대응하는 파라메터인 테스트 번호(test-no.)의 지정과 변수(var)의 지정을 할 수 있는 파라메터 설정영역(302)을 표시한다.
도 10에 나타낸 예에서는, 테스트 번호로서 고정값인 「4300」이 설정되어 있으며, 시험 결과를 격납하는 변수로서 「faildata」가 설정되어 있다. 또한, 변수를 사용할 경우에는 그 변수의 사이즈나 형태를 지정할 필요가 있기 때문에 전용 변수정의화면을 표시시켜 이미 사이즈나 형태 등이 정의된 변수 중에서 어느 하나를 선택하는 것이 바람직하다. 이와 같이 변수를 지정하도록 하면, 사이즈나 형태 등이 정의되지 않은 변수를 사용할 경우에 발생하는 에러 발생을 미연에 방지할 수 있다.
도 11은 변수 정의를 행하는 변수정의 윈도우(Define Variable Window)의 표시예로, 도 10에 나타낸 카운터 윈도우에 있어 파라메터 설정영역(302) 내의 「select」 버튼이 클릭되었을 때에 표시되는 윈도우의 구체예가 나타나 있다. 설정가능한 변수의 종류로서, user(유저 변수), GLOBAL(실수형의 시스템 변수), FK(논리형의 시스템 변수)가 있다. 이용자가 정의하고자 하는 변수의 종류에 대응하는 버튼이 클릭되면, 그 시점에서 정의되고 있는 변수의 내용이 변수 테이블(Variable table)에 표시된다. 예를 들면, faildata는 『사이즈(size)가 1로서 타입(type)이 정수형(int) 변수이며, 코멘트(comment)는 fail data area』라는 내용에서 이미 정의되어 있으며, 이와 같은 내용의 변수 「faildata」를 그대로 사용할 경우에는, 도 11에 나타낸 변수정의화면 왼쪽 아래의 「OK」 버튼을 클릭함으로써, 도 10에 나타낸 파라메터 설정영역(302) 내의 변수 지정이 이루어진다.
또한, 이미 정의되어 있는 변수의 내용을 변경하고 사용하고 싶은 경우에는, 변수 테이블 중에서 내용을 변경하고 싶은 변수를 클릭하여 정의내용 입력영역 (400)에 그 함수의 정의내용을 표시시키고 필요에 따라 정의 내용을 변경한 후에, 「변경(change)」 버튼을 클릭하여 이 내용 변경을 유효하게 한 후에, 「OK」 버튼을 클릭하면 된다.
또한, 새로운 변수를 정의하여 사용하고 싶은 경우에는, 정의내용 입력영역 (400)에 정의하고 싶은 함수의 명칭(name), 사이즈, 코멘트, 형태를 입력한 후에, 「추가(add)」 버튼을 클릭하여 이 변수를 변수 테이블에 추가한 후에, 「OK」 버튼을 클릭하면 된다.
도 10에 나타낸 카운터 윈도우를 이용한 함수의 선택과 이 함수에 대응하는 파라메터의 설정이 종료된 후에, 화면 왼쪽 아래의 「OK」 버튼이 클릭되면, 펑션 설정부(16)는 이 설정내용을 시퀀스 설정부(14)로 보내고, 시퀀스 설정부(14)는 이 수취한 설정 내용을 도 9에 나타낸 그 시점에서 설정 대상으로서 선택되어 있는 프로그램 셀(214)의 스테이트먼트로서 설정한다.
이와 같이 하여 각 시퀀스 번호의 프로그램 셀(214)마다, 스테이트먼트에 포함되는 함수와 그 파라메터가 설정된다. 도 12는 이와 같이 하여 각 시퀀스 번호에 대응하는 스테이트먼트를 입력하여 작성된 프로그램의 일예를 나타내는 도면이다. 예를 들면 시퀀스 번호(21)에, 도 10에 나타낸 카운터 윈도우를 이용하여 설정된 함수 「read fail」을 이용한 스테이트먼트가 포함된다. 다른 시퀀스 번호에 대응하는 각 스테이트먼트도 동일하며, 함수의 선택과 이 선택된 함수에 대응하는 파라메터의 지정을 수행함으로써 설정된다.
그런데, 본 실시형태의 프로그램은 메인 윈도우상에서는 이용자가 편집하기 쉽게 도 12에 나타낸 표시형태를 가지고 있지만, 프로그램 작성처리부(10)의 내부에서는 도 2에 나타낸 오브젝트로서 취급된다. 즉, 각 스테이트먼트 번호에 대해 함수와 그 파라메터가 설정된 시점에서, 시퀀스 설정부(14)는 이 시퀀스 번호에 대응하는 순번이 되도록 명령의 배열을 설정하고, 펑션 설정부(16)는 이 함수와 1:1로 대응하는 OP 코드로 변환한다. 또한, 파라메터 계산부(18)는 펑션 설정부(16)에 의해 설정된 각 함수의 파라메터에 대응하는 실행시의 구체적인 값을 계산한다. 이와 같이 하여, 각 명령의 배열 및 그 내용인 OP 코드와 파라메터의 구체적인 값이 설정되며, 도 2에 나타낸 오브젝트로서의 디바이스 테스트 프로그램이 작성된다.
또한, 각 함수의 파라메터값이 고정값으로서 설정되어 있는 경우에는 바로 그 구체적인 값이 파라메터 계산부(18)를 통한 계산에 의해 결정되는데, 파라메터 값이 변수에 의해 지정되어 있는 경우에는, 실행시가 아니면 그 구체적인 값이 결정되지 않기 때문에, 이와 같은 파라메터에 대해서는 프로그램의 실행 지시가 이루어졌을 때 파라메터 계산부(18)에 의해 그 구체적인 값이 계산된다.
상술한 순서로 작성된 프로그램은 메인 윈도우의 메뉴 바 내에 있는 「File」에 대응하는 풀 다운 메뉴에 포함되는 「Save」등을 지정함으로써 보존할 수 있고, 시퀀스 에디터(12)는 이용자에 의해 보존 지시가 이루어진 경우에, 도 2에 나타낸 형태의 디바이스 테스트 프로그램을 하드 디스크 장치(36)에 보존한다.
이와 같이, 본 실시 형태에 따르면, OS(28)이 갖는 GUI 기능을 이용하여 디스플레이 장치(30)의 화면상에 각종 설정화면을 표시하고 있으며, 이용자는 이 표시 내용에 따라 함수의 종류나 대응하는 파라메터를 설정하거나, 각 함수의 실행 순서인 시퀀스 번호를 설정할 수 있으며, 표시 화면을 보면서 하는 대화형식으로 간단하게 디바이스 테스트 프로그램을 작성할 수 있고, 프로그램 작성에 요하는 수고를 대폭 저감할 수 있다. 또한, 소오스 프로그램으로서의 디바이스 프로그램이 아니라, 도 2에 나타낸 바와 같은 형태를 갖는 오브젝트로서의 디바이스 프로그램이 작성되기 때문에, 프로그램을 편집할 때마다 컴파일러를 이용하여 오브젝트 프로그램을 작성하는 공정이 불필요해지며, 프로그램 작성에 요하는 수고를 더욱 저감시킬 수 있다. 또한, 소오스 프로그램이 존재하지 않고, 오브젝트로서의 디바이스 테스트 프로그램만이 작성되기 때문에 프로그램의 관리가 용이해지는 이점도 있다.
[프로그램의 디버그 동작]
이어, 상술한 메인 윈도우를 표시시킨 상태에서 프로그램의 디버그를 행할 경우의 동작 순서를 설명한다.
본 실시형태의 프로그램에 대해 브레이크 포인트를 설정하는 작업은, 프로그램의 작성, 편집 작업중에 단순히 각 프로그램 셀(214)의 좌단 브레이크열(216)을 클릭하여, 브레이크 포인트임을 나타내는 소정의 마크(도 12에 나타낸 예에서는 ★ 표시)를 표시시키기만 하면 된다. 이 작업은 프로그램 작성시에 할 수도 있지만, 편집 작업이 종료되어 보존된 프로그램을 독출하여 표시시킨 후에 수행할 수도 있다. 또한, 일단 설정한 브레이크 포인트를 해제하고 싶은 경우에는, 상술한 바와 같이 메뉴 바내 「BreakPoint」의 풀 다운 메뉴에 포함되는 「ClearAll」을 클릭하면 된다.
이렇게 하여 브레이크 포인트가 설정된 후에, 이용자는 메인 윈도우의 실행제어버튼 표시부(200)에 포함되는 「Debug」 버튼 또는 「Start」 버튼을 클릭함으로써, 디버그의 개시를 지시한다.
이 「Debug」버튼은 디버그 동작의 개시 지시를 하기 위한 것으로, 이 버튼이 클릭되면, 디버그 실행부(20)는 그 시점에서 표시되어 있는 테스트 번호에 대응하는 프로그램을 시퀀스 번호가 작은 순으로 실행하고, 브레이크 포인트가 설정되어 있는 경우에는 그 시퀀스 번호에 도달했을 때에 실행을 중단한다.
「Start」 버튼은 현재 편집중인 프로그램을 일단 보존한 후에 디버그 동작의 개시지시를 수행하기 위한 것으로, 주목하는 프로그램이 실행된 후의 동작은 상술한 「Debug」 버튼이 클릭된 경우와 동일하다.
또한, 디버그 모드에서는, 상술한 「Debug」 버튼이나 「Start」 버튼 이외에 「Reset」, 「Cont」, 「Next」, 「Step」의 각 버튼이 표시 상태가 되기 때문에, 이들 각 버튼에 대응한 기능을 사용할 수 있다.
「Reset」 버튼은 프로그램을 실행하는 중에 그 동작을 중지할 경우에 사용된다. 「Cont(컨티뉴)」 버튼은 브레이크 포인트가 설정된 시퀀스 번호에서 중단된 동작을 재개하는 경우에 사용된다. 「Next」버튼은 프로그램의 실행 위치를 1 스텝 전진하는 경우에 사용되는 것으로, 프로그램 내에 서브 루틴으로의 분기 명령 (gosub)이 있었던 경우에는 서브 루틴 내의 처리를 포함하는 이 분기명령 전체가 1 스텝으로서 취급된다. 이에 비해, 「Step」버튼도 프로그램의 실행 위치를 1 스텝 전진하는 경우에 사용되는데, 서브 루틴 내로의 분기 명령이 있었던 경우에는 서브 루틴 내의 각 명령도 1 스텝으로서 취급하며, 서브 루틴 내에서 실행 동작을 중단시킬 수 있다.
그러나, 상술한 디버그 작업에 있어서, 브레이크 포인트가 설정된 위치에서 프로그램의 실행을 중단했을 때에, 사용되는 각 변수가 어떤 값으로 되어 있는지를 조사하기 위해서는 메뉴 바의 「Variable」에 대응하는 풀 다운 메뉴 중에서 「Display」를 클릭하면 된다.
도 13은 「Variable」에 대응하는 풀 다운 메뉴 중에서 「Display」가 선택된 경우의 변수 표시 윈도우(Display Variable Window)의 표시예를 나타낸 도면이다. 「user」, 「GLOBAL」, 「FK」 중에서 변수의 종류를 선택하면, 사용되고 있는 변수가 베리어블 테이블 영역 내에 표시된다. 이 중에서 값을 참조하고 싶은 변수를 클릭한 후에, 이 윈도우의 왼쪽 아래에 표시된 「Get Data」 버튼을 클릭하면, 변수 테이블(variable table)의 아래측에 배치된 디스플레이(display) 영역에 그 변수값이 표시된다. 이와 같이 하여 이용자가 변수값을 확인한 후에 디버그 동작을 계속하고 싶은 경우에는, 이 윈도우의 오른쪽 아래에 표시된 「Close」 버튼을 클릭하여 이 윈도우를 닫은 후에, 메인 윈도우의 실행제어 버튼 표시부(200)에 포함되는 「Cont」 버튼을 클릭한다.
또한, 변수값을 조사한 후, 이 값을 변경하여 디버그 작업을 계속할 경우에는, 「change data」의 입력 틀에 직접 변경후의 값을 입력한 후에 「Set Data」 버튼을 클릭하여 주목하고 있는 변수에 변경후의 값을 설정한다. 이후, 변수값을 변경하지 않는 경우와 마찬가지로, 이 윈도우의 오른쪽 아래에 표시된 「Close」 버튼을 클릭하여, 이 윈도우를 닫은 후에, 메인 윈도우의 실행제어 버튼표시부 (200)에 포함되는 「Cont」 버튼을 클릭한다.
이와 같이, 본 실시형태에 따르면, 오브젝트로서의 디바이스 테스트 프로그램이 작성되기 때문에, 프로그램 작성, 편집 작업중에 브레이크 포인트를 설정할 수 있으며, 디버그 작업을 실행할 때에는 편집한 프로그램에 대해 직접 디버그 지시를 할 수 있고, 종래와 같이 소오스 프로그램을 편집하면서 오브젝트 프로그램을 실행하여 디버그 작업을 실시하는 경우에 비하여 디버그 작업에 요하는 공정수를 대폭 삭감할 수 있다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니며, 본 발명의 요지 범위 내에서 여러 가지 변형 실시가 가능하다. 예를 들면, 본 실시형태의 프로그램 작성장치(1)는 반도체 시험장치(100)에 접속된 워크 스테이션에 의해 실현하도록 하였지만, GUI 처리가 가능한 퍼스널 컴퓨터 등을 이용하여 프로그램 작성을 하도록 하여도 좋다.

Claims (6)

  1. 프로그램의 실행 순서에 대응하는 복수의 프로그램 셀을 갖는 시퀀스 설정화면을 표시하고, 상기 프로그램 셀 중 어느 하나가 지정되었을 때에, 이 지정된 상기 프로그램 셀의 위치에 대응하여 주목하고 있는 명령의 실행 순서를 설정하는 시퀀스 설정수단과,
    반도체 시험용으로 미리 준비된 복수의 함수와, 각 함수에 대응하는 파라메터가 존재하는 경우에는 그 파라메터를 포함하는 펑션 설정화면을 표시하고, 상기 함수 중 어느 하나가 지정되었을 때에, 이 지정된 상기 함수를 주목하는 상기 명령에 대응하는 것으로 설정함과 동시에 대응하는 상기 파라메터값을 설정하는 펑션 설정수단을 구비하는 반도체 시험장치의 프로그램 작성 시스템.
  2. 제 1 항에 있어서,
    상기 펑션 설정수단에 의해 설정된 상기 함수의 파라메터값을 실행 형식으로 변환하는 파라메터 계산수단을 더 구비하고 있으며,
    상기 펑션 설정수단에 의해 설정된 상기 함수의 종류에 대응하는 소정의 코드와, 이 함수에 대응하여 상기 파라메터 계산수단에 의해 실행 형식으로 변환된 후의 상기 파라메터값을 한 조로 하여, 상기 시퀀스 설정수단에 의해 설정된 실행 순서로 배열함으로써 오브젝트로서의 프로그램을 작성하는 반도체 시험장치의 프로그램 작성 시스템.
  3. 제 1 항에 있어서,
    상기 명령에 대응하는 상기 함수 및 이에 대응하는 상기 파라메터는 C 언어의 함수 및 이에 대응하는 파라메터의 각 각에 대응하고 있는 것을 특징으로 하는 반도체 시험장치의 프로그램 작성 시스템.
  4. 제 2 항에 있어서,
    작성 대상이 된 상기 프로그램을 실행함으로써 디버그 동작을 수행하는 디버그 실행수단을 더 구비한 반도체 시험장치의 프로그램 작성 시스템.
  5. 제 4 항에 있어서,
    상기 프로그램 셀의 일부에 디버그 동작시에 처리를 중단하는 브레이크 포인트를 설정한 반도체 시험장치의 프로그램 작성 시스템.
  6. 제 4 항에 있어서,
    상기 브레이크 포인트의 설정을 상기 프로그램 작성시 또는 편집시에 행하는 반도체 시험장치의 프로그램 작성 시스템.
KR1019990043360A 1998-10-10 1999-10-08 반도체 시험장치의 프로그램 작성 시스템 KR100339697B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10303293A JP2000122886A (ja) 1998-10-10 1998-10-10 半導体試験装置のプログラム作成方式
JP10-303293 1998-10-10

Publications (2)

Publication Number Publication Date
KR20000028921A true KR20000028921A (ko) 2000-05-25
KR100339697B1 KR100339697B1 (ko) 2002-06-07

Family

ID=17919217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043360A KR100339697B1 (ko) 1998-10-10 1999-10-08 반도체 시험장치의 프로그램 작성 시스템

Country Status (5)

Country Link
US (1) US6618853B1 (ko)
JP (1) JP2000122886A (ko)
KR (1) KR100339697B1 (ko)
DE (1) DE19948530A1 (ko)
TW (1) TW544613B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187229B2 (ja) * 1999-07-05 2008-11-26 キヤノン株式会社 露光装置およびパラメータ変更方法
US6871298B1 (en) * 1999-11-12 2005-03-22 Obsidian Software, Inc. Method and apparatus that simulates the execution of paralled instructions in processor functional verification testing
JP2001344127A (ja) * 2000-05-31 2001-12-14 Hitachi Ltd システム開発方法、記憶媒体、情報処理装置、情報端末装置、情報処理システム及び情報処理方法
JP4590112B2 (ja) * 2001-02-07 2010-12-01 キヤノン株式会社 プリントシステム、デジタルカメラ及びその制御方法
US6907557B2 (en) * 2001-02-22 2005-06-14 National Instruments Corporation System and method for testing a group of related products
US20020157053A1 (en) * 2001-04-21 2002-10-24 Chen Leon Lee Semiconductor test system with time critical sequence generation using general purpose operating system
US20040031019A1 (en) * 2002-05-20 2004-02-12 Richard Lamanna Debugger for a graphical programming environment
US7089135B2 (en) * 2002-05-20 2006-08-08 Advantest Corp. Event based IC test system
US20040166798A1 (en) * 2003-02-25 2004-08-26 Shusman Chad W. Method and apparatus for generating an interactive radio program
US7587642B2 (en) * 2003-07-08 2009-09-08 Texas Instruments Incorporated System and method for performing concurrent mixed signal testing on a single processor
US7299456B2 (en) * 2003-09-18 2007-11-20 International Business Machines Corporation Run into function
US7673197B2 (en) 2003-11-20 2010-03-02 Practical Engineering Inc. Polymorphic automatic test systems and methods
US20050193378A1 (en) * 2004-03-01 2005-09-01 Breault Richard E. System and method for building an executable program with a low probability of failure on demand
JP4726575B2 (ja) * 2005-08-19 2011-07-20 日置電機株式会社 絶縁抵抗測定装置
US7567947B2 (en) 2006-04-04 2009-07-28 Optimaltest Ltd. Methods and systems for semiconductor testing using a testing scenario language
US7532024B2 (en) * 2006-07-05 2009-05-12 Optimaltest Ltd. Methods and systems for semiconductor testing using reference dice
JP2008014778A (ja) * 2006-07-05 2008-01-24 Anritsu Corp 携帯端末用デバイス測定装置
SG151126A1 (en) * 2007-09-26 2009-04-30 Yokogawa Electric Corp A system and method for configuration of a graphical user interface
TWI399551B (zh) * 2009-06-26 2013-06-21 Senao Networks Inc Burner device and burner method
JP2013250252A (ja) * 2012-06-04 2013-12-12 Advantest Corp テストプログラム
JP2014235127A (ja) 2013-06-04 2014-12-15 株式会社アドバンテスト 試験システム、制御プログラム、コンフィギュレーションデータの書込方法
US9846637B2 (en) * 2015-12-02 2017-12-19 Fujitsu Limited Machine learning based software program repair

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606025A (en) * 1983-09-28 1986-08-12 International Business Machines Corp. Automatically testing a plurality of memory arrays on selected memory array testers
US4903199A (en) * 1988-04-19 1990-02-20 Texas Instruments Incorporated Method of increasing the speed of test program execution for testing electrical characteristics of integrated circuits
IL94115A (en) * 1990-04-18 1996-06-18 Ibm Israel Dynamic process for creating pseudo-random test templates for pompous hardware design violence
US5063383A (en) * 1990-06-04 1991-11-05 National Semiconductor Corporation System and method for testing analog to digital converter embedded in microcontroller
JP2680947B2 (ja) * 1991-09-12 1997-11-19 三菱電機株式会社 テストタイミングプログラム自動生成装置
US5400263A (en) * 1992-04-06 1995-03-21 Hewlett-Packard Company Apparatus and method for specifying the flow of test execution and the binning for a testing system
JP3116618B2 (ja) * 1993-01-07 2000-12-11 日本電気株式会社 テスト回路内蔵半導体集積回路
JP3263475B2 (ja) * 1993-03-29 2002-03-04 株式会社アドバンテスト 半導体試験装置の自動試験装置及び方法
US6038378A (en) * 1993-07-29 2000-03-14 Digital Esquipment Corporation Method and apparatus for testing implementations of software specifications
US5414836A (en) * 1993-09-29 1995-05-09 International Business Machines Corporation Software testing system that employs a graphical interface to generate test cases configured as hybrid tree structures
US5617427A (en) * 1994-10-18 1997-04-01 Matsushita Electcric Industrial Co., Ltd. Method for generating test sequences for detecting faults in target scan logical blocks
JPH08241185A (ja) * 1994-11-03 1996-09-17 Motorola Inc 統合型試験および測定手段ならびにグラフィカル・ユーザ・インタフェースを採用する方法
US5850548A (en) * 1994-11-14 1998-12-15 Borland International, Inc. System and methods for visual programming based on a high-level hierarchical data flow model
US6038395A (en) * 1994-12-16 2000-03-14 International Business Machines Corporation System and method for implementing proxy objects in a visual application builder framework
JP2814997B2 (ja) * 1996-08-08 1998-10-27 株式会社アドバンテスト 半導体試験装置
DE19651334A1 (de) * 1996-12-10 1998-06-25 Ericsson Telefon Ab L M Betriebstestvorrichtung und Verfahren zur Ausführung eines Betriebstests für ein zu testendes System
EP0869433A3 (en) * 1997-03-31 1999-10-06 Siemens Corporate Research, Inc. A test development system and method for software with a graphical user interface
US5935264A (en) * 1997-06-10 1999-08-10 Micron Technology, Inc. Method and apparatus for determining a set of tests for integrated circuit testing
US5910895A (en) * 1997-06-13 1999-06-08 Teradyne, Inc. Low cost, easy to use automatic test system software
JPH1194920A (ja) * 1997-09-17 1999-04-09 Ando Electric Co Ltd 半導体試験装置用パターン発生装置
US6029262A (en) * 1997-11-25 2000-02-22 Mosaid Technologies Incorporated Graphical editor for defining memory test sequences
US6128759A (en) * 1998-03-20 2000-10-03 Teradyne, Inc. Flexible test environment for automatic test equipment
US6195774B1 (en) * 1998-08-13 2001-02-27 Xilinx, Inc. Boundary-scan method using object-oriented programming language

Also Published As

Publication number Publication date
KR100339697B1 (ko) 2002-06-07
DE19948530A1 (de) 2000-04-13
JP2000122886A (ja) 2000-04-28
TW544613B (en) 2003-08-01
US6618853B1 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
KR100339697B1 (ko) 반도체 시험장치의 프로그램 작성 시스템
US6243857B1 (en) Windows-based flowcharting and code generation system
US7174536B1 (en) Integrated interactive software visualization environment
US6658649B1 (en) Method, apparatus and article of manufacture for debugging a user defined region of code
EP0785510B1 (en) Program debugging system for debugging a program having a graphical user interface
US20030046663A1 (en) System and method for analyzing a graphical program using debugging graphical programs
CA2143145C (en) Determining dynamic properties of programs
US20060085783A1 (en) Multi-process display method in debugger system
JPS6116100B2 (ko)
US20030177471A1 (en) System and method for graphically developing a program
JPH05265802A (ja) ソフトウェアデバッグ装置
EP0760980A1 (en) A system and method for creating design configurations and for controlling the execution of multiple design tools
Appelbe et al. Integrating tools for debugging and developing multitasking programs
US6484116B1 (en) Program executing system for semiconductor testing equipment
JPH07295612A (ja) 高級言語シーケンス命令プログラム生成装置および汎用シーケンサ
JPH0546377A (ja) 制御プログラム作成方法及びその作成装置
Larsen et al. Tutorial for Overture/VDM-SL
Pfeiffer et al. A DSM approach for end-user programming in the automation domain
JPH06242943A (ja) ソースコードレベルデバッグ装置
Larsen et al. Tutorial for Overture/VDM-RT
CN114896133A (zh) 一种示教器半成品测试平台系统及其测试方法
JPH0264747A (ja) 関数トレース・ステップトレース切り替え制御方式
JPH0766343B2 (ja) プログラムテスト装置
JPS6292034A (ja) プログラムデバツグ装置
Morton New Laboratory Tools and Techniques for Embedded Microcontrollers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100512

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee