KR20000026820A - 반도체소자의 콘택 형성방법 - Google Patents

반도체소자의 콘택 형성방법 Download PDF

Info

Publication number
KR20000026820A
KR20000026820A KR1019980044525A KR19980044525A KR20000026820A KR 20000026820 A KR20000026820 A KR 20000026820A KR 1019980044525 A KR1019980044525 A KR 1019980044525A KR 19980044525 A KR19980044525 A KR 19980044525A KR 20000026820 A KR20000026820 A KR 20000026820A
Authority
KR
South Korea
Prior art keywords
film
semiconductor substrate
forming
soh
contact
Prior art date
Application number
KR1019980044525A
Other languages
English (en)
Other versions
KR100280512B1 (ko
Inventor
정석철
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980044525A priority Critical patent/KR100280512B1/ko
Publication of KR20000026820A publication Critical patent/KR20000026820A/ko
Application granted granted Critical
Publication of KR100280512B1 publication Critical patent/KR100280512B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 종래에 층간절연막으로 피에스지막 또는 비피에스지막을 사용하는 경우에는 초고집적 소자에 적용이 불가능하고, 에스오지막을 사용하는 경우에는 콘택내에 빈공간이나 틈이 생기게 되는 문제점이 있었다. 따라서, 본 발명은 도전성 패턴이 이격 형성된 반도체기판의 상부전면에 패드 절연막을 형성하는 공정과; 상기 도전성 패턴의 이격영역이 채워지도록 패드 절연막의 상부에 스핀 코팅방식으로 에스오지막을 형성하는 공정과; 상기 도전성 패턴의 이격영역에 채워진 에스오지막의 일부를 패드 절연막과 함께 식각하여 반도체기판이 노출되도록 콘택홀을 형성하는 공정과; 상기 콘택홀이 형성된 반도체기판을 열처리하여 노출된 에스오지막을 치밀화하는 공정과; 상기 에스오지막이 치밀화된 반도체기판을 전세한 후, 상기 콘택홀에 금속물질을 매립하는 공정을 구비하여 이루어지는 반도체소자의 콘택 형성방법을 제공하여 도전성 패턴의 이격영역에 스핀 코팅방식으로 에스오지막을 채우고, 콘택홀을 형성한 후에 빠른 열처리를 수행하여 에스오지막을 치밀하게 함에 따라 초고집적 소자에 적용이 가능한 효과와 아울러 콘택에 빈공간이나 틈이 발생하는 것을 방지할 수 있는 효과가 있다.

Description

반도체소자의 콘택 형성방법
본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 특히 도전성 패턴 사이의 간격이 좁은 영역에 층간절연막을 매립하여 콘택을 형성할 때, 콘택에 빈공간(void)이나 틈(seam)이 발생하는 것을 방지하기에 적당하도록 한 반도체소자의 콘택 형성방법에 관한 것이다.
일반적으로, 층간절연막은 도전성 패턴이 형성된 반도체기판의 상부를 평탄화함과 아울러 하부 및 상부의 원하는 영역을 콘택을 통해 선택적으로 접속시키기 위해 형성한다.
이와같은 종래의 층간절연막에서, 특히 금속배선 형성전의 절연막(pre-metal dielectric : PMD)은 소자의 특성을 고려하여 피에스지(PSG)막 또는 비피에스지(BPSG)막을 사용한 공정이 주로 적용되었고, 다른 공정으로는 에스오지(spin on glass : SOG)막을 사용한 공정이 있다.
먼저, 상기 피에스지막 또는 비피에스지막을 사용한 층간절연막 형성방법은 도전성 패턴 사이에 피에스지막 또는 비피에스지막이 채워지도록 하기 위하여 피에스지막 또는 비피에스지막을 증착한 후, 850℃ 이상의 온도에서 30분 이상의 고온 열처리를 하게 된다. 이와같이, 피에스지막 또는 비피에스지막을 사용하여 층간절연막을 형성하는 경우에는 고온 열처리가 요구되므로, 내로우(narrow)/샬로우(shallow) 접합으로 이루어지는 초고집적 소자에는 도판트의 확산에 대한 마진(margin)이 부족하여 적용이 불가능하다.
그리고, 에스오지막을 사용한 층간절연막 형성방법을 도1a 내지 도1c의 단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 소정거리 이격되어 도전성 패턴(2A,2B)이 형성된 반도체기판(1)의 상부전면에 화학기상증착법을 통해 절연막(3)을 얇게 형성한 후, 그 절연막(3)의 상부에 스핀 코팅(coating)방법을 적용하여 에스오지막(4)이 도전성 패턴(2A,2B) 사이에 채워지도록 한다. 이때, 절연막(3)은 에스오지막(4)의 용제(solvent) 및 불순물이 반도체기판(1)으로 확산되는 것을 차단하기 위해 산화막 또는 질화막으로 형성한다.
그리고, 도1b에 도시한 바와같이 상기 에스오지막(4)을 800℃ 이하의 온도에서 1분 이내로 열처리하여 에스오지막(4)을 치밀하게 한다. 이때, 에스오지막(4)의 열처리 및 도전성 패턴(2A,2B) 사이에 채워지는 특성이 피에스지막 또는 비피에스지막을 사용하는 경우에 비해 우수하여 초고집적 소자에 적용할 수 있게 된다.
그러나, 상기 열처리가 진행되면 에스오지막(4) 내부의 수분, 용제 및 반응부산물들이 확산을 통해 외부로 빠져나가면서 에스오지막(4)의 내부결합이 강화되어 치밀해지는데, 이때 외부에 노출된 에스오지막(4)이 확산에 의해 먼저 치밀해지고, 이 치밀해진 에스오지막(4)에 의해 에지오지막(4) 내부의 확산이 저하되어 치밀도가 열화되므로, 도전성 패턴(2A,2b) 사이에 채워진 에스오지막(4)의 상부와 하부의 치밀도가 일정하지 않게 된다.
이와같이 도전성 패턴(2A,2B) 사이에 채워진 에스오지막(4)의 치밀도가 일정하지 않게 되면, 사진식각공정을 통해 에스오지막(4)을 식각하여 콘택홀을 형성한 후, 콘택형성을 위한 전세공정에서 치밀하지 않은 에스오지막(4)이 HF 계열의 케미컬(chemical)에 의해 식각되어 도1c에 도시한 바와같이 된다.
따라서, 콘택홀에 금속물질을 채워서 콘택을 형성하게 되면 콘택내에 빈공간이나 틈이 생기게 된다.
상기한 바와같이 종래 반도체소자의 층간절연막 형성방법은 피에스지막 또는 비피에스지막을 사용하는 경우에는 초고집적 소자에 적용이 불가능하고, 에스오지막을 사용하는 경우에는 콘택내에 빈공간이나 틈이 생기게 되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 에스오지막을 사용하여 초고집적 소자에 적용할 수 있게 하고 아울러 콘택에 빈공간이나 틈이 발생하는 것을 방지할 수 있는 반도체소자의 콘택 형성방법을 제공하는데 있다.
도1a 내지 도1c는 종래의 에스오지막의 열처리에 따른 문제점을 보인 단면도.
도2a 내지 도2e는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
11:반도체기판 12A,12B:도전성 패턴
13:절연막 14:에스오지막
15:금속물질
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 콘택 형성방법의 바람직한 일 실시예는 도전성 패턴이 이격 형성된 반도체기판의 상부전면에 패드 절연막을 형성하는 공정과; 상기 도전성 패턴의 이격영역이 채워지도록 패드 절연막의 상부에 스핀 코팅방식으로 에스오지막을 형성하는 공정과; 상기 도전성 패턴의 이격영역에 채워진 에스오지막의 일부를 패드 절연막과 함께 식각하여 반도체기판이 노출되도록 콘택홀을 형성하는 공정과; 상기 콘택홀이 형성된 반도체기판을 열처리하여 노출된 에스오지막을 치밀화하는 공정과; 상기 에스오지막이 치밀화된 반도체기판을 전세한 후, 상기 콘택홀에 금속물질을 매립하는 공정을 구비하여 이루어짐을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 콘택 제조방법의 바람직한 일 실시예를 도2a 내지 도2e의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 도전성 패턴(12A,12B)이 이격 형성된 반도체기판(11)의 상부전면에 절연막(13)을 얇게 형성한다. 이때, 절연막(13)은 종래와 동일하게 이후에 형성되는 에스오지막(14)의 용제 및 불순물이 반도체기판(11)으로 확산되는 것을 차단하기 위해 산화막 또는 질화막으로 형성한다.
그리고, 도2b에 도시한 바와같이 상기 도전성 패턴(12A,12B)의 이격영역이 채워지도록 절연막(13)의 상부에 스핀 코팅방식으로 에스오지막(14)을 형성한다. 이때, 에스오지막(14)은 내부에 탄소를 포함하지 않는 무기계열의 에스오지를 사용한다.
그리고, 도2c에 도시한 바와같이 상기 도전성 패턴(12A,12B)의 이격영역에 채워진 에스오지막(14)의 일부를 절연막(13)과 함께 식각하여 반도체기판(11)이 노출되도록 콘택홀을 형성한다. 이때, 콘택홀의 형성전에 상기 에스오지막(14)을 화학기계적 연마하여 평탄화하는 공정이 포함될 수 있다.
그리고, 도2d에 도시한 바와같이 상기 콘택홀이 형성된 반도체기판(11)을 열처리하여 노출된 에스오지막(14)을 치밀화한다.
여기서, 상기 열처리는 빠른 열처리(rapid thermal processing : 이하, RTP) 또는 노(furnace)를 이용하여 수행된다. 이때, 빠른 열처리를 이용하는 경우는 500℃∼900℃의 온도에서 3분을 넘지 않도록 수행하며, 상기 노를 이용하는 경우는 400℃∼800℃의 온도에서 1시간을 넘지 않도록 수행하는 것이 바람직하다.
상기한 바와같은 열처리를 수행하게 되면 노출된 에스오지막(14)의 상부와 콘택홀의 측면에 노출된 에스오지막(14)이 치밀해진다.
그리고, 도2e에 도시한 바와같이 상기 에스오지막(14)이 치밀화된 반도체기판(11)을 전세한 후, 상기 콘택홀에 금속물질(15)을 매립한다. 이때, 금속물질(15)로는 폴리실리콘이나 텅스텐을 매립하여 콘택을 형성한다.
상기한 바와같은 본 발명에 의한 반도체소자의 콘택 형성방법은 도전성 패턴의 이격영역에 스핀 코팅방식으로 에스오지막을 채우고, 콘택홀을 형성한 후에 빠른 열처리를 수행하여 에스오지막을 치밀하게 함에 따라 초고집적 소자에 적용이 가능한 효과와 아울러 콘택에 빈공간이나 틈이 발생하는 것을 방지할 수 있는 효과가 있다.

Claims (4)

  1. 도전성 패턴이 이격 형성된 반도체기판의 상부전면에 패드 절연막을 형성하는 공정과; 상기 도전성 패턴의 이격영역이 채워지도록 패드 절연막의 상부에 스핀 코팅방식으로 에스오지막을 형성하는 공정과; 상기 도전성 패턴의 이격영역에 채워진 에스오지막의 일부를 패드 절연막과 함께 식각하여 반도체기판이 노출되도록 콘택홀을 형성하는 공정과; 상기 콘택홀이 형성된 반도체기판을 열처리하여 노출된 에스오지막을 치밀화하는 공정과; 상기 에스오지막이 치밀화된 반도체기판을 전세한 후, 상기 콘택홀에 금속물질을 매립하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  2. 제 1항에 있어서, 상기 에스오지막은 내부에 탄소를 포함하지 않는 무기계열의 에스오지를 사용하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  3. 제 1항에 있어서, 상기 노출된 에스오지막에 적용되는 열처리는 빠른 열처리(RTP)를 이용하여 500℃∼900℃의 온도에서 3분을 넘지 않도록 수행하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  4. 제 1항에 있어서, 상기 노출된 에스오지막에 적용되는 열처리는 노(furnace)를 이용하여 400℃∼800℃의 온도에서 1시간을 넘지 않도록 수행하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
KR1019980044525A 1998-10-23 1998-10-23 반도체소자의 콘택 형성방법 KR100280512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980044525A KR100280512B1 (ko) 1998-10-23 1998-10-23 반도체소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980044525A KR100280512B1 (ko) 1998-10-23 1998-10-23 반도체소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20000026820A true KR20000026820A (ko) 2000-05-15
KR100280512B1 KR100280512B1 (ko) 2001-03-02

Family

ID=19555128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044525A KR100280512B1 (ko) 1998-10-23 1998-10-23 반도체소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100280512B1 (ko)

Also Published As

Publication number Publication date
KR100280512B1 (ko) 2001-03-02

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
US6576558B1 (en) High aspect ratio shallow trench using silicon implanted oxide
US6239017B1 (en) Dual damascene CMP process with BPSG reflowed contact hole
KR100559033B1 (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
KR100280512B1 (ko) 반도체소자의 콘택 형성방법
KR19980081850A (ko) 집적 회로와 그 제조 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR20020067990A (ko) 질화물 소비를 감소시키기 위한 집합 유전체층
KR20030015931A (ko) 반도체 장치의 산화 실리콘막 형성 방법 및 산화실리콘막을 갖는 배선 형성 방법
KR20000019032A (ko) 반도체 소자분리 방법
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
US20020197821A1 (en) Method of forming shallow trench isolation
KR100356476B1 (ko) 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법
KR100575886B1 (ko) 반도체 소자의 제조방법
KR20040013776A (ko) 반도체 장치의 제조에서 층간 절연막 형성 방법
KR20000044570A (ko) 반도체소자의 층간절연막 평탄화방법
KR100508531B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR101033981B1 (ko) 반도체 소자의 형성 방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR19990076105A (ko) 트렌치 소자분리방법
KR19990060824A (ko) 반도체 소자의 비트 라인 형성 방법
KR20070026985A (ko) 반도체 장치의 소자 분리 방법
KR20040050512A (ko) 반도체소자의 소자분리막 형성방법
KR20020031294A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee