KR20000026566A - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR20000026566A
KR20000026566A KR1019980044158A KR19980044158A KR20000026566A KR 20000026566 A KR20000026566 A KR 20000026566A KR 1019980044158 A KR1019980044158 A KR 1019980044158A KR 19980044158 A KR19980044158 A KR 19980044158A KR 20000026566 A KR20000026566 A KR 20000026566A
Authority
KR
South Korea
Prior art keywords
pattern
hole
layer
semiconductor device
space
Prior art date
Application number
KR1019980044158A
Other languages
English (en)
Inventor
원성근
한철
허순욱
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980044158A priority Critical patent/KR20000026566A/ko
Publication of KR20000026566A publication Critical patent/KR20000026566A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 반도체 디바이스 및 그 제조 방법은 홀 패턴을 형성하는 레이어에 홀 패턴의 크기와 스페이스를 모니터링하기 위한 CD 패턴을 같이 형성시키는 것을 특징으로 한다.

Description

반도체 디바이스 및 그 제조 방법(A SEMICONDUCTOR DEVICE AND METHOD THE DEVICE)
본 발명은 반도체 디바이스 및 그 제조 방법에 관한 것으로, 좀 더 구체적으로는 셀 내의 패턴 사이즈와 스페이스를 모니터링하기 위하여 CD 패턴을 갖는 반도체 디바이스 및 그 제조 방법에 관한 것이다.
도 1은 종래 CD BOX의 다이어그램이다.
도 1을 참조하면, 반도체 제조 공정에 있어서, 셀(cell) 내의 패턴 사이즈(pattern size)의 모니터링(monitoring)은 셀 내에 CD(critical dimension) 패턴을 드로잉함으로써 모니터링을 실시한다. 즉, 바(bar)를 측정하고자 할 때 CD BOX(100)의 라인(110)을 측정하고, 스페이스(space)를 측정하고자 할 때 CD BOX(100)의 스페이스를 측정한다.
그러나, 반도체 제조 공정에서 패턴의 형태는 다양하다. 홀 패턴(hole pattern)의 경우 컨택트(contact)의 형태로써 스페이스의 형태로 되어 있지만, CD BOX는 기본적으로 홀 패턴과는 다르게 되어 있다. 따라서, 실제로 컨택트를 대신할 수 없는 경우가 발생된다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 홀 패턴의 크기와 스페이스를 정확하게 모니터링할 수 있는 새로운 형태의 반도체 디바이스 및 그 제조 방법을 제공하는데 있다.
도 1은 종래 CD BOX의 다이어그램;
도 2는 본 발명의 실시예에 따른 CD BOX의 다이어그램이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : CD BOX 20 : CD 패턴
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 디바이스는 홀 패턴이 형성된 레이어 및; 상기 홀 패턴의 크기와 스페이스를 모니터링하기 위하여 상기 레이어에 홀의 형태로 형성되는 CD 패턴을 포함한다.
상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 반도체 디바이스 제조 방법은 레이어를 형성하되, 상기 레이어에 홀 패턴을 형성하는 단계 및; 상기 레이어에 상기 홀 패턴의 크기와 스페이스를 모니터링하기 위한 홀의 형태로 형성되는 CD 패턴을 형성하는 단계를 포함한다.
본 발명의 반도체 디바이스 및 그 제조 방법은 홀 패턴을 형성하는 레이어에 홀 패턴의 크기와 스페이스를 모니터링하기 위한 CD 패턴을 같이 형성시키는 것을 특징으로 한다. 이와 같은 본 발명의 반도체 디바이스 및 그 제조 방법에 의하면, 홀 패턴과 동일한 형태를 갖는 CD 패턴으로 홀 패턴의 크기와 스페이스를 모니터링하므로 CD 측정의 정확성을 높일 수 있다.
이하, 본 발명의 실시예를 첨부도면 도 2에 의거하여 상세히 설명한다.
도 3을 참조하면, 본 발명의 실시예에 따른 반도체 디바이스는 홀 패턴이 형성된 레이어에 상기 홀 패턴의 크기와 스페이스를 모니터링하기 위한 CD 패턴(20)이 홀의 형태로 형성된 CD BOX(10)를 갖는다. 이와 같은 반도체 디바이스는 레이어를 형성하되, 상기 레이어에 홀 패턴을 형성하고, 상기 레이어에 상기 홀 패턴의 크기와 스페이스를 모니터링하기 위한 홀의 형태로 형성되는 CD 패턴(20)을 형성한다.
이와 같이 본 발명의 반도체 디바이스에서는 홀 패턴을 모니터링하기 위한 CD BOX(10)에 상기 홀의 형태로 형성되는 CD 패턴(20)을 형성한다. 이는 모든 LSI나 DRAM 계열에 적용할 수 있다.
이와 같은 본 발명을 적용하면, 홀 패턴과 동일한 형태를 갖는 CD 패턴으로 홀 패턴의 크기와 스페이스를 모니터링하므로 CD 측정의 정확성을 높일 수 있다.

Claims (2)

  1. 반도체 디바이스에 있어서,
    홀 패턴이 형성된 레이어 및;
    상기 홀 패턴의 크기와 스페이스를 모니터링하기 위하여 상기 레이어에 홀의 형태로 형성되는 CD 패턴을 포함하는 반도체 디바이스.
  2. 반도체 디바이스 제조 방법에 있어서,
    레이어를 형성하되,
    상기 레이어에 홀 패턴을 형성하는 단계 및;
    상기 레이어에 상기 홀 패턴의 크기와 스페이스를 모니터링하기 위한 홀의 형태로 형성되는 CD 패턴을 형성하는 단계를 포함하는 반도체 디바이스 제조 방법.
KR1019980044158A 1998-10-21 1998-10-21 반도체 디바이스 및 그 제조 방법 KR20000026566A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980044158A KR20000026566A (ko) 1998-10-21 1998-10-21 반도체 디바이스 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980044158A KR20000026566A (ko) 1998-10-21 1998-10-21 반도체 디바이스 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20000026566A true KR20000026566A (ko) 2000-05-15

Family

ID=19554866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044158A KR20000026566A (ko) 1998-10-21 1998-10-21 반도체 디바이스 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20000026566A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356758B1 (ko) * 1999-12-30 2002-10-18 아남반도체 주식회사 콘택 및 비아 홀의 저항 측정용 반도체 패턴

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100356758B1 (ko) * 1999-12-30 2002-10-18 아남반도체 주식회사 콘택 및 비아 홀의 저항 측정용 반도체 패턴

Similar Documents

Publication Publication Date Title
JP2008166691A (ja) テグパターン及びそのパターンを利用した半導体素子の検査方法
KR20000026566A (ko) 반도체 디바이스 및 그 제조 방법
JP2975843B2 (ja) 測長用モニター
KR20000040106A (ko) 반도체 소자의 오버레이 측정패턴
KR100370956B1 (ko) 누설전류 측정용 테스트 패턴
KR20040080716A (ko) 테스트 패턴을 구비한 반도체 소자
KR100280513B1 (ko) 반도체 제조용 위상차 마스크
KR20030000960A (ko) 반도체소자의 테스트패턴 형성방법
KR100328361B1 (ko) 선폭 조건 모니터링을 위한 테스트용 차광패턴이 적용된 레티클
US20030102474A1 (en) Semiconductor device for detecting gate defects
JP3007771B2 (ja) リードフレーム
KR970053219A (ko) 표면 물성 검사용 반도체 장치 및 그 제조 방법
KR200179267Y1 (ko) 반도체의 패턴정렬에 사용되는 오버레이 계측키
KR100265841B1 (ko) 포토마스크를 이용한 반도체 소자의 공정 모니터 방법
KR100192578B1 (ko) 비아 저항 체크 패턴 형성 방법
KR950015693A (ko) 반도체 소자의 금속배선막 특성 검사 방법
KR19990065680A (ko) 나사체결이 가능한 반도체소자 제조장치
KR100223941B1 (ko) 반도체 소자의 테스트용 트랜지스터의 주변 더미 게이트 제조방법
KR20050064773A (ko) 반도체소자의 테스트 패턴 형성방법
KR19990070110A (ko) 반도체소자의 소정의 막의 두께분석방법
KR20030002274A (ko) 반도체소자의 중첩마크
KR20040070680A (ko) 반도체의 에스티아이 슬로프 측정방법
KR19980056152A (ko) 반도체 소자의 테스트 패턴 및 그의 형성방법
KR20040078294A (ko) 스크라이브 라인의 테스트 패턴 상에서 상부 메탈 저항측정방법
KR20040059401A (ko) 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination