KR970053219A - 표면 물성 검사용 반도체 장치 및 그 제조 방법 - Google Patents
표면 물성 검사용 반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970053219A KR970053219A KR1019950047160A KR19950047160A KR970053219A KR 970053219 A KR970053219 A KR 970053219A KR 1019950047160 A KR1019950047160 A KR 1019950047160A KR 19950047160 A KR19950047160 A KR 19950047160A KR 970053219 A KR970053219 A KR 970053219A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxide film
- shaped groove
- probe
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 239000004065 semiconductor Substances 0.000 title abstract description 5
- 238000007689 inspection Methods 0.000 title abstract description 3
- 239000000523 sample Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract 4
- 239000002184 metal Substances 0.000 claims abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract 3
- 239000010703 silicon Substances 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000000151 deposition Methods 0.000 claims abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000005259 measurement Methods 0.000 abstract 2
- 230000005641 tunneling Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 표면 물성 검사용 반도체 장치에 관한 것으로써, 실리콘 기판상에 산화막을 형성하고, 그 산화막에 V자 홈을 형성한 후 그 V자 홈에 메탈의 탐침을 형성하여 구성되며, 실리콘 기판에 산화막을 형성하는 공정과; 상기 산화막에 감광막을 도포하고 노광 및 식각하여 V자 홈 형태의 홀(HOLE)을 형성하는 공정과; 상기 V자 홈 형태의 홀내에 메탈을 증착,배선,식각하여 탐침을 제조하는 공정으로 제조를 완료함으로써, 두개의 탐침을 이용하여 임계 치수(CRITICAL DEMENSION)가 점점 최소화 됨에 따라 직면할 수 있는 미소 범위에서이 표면 전류 특성의 측정과 탐침 주위의 터넬링으로 인한 표면 전위 바이어스의 측정을 가능하게 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 표면 물성 검사용 반도체 장치의 실시예에 도시한 단면도,
제2도는 본 발명에 따른 표면 물성 검사용 반도체 장치의 제조 공정을 도시한 공정 수순도,
제3도는 본 발명에 따른 반도체 장치 탐침의 상부 단면도.
Claims (2)
- 실리콘 기판상에 산화막을 형성하고, 그 산화막에 V자 홈을 형성한 후 그 V자 홈에 메탈의 탐침을 형성하여 구성된 것을 특징으로 하는 표면 물성 검사용 반도체 장치.
- 실리콘 기판에 산화막을 형성하는 공정과; 상기 산화막에 감광막을 도포하고 노광 및 식각하여 V자 홈 형태의 홀(HOLE)을 형성하는 공정과; 상기 V자 홈 형태의 홀내에 메탈을 증착,배선,식각하여 탐침을 제조하는 공정으로 제조되는 것을 특징으로 하는 표면 물성 검사용 반도체 장치의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047160A KR100206873B1 (ko) | 1995-12-06 | 1995-12-06 | 표면 물성 검사용 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047160A KR100206873B1 (ko) | 1995-12-06 | 1995-12-06 | 표면 물성 검사용 반도체 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053219A true KR970053219A (ko) | 1997-07-29 |
| KR100206873B1 KR100206873B1 (ko) | 1999-07-01 |
Family
ID=19438120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950047160A KR100206873B1 (ko) | 1995-12-06 | 1995-12-06 | 표면 물성 검사용 반도체 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100206873B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102231252B1 (ko) | 2019-12-31 | 2021-03-23 | 서우산업 주식회사 | 화분 화환 |
-
1995
- 1995-12-06 KR KR1019950047160A patent/KR100206873B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102231252B1 (ko) | 2019-12-31 | 2021-03-23 | 서우산업 주식회사 | 화분 화환 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100206873B1 (ko) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2356949A1 (fr) | Structure de test de circuit integre | |
| KR950012591A (ko) | 반도체 장치의 제조방법 | |
| KR920005329A (ko) | 반도체소자용 패턴의 형성 또는 시험방법 | |
| KR960026746A (ko) | 집적 회로 제조 방법 | |
| KR970053219A (ko) | 표면 물성 검사용 반도체 장치 및 그 제조 방법 | |
| CN101071813B (zh) | 确定工艺环境变化的梯度场的结构及方法 | |
| KR970007379A (ko) | 패턴층이 형성된 웨이퍼의 결함 다이 검사 방법 | |
| US4599241A (en) | Method for inspecting defects of thin material film | |
| KR960043071A (ko) | 반도체 장치의 검사방법 | |
| KR970008453A (ko) | 반도체장치의 박막두께 계측기 srm | |
| JPS56152247A (en) | Testing method for semiconductor device | |
| US20240063058A1 (en) | Method for producing an individualization zone of an integrated circuit | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| KR980005551A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JP3810903B2 (ja) | 多結晶半導体膜の検査方法 | |
| KR950030245A (ko) | 게이트와 게이트 상에 형성되는 콘택간의 오정렬 측정방법 | |
| JPH0318744A (ja) | 半導体装置の結晶歪み測定方法 | |
| KR970072161A (ko) | 반도체 구성 막질의 식각률 측정 방법 | |
| KR100204536B1 (ko) | 반도체 장치의 미세패턴 검사방법 | |
| KR970003742A (ko) | 반도체 소자의 배선폭 측정방법 | |
| KR20000026566A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| KR950021322A (ko) | 반도체소장의 미세 콘택홀 측정방법 | |
| KR950015693A (ko) | 반도체 소자의 금속배선막 특성 검사 방법 | |
| KR950021101A (ko) | 반도체 장치의 콘택 제조방법 | |
| KR920007068A (ko) | 반도체 금속박막의 스텝 커버리지 측정용 표준웨이퍼 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070321 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |