KR20000023187A - 반도체 기판의 세정방법 및 세정액 - Google Patents

반도체 기판의 세정방법 및 세정액 Download PDF

Info

Publication number
KR20000023187A
KR20000023187A KR1019990039632A KR19990039632A KR20000023187A KR 20000023187 A KR20000023187 A KR 20000023187A KR 1019990039632 A KR1019990039632 A KR 1019990039632A KR 19990039632 A KR19990039632 A KR 19990039632A KR 20000023187 A KR20000023187 A KR 20000023187A
Authority
KR
South Korea
Prior art keywords
silicon
cleaning
semiconductor substrate
insulating film
film
Prior art date
Application number
KR1019990039632A
Other languages
English (en)
Inventor
와타나베카오리
Original Assignee
카네코 히사시
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카네코 히사시, 닛뽄덴끼 가부시끼가이샤 filed Critical 카네코 히사시
Publication of KR20000023187A publication Critical patent/KR20000023187A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/39Organic or inorganic per-compounds
    • C11D3/3947Liquid compositions
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02Inorganic compounds
    • C11D7/04Water-soluble compounds
    • C11D7/08Acids
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/30Acidic compositions for etching other metallic material
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10Objects to be cleaned
    • C11D2111/14Hard surfaces
    • C11D2111/22Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체 기판상에 형성된 실리콘계 절연막(예컨대, 실리콘 산화막)상에 부착하는 백금족 금속(예컨대, Pt 또는 Ir)의 오염물질을 확실히 제거하며 제거된 오염물질의 재부착을 방지하는 세정액 및 상기 세정액을 사용하는 세정방법에 관한 것이다. 상기 세정액은 염산-과산화수소계(HPM) 또는 황산-과산화수소계(SPM)의 용액에 미량의 불산을 혼합한 HPFM 또는 SPFM으로 구성되어 있어 상기 실리콘계 절연막상에 부착하는 오염물질을 1× 1010atoms/cm2미만으로 저감시킬 수 있다.

Description

반도체 기판의 세정방법 및 세정액{CLEANING METHOD FOR SEMICONDUCTOR SUBSTRATE AND CLEANING SOLUTION}
본 발명은 반도체 기판용 세정액 및 상기 세정액을 사용한 세정방법에 관한 것으로서, 더욱 상세하게는 반도체 기판상에 형성된 절연막에 부착하는 백금족 금속(예컨대, Pt, Ir)의 오염물질을 제거하는 세정액 및 상기 세정액을 사용한 세정방법에 관한 것이다.
최근에 DRAM과 같은 메모리 셀은 점점 더 미세화되는 경향이 있다. 그렇지만, 질화막이나 산화막과 같은 종래의 유전막을 사용하는 메모리 셀의 유전율은 2∼3 정도 밖에 되지 않으므로 용량을 충분히 확보할 수 없다는 문제점이 있다. 상기 문제를 해결하기 위하여 티탄산바륨, 티탄산스트론튬, 티탄산바륨스트론튬 등의 페로브스카이트형(perovskite type)의 강유전체막이 사용되게 되었다. 상기의 강유전체막이 기판에 직접 접하는 경우에는 기판이 산화되어 메로리 셀의 용량이 커져 버린다. 따라서, 강유전체막과 같은 재료를 사용하는 경우에 강유전체와 반응하지 않는 백금족 금속(예컨대, Pt 또는 Ir)으로 이루어진 하부 용량전극을 사용하여 왔다. 백금족 금속으로 이루어진 하부 용량전극의 사용 예가 MOS 트랜지스터와 용량부를 조합하여 전하 축적에 의해 데이터를 기억하는 반도체 메모리장치에 대한 주요부 단면을 도시하는 도3에 기술되어 있다.
도3에 있어서, 용량부(12)는 강유전체막(10)과 상부 백금박막(11) 및 하부 백금박막(9)으로 구성되어 있다. 강유전체막(10)의 하부에 배설된 하부 백금박막(9)은 MOS 트랜지스터의 확산층(2)의 한쪽에 세로 배선(6)을 통하여 접속되어 있고, 강유전체막(10)의 상부에 배설된 상부 백금박막(11)은 금속배선(13)에 접속되어 있다. 또한, 실리콘 기판(1)에 마련된 MOS 트랜지스터(확산층(2) 및, 게이트 절연막(3)을 개재하여 상기 확산층(2) 사이의 채널영역상에 형성된 게이트 전극(4)을 포함한다)는 제1 층간절연막(5)으로 피복되고, 상기 제1 층간절연막(5)상에 형성된 용량부(12)는 제2 층간절연막(7)으로 피복되어 있다. 또한, 제2 층간절연막(7)에 개구된 개구부에서 상부 백금박막(11)은 금속배선(13)에 접속되어 있고 금속배선(13)과 제2 층간절연막(7)은 제3 층간절연막(8)으로 피복되어 있다.
도3에 도시된 바와 같은 반도체 메모리장치의 제조단계에서, 예컨대, 용량부(12)를 피복하기 위해서 제2 층간절연막(7)을 형성할 때, 상기 제2 층간절연막 형성에 사용되는 장치 내부의 분위기 가스 중에 또는 형성장치의 내벽에는 용량부(12)의 상부 백금 박막(11)으로부터 발생한 백금 원자 또는 백금 파티클이 존재한다. 상기 백금 원자 또는 파티클은 제2의 층간절연막(7)상에 또는 실리콘기판(1) 배면상에 부착된다. 상기 백금 원자 또는 파티클을 그대로 두면 제조된 반도체 메모리장치의 소자 특성에 매우 좋지 않은 영향을 미치게 된다. 또한 제2 층간절연막의 형성에 한번 사용된 전술한 장치가 다른 반도체장치용 실리콘기판상에 절연막을 형성하기 위해 재 사용될 때, 장치내에 잔류하고 있는 백금 원자 또는 백금 파티클이 절연막상에 또는 실리콘기판의 배면에 부착되기 때문에 유사한 문제를 야기한다. 백금 원자 또는 백금 파티클이 1× 1010atoms/c㎡ 정도 잔류하더라도 제조된 반도체 메모리장치의 전기적인 특성에 악영향을 미친다는 사실이 공지 되어 있다.
상기와 같은 오염물질은 기판의 표면 또는 기판상에 형성된 절연막(예컨대, 실리콘 산화막)의 표면에 흡착 또는 결합된 금속이온(1) 및, 상기 표면상에 부착하고 있는 금속 파티클(2)을 포함한다.
또한, 반도체 메모리장치의 생산에 있어서, 하나의 동일한 세정조가 백금족 금속막의 형성공정 이후의 통상적인 세정공정에도 사용되며 또한 그 밖의 공정이후의 통상적인 세정공정에도 사용하는 경우가 있다. 상기의 경우에, 세정조가 백금족 금속으로 오염된 기판의 세정에 사용된후 다른 기판의 세정에 재 사용되는 경우에, 다른 기판에 2차오염을 야기할 우려가 있다. 따라서, 백금족 금속의 오염물질을 미리 기판에서 제거하여 둘 필요성이 있다. 오염된 기판과 다른 기판을 하나의 공통의 제조 설비내에서 취급하는 것은 세정공정 이외에도 산화막 형성공정등의 여러가지 반도체 메모리장치 제조공정에서 행해진다.
종래의 금속 제거용액으로서는 염산-과산화수소-물(HCI-H202-H20, 예컨대, HPM), 황산-과산화수소-물(H2S04-H202-H20, 예컨대, SPM), 질산과 염산(왕수), 암모니아수-과산화수소-물(NH4OH-H202-H20, 예컨대, APM)등이 알려져 있다. 그렇지만, 상기 종래의 공지된 금속 제거용액은 일반적인 중금속 제거용으로서 이온화 경향이 지극히 작은 Pt 또는 Ir 등의 오염을 충분히 제거할 수가 없으며, 1× 1010atoms/c㎡ 미만까지 오염물질을 저감하는 것은 곤란하다. 또한, 가령 오염물질을 일단 기판 표면에서는 제거할 수 있다 하더라도 그 오염물질이 세정액 중에 현탁 부유하고 있으므로 세정조로부터 들어 올릴때 오염물질이 재부착되어 결국 제거하기가 곤란해진다.
또한, 실리콘 웨이퍼의 세정용으로서 염산, 불산 및 과산화수소수의 혼합액을 사용하여 실리콘 웨이퍼 표면상에서 금속 오염물질과 자연 산화막에서의 오염물질을 제거하는 기술에 관해서는, 예컨대, 일본국 특개평3-228327호공보, 일본국 특개평8-31781호공보에 개시되어 있다. 그렇지만, 상기 기술은 어느 것이나 디바이스 소자가 아직 형성되기 이전의 실리콘 웨이퍼상의 오염물질을 제거하기 위한 것이다. 일본국 특개평3-228327호공보에는 HF:HCI:H202:H20= 1:10:20:100의 비율로 혼합하여 상온에서 실시하는 예가 개시되어 있으며, 일본국 특개평8-31781호공보에는 17wt.% HCI : 25wt.%HF = 1:1을 물로 100배에 희석하고 여기에 H202를 첨가하여 사용하고 있는 예가 개시되어 있지만, 어느 것도 보통의 금속오염 제거에는 효과가 있지만 실리콘계 절연막상에 부착하는 백금족 금속(예컨대, Pt 또는 Ir)의 오염에 관해서는 아무런 효과가 없다.
또한, 일본국 특개평7-45580호공보에는 먼저 실리콘 웨이퍼상의 표면 자연산화막을 묽은 불산으로 제거한 후, 불산, 염산, 과산화수소 및 물 혼합액으로 웨이퍼를 처리하고, 다시 염산, 과산화수소, 물 혼합액으로 세정하는 일련의 세정 프로세스에 의해 웨이퍼 표면에 부착되어 있는 금속(예컨대, Cu)의 오염을 제거하는 방법이 개시되어 있다.
그렇지만 상기의 기술에 있어서, 백금족 금속(예컨대, Pt 또는 Ir)은 불산에 대하여 안정적이기 때문에 최초에 불산처리를 시행하면, 산화막 표면등에 부착되어 있는 것은 산화막의 에칭과 동시에 액중에 취출되지만 그대로 현탁성분으로서 존재하고 있기 때문에 세정조로부터 들어 올릴 때에 기판 표면에 재부착되어 충분한 제거효과를 얻을 수가 없다.
또한, 일본국 특개평6-333898호공보에는 반도체 기판의 표면에 잔존하는 유기물 및 무기물을 제거하는 강산 및 산화제와, 반도체 기판의 표면을 극미량만 에칭함에 의해 반도체 기판의 표면에 잔존하는 잔사 및 파티클을 제거하는 불소를 생성하는 플루오로황산 또는 2불화술루프릴로 구성되는 불소함유 화합물과, 물을 함유하는 세정액에 의해서 반도체 기판의 표면을 세정하는 방법이 개시되어 있고, 실시예로서는 폴리실리콘막을 드라이 에칭한 후에 부착되는 잔사를 제거하는 예가 나타나 있지만 백금족 금속 제거에 관해서는 아무런 언급도 되어 있지 않다.
따라서, 본 발명의 목적은 반도체 기판상에 형성된 실리콘계 절연막(예컨대, 실리콘산화막) 또는 반도체 기판상에 부착하는 백금족 금속(예컨대, Pt나 Ir)의 오염물질을 확실히 제거하며 또한 제거된 오염물질의 재부착을 방지할 수 있는 세정액과, 상기 세정액을 사용한 세정방법을 제공하는 것에 있다.
본 발명자는 상기 과제를 해결하기 위하여 면밀히 검토한 결과, 반도체 기판상에 형성된 절연막의 백금족 금속에 의한 오염을 제거하기 위해서 금속 제거용액에 미량의 불산을 첨가한 세정액을 사용함으로서 백금족 금속에 의한 오염물질을 확실히 제거하며 또한 제거된 오염물질이 재부착되지 않는것을 찾아내어 본 발명을 완성하였다.
즉, 본 발명은 금속 제거용액중에 염산의 농도가 중량비 10~25의 범위내에서 염산과 과산화수소 및 미량의 불산을 포함하는 금속제거용액의 혼합물인 세정액을 사용하여 반도체 기판상에 잔존하는 백금족 금속오염물을 제거하는 세정방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 황산, 과산화수소 및 미량의 불산을 포함하는 금속 제거용액의 혼합물인 세정액을 사용하여 반도체 기판상의 잔존하는 백금족 금속오염물을 제거하는 세정방법을 제공하는 것을 목적으로 한다.
본 발명에 따르면, 반도체 기판 또는 반도체 기판상에 형성된 실리콘계 절연막상에 부착된 백금족 금속의 오염물이 확실히 제거되고, 더욱이, 제거된 오염물의 재부착이 방지되어 다른 디바이스의 제2차 오염이 발생하지 않는다.
도1은 본 발명에 의한 세정액과 종래 기술에 의한 세정액을 사용한 경우의 Pt 오염량의 차이를 도시한 그래프.
도2는 염산의 농도변화에 의한 Pt 오염의 제거효율의 차이를 도시한 그래프.
도3은 본 발명에 의한 세정조작의 대상이 되는 반도체장치의 일례를 도시한 개략 단면도.
<도면의 주요부호에 대한 간단한 설명>
1 : 실리콘 기판 2 : 확산층
3 : 게이트 절연막 4 : 게이트 전극
5 : 제1 층간절연막 6 : 세로 배선
7 : 제2 층간절연막 8 : 제3 층간절연막
9 : 하부 백금박막 10 : 강유전체막
11 : 상부 백금박막 12 : 용량부
13 : 금속 배선
도3에 있어서, 참조번호1은 실리콘 기판, 참조번호2는 확산층, 참조번호3은 게이트 절연막, 참조번호4는 게이트 전극, 참조번호5는 제1 층간절연막, 참조번호6은 세로 배선, 참조번호7은 제2 층간절연막, 참조번호8은 제3 층간절연막, 참조번호9는 하부 백금박막, 참조번호10은 강유전체막, 참조번호11은 상부 백금박막, 참조번호12는 용량부, 참조번호13은 금속배선에 대한 참조번호이다.
이하, 본 발명을 상세히 설명한다.
본 발명에 있어서 사용되는 금속 제거용액이라 함은 무기산(예컨대, 염산, 황산)에 과산화수소를 첨가한 것을 들수있고 그 중에서도 염산이 바람직하다.
본 발명에 의한 연구에 의해, 세정액으로서 세정계 내에서 하이포아염소산을 생성할 수 있는 성분(예컨대, 염산과 과산화수소의 조합)과, 미량의 바람직하기는 1% 이하의 불산을 포함하는 세정액을 사용하면 백금족 금속의 제거효율이 높다는 것을 알아 내었다. 하이포아염소산 수용액은 지극히 불안정하므로 보통 나트륨염이나 칼슘염과 같은 하이포아염소산염의 형태로 시판되고 있는데, 상기는 반도체소자에 악영향을 주는 양이온을 함유하기 때문에 사용할 수가 없다. 본 발명으로서는 세정계 내에서 하이포아염소산을 생성할 수 있는 성분을 조합하여 사용함으로서 불안정한 하이포아염소산의 사용을 가능하게 하고 있다.
염산은 과산화수소와 반응하여 하이포아염소산을 형성하는데, 상기 하이포아염소산의 작용에 의해 백금족 금속(예컨대, Pt나 Ir)은 일단 염화물(염화백금, 염화이리듐)을 경유하든가 또는 직접 테트라클로로백금산이온(H[PtCl4]-), 테트라클로로이리디움산이온(H[IrCl4]-)으로 되어, 세정액중에 현탁성분로서 남는 일이 없으므로 세정조로부터 끌어 올릴 때에 수세를 실시함으로서 이온 등의 재부착이 방지되는 것으로 생각된다.
도1은 본 발명 및 종래 기술에 의한 세정액을 사용하여 CVD법으로 200nm 정도의 막 두께로 형성된 실리콘 산화막상에 부착된 Pt 오염의 제거를 실시했을 때의 Pt 오염량을 나타내는 그래프이다. 초기농도 1×1011-12(atoms/㎠) 정도의 Pt가 오염된 기판을 처리하는 경우, 0.1wt.% 불산수용액(DHF)으로 처리하고 계속해서 종래의 HPM(HCI:H202:H20 = 1:1:5) 또는 SPM(H2S04:H202= 4:1)으로 처리한 것은 거의 제거효과가 없음을 알수 있다. 이에 대해, 본 발명이 되는 HPFM(HCI:H202:H20 = 3:1:5 + 0.1wt.%HF), SPFM(H2S04:H202= 4:1 + O.1wt.%HF)의 세정액으로 기판을 처리한 경우는, 오염량이 1×1010(atoms/㎠) 미만으로 저감되므로 충분한 효과가 있는 것을 알수 있다. 상기의 처리는 염산계의 세정액이 사용된 경우 액온 65℃에서 실시하였고, 황산계 세정액이 사용된 경우에는 액온 130℃로 실시하였다. 또한 Pt 오염량의 측정은 고온의 왕수 회수액을 사용한 웨이퍼 표면처리 및 ICP-MS 측정에 의해 실시하였고, 상기 경우의 검출한계는 1× 109(atoms/㎠)정도 이다.
도2는 염산 농도가 변했을 경우의 Pt 오염의 제거효과를 도시하는 그래프로서, 과산화수소 농도 4%, 불산 0.1%, 액온 65℃의 조건하에서 염산 농도를 0.085%, 1%, 5%, 8%, 10%, 12%, 15%, 20%, 25%로 변화시켜 측정하고 있다. 염산 농도가 10∼25%의 범위에서 Pt의 제거효과가 높다는 것을 알수 있다. 염산 농도가 낮은 경우(상대적으로 과산화수소의 농도가 높아짐)에는, 일단 생성된 하이포아염소산이 과산화수소와 반응하여 염산으로 되돌아가 하이포아염소산의 생성량이 불충분해 진다. 또한 과산화수소의 양은 2∼5% 정도가 바람직하다.
불산의 양은 실리콘 산화막의 엣칭 레이트와의 관계로서 가장 적합하게 되도록 적절히 선택되면 좋지만, 대략 1% 이하로 하는 것이 바람직하다. 또한, 실리콘 산화막 이외의 예컨대 실리콘 질화막 또는 실리콘 산질화막 등의 실리콘계 절연막의 경우는 이보다도 많이 첨가하는 것도 가능하다. 엣칭 레이트가 1∼5 mm/min의 범위내로 되도록 불산의 양이 사용되는 것이 바람직하다.
본 발명의 세정액도 종래의 과산화수소 함유 세정액 마찬가지로 그 라이프타임은 그다지 길지 않기 때문에 세정조작의 직전에 과산화수소를 혼합하여 사용하는 것이 바람직하다.
염산을 사용하는 경우 세정할 때의 액 온도는 실온(25℃)에서 세정액의 비등점 미만의 온도, 바람직하기 50∼70℃ 까지의 온도범위에서 사용한다. 처리시간은, 염산 및 과산화수소의 양, 액 온도등에 따라 적절히 변경하면 좋지만, 지나치게 길면 불산에 의한 산화막의 막 감소가 허용 한도를 넘는 경우가 있으며, 또한 지나치게 짧으면 충분한 효과를 얻을 수 없가 없다. 보통은 1∼15분, 바람직하기는 5∼10분 정도로 한다.
이상 설명한 바와 같이 본 발명에 의하면 실리콘계 절연막에 대한 백금족 금속오염을 확실히 제거할 수 있으며 더구나 재부착되는 일이 없기 때문에 다른 디바이스에 대한 2차오염도 방지할 수 있다.

Claims (10)

  1. 반도체 기판상에 부착하는 백금족 금속의 오염을 제거하는 세정방법에 있어서, 세정액으로 금속 제거용액중에 염산의 농도 10~25%의 범위내에서 염산과 과산화수소 및 미량의 불산을 포함하는 금속제거용액의 혼합물인 세정액을 사용하는 것을 특징으로 하는 세정방법.
  2. 제1항에 있어서, 상기 세정액은 실온에서 비등점 이하의 온도까지의 온도범위내에서 사용되는 것을 특징으로 하는 세정방법.
  3. 제1항에 있어서, 실리콘계 절연막은 반도체 기판상에 형성되는 것을 특징으로 하는 세정방법.
  4. 제3항에 있어서, 실리콘계 절연막은 실리콘 산화막, 실리콘 질화막 및 실리콘산 질화막으로 구성된 그룹으로부터 선택된 것을 특징으로 하는 세정방법.
  5. 반도체 기판상에 부착하는 백금족 금속의 오염을 제거하는 세정방법에 있어서, 세정액으로 황산과 과산화수소 및 미량의 불산을 포함하는 금속제거용액의 혼합물인 세정액을 사용하는 것을 특징으로 하는 세정방법.
  6. 제5항에 있어서, 실리콘계 절연막은 반도체 기판상에 형성되는 것을 특징으로 하는 세정방법.
  7. 제5항에 있어서, 실리콘계 절연막은 반도체 기판상에 형성되는 것을 특징으로 하는 세정방법.
  8. 제7항에 있어서, 실리콘계 절연막은 실리콘 산화막, 실리콘 질화막 및 실리콘산 질화막으로 구성된 그룹으로부터 선택된 것을 특징으로 하는 세정방법.
  9. 반도체 기판상에 형성된 실리콘계 절연막상에 부착하는 백금족 금속의 오염을 제거하는데 사용되는 세정액에 있어서, 0∼25%의 염산과 2∼5%의 과산화수소와 0.01∼1%의 불산을 포함하는 것을 특징으로 하는 세정액.
  10. 반도체 기판상에 형성된 실리콘계 절연막상에 부착하는 백금족 금속 오염을 제거하는데 사용되는 세정액에 있어서, 10∼25%의 염산과 2∼5%의 과산화수소 및 불산을 포함하고, 실리콘계 절연막의 엣칭 레이트가 1∼5 nm/min인 것을 특징으로 하는 세정액.
KR1019990039632A 1998-09-17 1999-09-15 반도체 기판의 세정방법 및 세정액 KR20000023187A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26348298A JP3189892B2 (ja) 1998-09-17 1998-09-17 半導体基板の洗浄方法及び洗浄液
JP??10?????2634 1998-09-17

Publications (1)

Publication Number Publication Date
KR20000023187A true KR20000023187A (ko) 2000-04-25

Family

ID=17390131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990039632A KR20000023187A (ko) 1998-09-17 1999-09-15 반도체 기판의 세정방법 및 세정액

Country Status (4)

Country Link
US (1) US6432836B1 (ko)
JP (1) JP3189892B2 (ko)
KR (1) KR20000023187A (ko)
TW (1) TW424275B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466310B1 (ko) * 2002-11-13 2005-01-14 삼성전자주식회사 금속-절연체-금속 커패시터의 제조 방법
KR20200030945A (ko) 2018-09-13 2020-03-23 동우 화인켐 주식회사 포토레지스트 세정액 조성물
KR20200031956A (ko) 2018-09-17 2020-03-25 동우 화인켐 주식회사 포토레지스트 세정액 조성물

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358604B2 (ja) * 1999-11-11 2002-12-24 日本電気株式会社 白金族不純物回収液及びその回収方法
US6812156B2 (en) * 2002-07-02 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd Method to reduce residual particulate contamination in CVD and PVD semiconductor wafer manufacturing
US7244682B2 (en) * 2004-05-06 2007-07-17 Micron Technology, Inc. Methods of removing metal-containing materials
US7544610B2 (en) * 2004-09-07 2009-06-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
KR100639710B1 (ko) 2005-03-17 2006-10-30 세메스 주식회사 약액 혼합 공급 방법
WO2006130439A1 (en) * 2005-05-27 2006-12-07 Fsi International, Inc. Process for removal of metals and alloys from a substrate
JP2012253374A (ja) * 2006-10-11 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
US20080163897A1 (en) * 2007-01-10 2008-07-10 Applied Materials, Inc. Two step process for post ash cleaning for cu/low-k dual damascene structure with metal hard mask
EP1950326A1 (en) * 2007-01-29 2008-07-30 Interuniversitair Microelektronica Centrum Method for removal of bulk metal contamination from III-V semiconductor substrates
EP1975987A3 (en) * 2007-03-31 2011-03-09 Advanced Technology Materials, Inc. Methods for stripping material for wafer reclamation
US20100112728A1 (en) * 2007-03-31 2010-05-06 Advanced Technology Materials, Inc. Methods for stripping material for wafer reclamation
SG10201508015RA (en) 2010-10-06 2015-10-29 Entegris Inc Composition and process for selectively etching metal nitrides
US8894774B2 (en) * 2011-04-27 2014-11-25 Intermolecular, Inc. Composition and method to remove excess material during manufacturing of semiconductor devices
US8784572B2 (en) 2011-10-19 2014-07-22 Intermolecular, Inc. Method for cleaning platinum residues on a semiconductor substrate
TWI517235B (zh) 2013-03-01 2016-01-11 栗田工業股份有限公司 半導體基板洗淨系統以及半導體基板的洗淨方法
CN114456884A (zh) * 2021-12-30 2022-05-10 安莱博医药(苏州)有限公司 一种icp组件清洗剂

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398344A (en) * 1982-03-08 1983-08-16 International Rectifier Corporation Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface
US4804438A (en) * 1988-02-08 1989-02-14 Eastman Kodak Company Method of providing a pattern of conductive platinum silicide
JP2841627B2 (ja) * 1990-02-02 1998-12-24 日本電気株式会社 半導体ウェーハの洗浄方法
JPH056884A (ja) * 1991-06-27 1993-01-14 Kawasaki Steel Corp シリコンウエハーの洗浄方法
US5258093A (en) * 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
JPH06333898A (ja) * 1993-03-23 1994-12-02 Matsushita Electric Ind Co Ltd 半導体装置の洗浄方法及びその装置
JP3338134B2 (ja) * 1993-08-02 2002-10-28 株式会社東芝 半導体ウエハ処理方法
JPH07130702A (ja) * 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
JPH07193035A (ja) * 1993-12-27 1995-07-28 Sumitomo Chem Co Ltd シリコンウェハー表面の不純物元素の回収方法
JPH0831781A (ja) * 1994-07-13 1996-02-02 Sony Corp 洗浄薬液

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466310B1 (ko) * 2002-11-13 2005-01-14 삼성전자주식회사 금속-절연체-금속 커패시터의 제조 방법
KR20200030945A (ko) 2018-09-13 2020-03-23 동우 화인켐 주식회사 포토레지스트 세정액 조성물
KR20200031956A (ko) 2018-09-17 2020-03-25 동우 화인켐 주식회사 포토레지스트 세정액 조성물

Also Published As

Publication number Publication date
US6432836B1 (en) 2002-08-13
JP3189892B2 (ja) 2001-07-16
JP2000100765A (ja) 2000-04-07
TW424275B (en) 2001-03-01

Similar Documents

Publication Publication Date Title
KR100356528B1 (ko) 반도체 장치의 제조 방법
KR20000023187A (ko) 반도체 기판의 세정방법 및 세정액
JP2581268B2 (ja) 半導体基板の処理方法
US6513538B2 (en) Method of removing contaminants from integrated circuit substrates using cleaning solutions
US6162738A (en) Cleaning compositions for high dielectric structures and methods of using same
JPH06314679A (ja) 半導体基板の洗浄方法
EP1195803B1 (en) Post-etch cleaning treatment
US6416586B1 (en) Cleaning method
Meuris et al. Implementation of the IMEC-cleaning in advanced CMOS manufacturing
JP3645144B2 (ja) 半導体装置の製造方法
US20050263489A1 (en) Ruthenium silicide wet etch
JP3185732B2 (ja) 基板表面金属汚染除去方法
US20070178657A1 (en) Method of manufacturing a semiconductor device
JP2005210075A (ja) 半導体ウエハの洗浄方法
KR970000699B1 (ko) 반응율 제한을 이용한 실리콘 기판 표면의 불순물 습식청정방법
MORITA et al. PASSSIVATION OF Cu PARTICLES ON Si SUBSTRATE BY FOM (HF+ 0,-UPW) SOLUTION HIROSHI MORITA*, JAE-DONG JOO**, ROCHDI MESSOUSSI***, KAZUHIKO KAWADA, JONG-SOO KIM and TADAHIRO OHMI
JP2000228384A (ja) 半導体基板のウェット洗浄方法
KR19990000441A (ko) 반도체 소자의 세정 방법
JP2001007072A (ja) 洗浄液
KR19990028015A (ko) 반도체기판의 세정액
KR980012021A (ko) 반도체 소자의 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
G170 Re-publication after modification of scope of protection [patent]
E601 Decision to refuse application
N231 Notification of change of applicant
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J121 Written withdrawal of request for trial