KR20000019907A - Ball grid array semiconductor package structure using flexible circuit substrate - Google Patents
Ball grid array semiconductor package structure using flexible circuit substrate Download PDFInfo
- Publication number
- KR20000019907A KR20000019907A KR1019980038259A KR19980038259A KR20000019907A KR 20000019907 A KR20000019907 A KR 20000019907A KR 1019980038259 A KR1019980038259 A KR 1019980038259A KR 19980038259 A KR19980038259 A KR 19980038259A KR 20000019907 A KR20000019907 A KR 20000019907A
- Authority
- KR
- South Korea
- Prior art keywords
- flexible circuit
- circuit board
- semiconductor package
- grid array
- semiconductor chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/1413—Square or rectangular array
- H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
Description
본 발명은 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 구조에 관한 것으로서, 더욱 상세하게는 솔더볼을 입출력단자로 사용하는 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지에 있어서, 열방출을 용이하게 하여 반도체 칩의 성능과 기능을 향상시킬 수 있도록 한 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 구조에 관한 것이다.The present invention relates to a structure of a ball grid array semiconductor package using a flexible circuit board, and more particularly, in a ball grid array semiconductor package using a flexible circuit board using a solder ball as an input / output terminal, to facilitate heat dissipation. The present invention relates to a structure of a ball grid array semiconductor package using a flexible circuit board capable of improving performance and function of a semiconductor chip.
통상적으로 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지가 제도되는 단계를 첨부한 도 3을 참조하여 간략히 설명하면 다음과 같다.A ball grid array semiconductor package using a flexible circuit board will be briefly described with reference to FIG. 3.
우선, 가요성수지필름(14)과 이 필름상에 형성된 회로패턴(16)과 본드 핑거로 이루어진 가요성회로기판(12)이 금속재의 캐리어프레임상에 등간격으로 형성된 다수의 개구부에 일정하게 접착된다.First, the flexible resin film 14, the circuit pattern 16 formed on the film, and the flexible circuit board 12 made of bond fingers are uniformly bonded to a plurality of openings formed at equal intervals on a carrier frame made of metal. do.
이때, 상기 회로패턴(16)이 가요성수지필름(14)에 형성되는 방법은 회로패턴용 구리박판이 가요성수지필름(14)상에 접착되어, 대략 원형의 상기 회로 패턴(16)만이 남도록 나머지 구리박판 부위를 식각처리하게 된다.In this case, the circuit pattern 16 is formed on the flexible resin film 14 so that the copper foil for circuit pattern is bonded onto the flexible resin film 14 so that only the circuit pattern 16 of a substantially circular shape remains. The remaining copper sheet is etched.
다음으로, 상기 회로패턴(16) 안쪽으로 위치한 가요성수지필름(14)의 상면에는 구리박판이 식각처리되어 빈자리로 남아 있는 바, 이곳에 다이패드가 부착되고, 이 다이패드에 열전도성 접착수단(32)에 의하여 반도체 칩(10)이 실장된다.Next, the copper foil is etched on the upper surface of the flexible resin film 14 positioned inside the circuit pattern 16, and the die pad is attached to the die pad. The die pad is attached to the die pad. The semiconductor chip 10 is mounted by the 32.
이어서, 상기 회로패턴(16)과 반도체칩(10)의 본딩패드(24)를 와이어(20)로 본딩한 후, 상기 반도체칩(10)과 회로패턴(16)등을 몰딩 컴파운드 수지(34)로 몰딩함으로서, 가요성 회로기판을 이용한 볼그리드 어레이 반도체 패키지가 제조되어진다.Subsequently, after bonding the circuit pad 16 and the bonding pad 24 of the semiconductor chip 10 with the wire 20, the semiconductor compound 10 and the circuit pattern 16 may be molded into the molding compound resin 34. By molding with a ball grid array semiconductor package using a flexible circuit board is manufactured.
마지막으로, 상기 캐리어 프레임으로부터 볼그리드 어레이 반도체 패키지를 싱귤레이션함으로써, 낱개의 볼 그리드 어레이 반도체 패키지(100)가 달성되어진다.Finally, by singulating the ball grid array semiconductor package from the carrier frame, a single ball grid array semiconductor package 100 is achieved.
또한, 상기 반도체칩(10)이 실장되는 가요성 회로기판(16)의 가요성수지필름(14)의 저면에는 상기 회로패턴(16)과 접속하는 다수의 솔더볼(18)이 융착되고, 이러한 솔더볼(18)은 입출력단자로서의 기능을 하게 된다.In addition, a plurality of solder balls 18 connected to the circuit pattern 16 are fused to the bottom surface of the flexible resin film 14 of the flexible circuit board 16 on which the semiconductor chip 10 is mounted. 18 serves as an input / output terminal.
상기와 같이 제조되어진 볼 그리드 어레이 반도체 패키지(100)의 솔더볼 부착 상태를 보면, 첨부한 도 4에 도시한 바와 같이, 가요성수지필름(14)의 저면 각 모서부면에 부착되어있고, 그 중앙면쪽에는 빈 공간으로 남아 있는 상태이다.When the solder ball is attached to the ball grid array semiconductor package 100 manufactured as described above, as shown in FIG. 4, the bottom surface of the flexible resin film 14 is attached to each corner portion of the bottom surface of the flexible resin film 14. It is left empty on the side.
이때, 상기 반도체칩(10)상의 본딩패드(24)와 상기 회로패턴(16)이 와이어 본딩되는 공정에서, 상기 본딩패드(24)와 회로패턴(16)을 연결하는 와이어(20)는 신호선, 전원선, 접지선등의 역할을 하도록 연결되어진다.At this time, in the process of the wire bonding of the bonding pad 24 and the circuit pattern 16 on the semiconductor chip 10, the wire 20 connecting the bonding pad 24 and the circuit pattern 16 is a signal line, It is connected to act as a power line and ground line.
또한, 상기 회로패턴(16)은 솔더볼(18)단자와 접속되는 바, 상기 와이어(20)의 신호선, 전원선, 접지선에서 발생하는 열이 상기 솔더볼(18)로 미약하게 방출되어진다.In addition, since the circuit pattern 16 is connected to the solder ball 18 terminal, heat generated from the signal line, the power line, and the ground line of the wire 20 is weakly discharged to the solder ball 18.
이에, 상기 와이어(20)의 신호선, 전원선, 접지선에서 발생되는 열 뿐만아니라 반도체칩(10) 자체에서 발생되는 열까지 용이하게 방출시켜, 반도체 패키지의 기능과 성능 향상을 도모할 필요가 있었다.As a result, not only the heat generated from the signal line, the power line, and the ground line of the wire 20 but also the heat generated from the semiconductor chip 10 itself needs to be easily released to improve the function and performance of the semiconductor package.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 가요성수지필름상에 금속박판이 올려져 회로패턴이 되는 이외의 부분은 식각처리되는 바, 가요성 수지필름상의 중앙 빈공간부에 위치되는 금속박판을 식각처리하지 않고 금속랜드로서 그대로 남겨두고, 이 금속랜드에 반도체칩을 실장하여 제조된 반도체 패키지를 제안한 것이다.The present invention has been made in view of the above-mentioned, the metal sheet is placed on the flexible resin film, other than the circuit pattern is etched bar, the metal located in the central hollow space on the flexible resin film A semiconductor package manufactured by mounting a semiconductor chip on the metal land without leaving the thin plate etched is proposed.
이에, 반도체칩이 정상적인 전원에 의하여 동작할 때 발생되는 열과, 와이어의 신호선, 전원선, 접지선등에 발생되는 열이 상기 금속랜드를 통하여 용이하게 방출되도록 함으로써, 반도체 패키지의 기능과 성능을 향상시킬 수 있도록 한 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 구조를 제공하는데 그 목적이 있는 것이다.Accordingly, the heat generated when the semiconductor chip is operated by a normal power source and the heat generated in the signal line, the power line, and the ground line of the wire can be easily discharged through the metal land, thereby improving the function and performance of the semiconductor package. The purpose of the present invention is to provide a structure of a ball grid array semiconductor package using a flexible circuit board.
도 1은 본 발명에 따른 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 구조를 나타내는 단면도,1 is a cross-sectional view showing the structure of a ball grid array semiconductor package using a flexible circuit board according to the present invention;
도 2는 본 발명에 따른 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 구조를 나타내는 저면도,2 is a bottom view showing the structure of a ball grid array semiconductor package using a flexible circuit board according to the present invention;
도 3은 종래의 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 구조를 나타내는 단면도,3 is a cross-sectional view showing the structure of a ball grid array semiconductor package using a conventional flexible circuit board;
도 4는 종래의 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 구조를 나타내는 저면도.Figure 4 is a bottom view showing the structure of a ball grid array semiconductor package using a conventional flexible circuit board.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
10:반도체칩 12:가요성회로기판10: semiconductor chip 12: flexible circuit board
14:가요성수지필름 16:회로패턴14: flexible resin film 16: circuit pattern
18:솔더볼 20:와이어18: solder ball 20: wire
22:댐 24:본딩 패드22: Dam 24: bonding pad
30:금속랜드 32:열전도성접착수단30: metal land 32: heat conductive adhesive means
34:몰딩 컴파운드 수지 36:접지영역34: molding compound resin 36: ground area
이하, 첨부도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명은, 상면에는 본드 핑거와 회로패턴(16)이 형성되고 저면에는 솔더볼 랜드가 형성되는 가요성수지필름(14)으로 이루어지는 가요성회로기판(12)과, 상기 가요성회로기판(12)의 중앙부에 접착수단에 의해 실장되는 반도체칩(10)과, 상기 반도체칩(10)의 본딩패드(24)와 가요성회로기판(12)의 본드핑거를 연결시키는 와이어(20)와, 상기 반도체칩(10)과 와이어(20)등을 외부환경으로부터 보호하기 위하여 몰딩되는 몰딩컴파운드 수지(34)와, 상기 가요성회로기판(12)의 솔더볼랜드에 융착되어 입출력단자로 사용되는 다수의 솔더볼(18)로 구성되는 반도체 패키지에 있어서, 상기 가요성회로기판(12)의 중앙부에 대략 사각형상의 금속랜드(30)가 더 형성되어 있는 것을 특징으로 한다.According to the present invention, a flexible circuit board 12 including a flexible finger film 14 having a bond finger and a circuit pattern 16 formed on an upper surface thereof and a solder ball land formed on a lower surface thereof, and the flexible circuit board 12. A semiconductor chip 10 mounted on the center portion of the semiconductor chip 10 by a bonding means, a wire 20 connecting the bonding pad 24 of the semiconductor chip 10 to the bond finger of the flexible circuit board 12, and the semiconductor. In order to protect the chip 10 and the wire 20 from the external environment, a plurality of solder balls are fused to the molding compound resin 34 and the solder bores of the flexible circuit board 12 and used as input / output terminals. The semiconductor package consisting of 18) is characterized in that a substantially rectangular metal land 30 is further formed at the center of the flexible circuit board 12.
상기 금속랜드(30)는 반도체칩(10)보다 더 넓은 면적으로 형성된다.The metal land 30 is formed to have a larger area than the semiconductor chip 10.
특히, 상기 반도체칩(10) 외곽의 금속랜드(30)에는 댐(22)이 형성되고, 이 금속랜드(30)와 반도체칩(10)의 본딩패드(24)가 와이어(20)로 연결되어진다.In particular, a dam 22 is formed in the metal land 30 outside the semiconductor chip 10, and the metal land 30 and the bonding pads 24 of the semiconductor chip 10 are connected by wires 20. Lose.
본 발명의 바람직한 실시예를 첨부한 도 1 내지 2를 참조하여 상세하게 설명하면 다음과 같다.When described in detail with reference to Figures 1 to 2 attached to a preferred embodiment of the present invention.
도면부호 30은 금속랜드이다.Reference numeral 30 is a metal land.
상기 금속랜드(30)의 테두리 끝단에서 안쪽으로 일정거리 떨어진 위치에는 상방향으로 돌출된 댐(22)이 일체로 형성되고, 이 댐(22) 바깥쪽단은 접지영역(36)으로 형성되어진다.A dam 22 protruding upwardly is integrally formed at a distance away from the edge end of the metal land 30 inwardly, and the outer end of the dam 22 is formed as a ground region 36.
여기서, 상기 금속랜드(30)를 형성시킨 구조의 볼 그리드 어레이 반도체 패키지의 제조되는 상태를 설명하면 다음과 같다.Herein, the manufacturing state of the ball grid array semiconductor package having the structure in which the metal land 30 is formed will be described below.
통상, 가요성수지필름(14)의 일면 각 모서리에는 다수의 회로패턴(16)이 형성되어 있고, 이 회로패턴(16)들의 안쪽 중앙면에는 빈 공간, 즉 가요성수지필름면으로 남아 있게 된다.In general, a plurality of circuit patterns 16 are formed at each corner of one surface of the flexible resin film 14, and the inner center surface of the circuit patterns 16 remains as an empty space, that is, a flexible resin film surface. .
그 이유는 상술한 바와 같이, 상기 회로패턴(16)이 가요성수지필름(14)에 형성되는 방법에서 설명될 수 있는데, 회로패턴용 금속박판이 가요성수지필름(14)상에 접착되어, 대략 원형의 상기 회로 패턴(16)만이 남도록 나머지 금속박판 부위를 식각처리하게 된다.The reason can be explained in the above-described method in which the circuit pattern 16 is formed on the flexible resin film 14, wherein the metal thin plate for the circuit pattern is adhered on the flexible resin film 14, The remaining metal sheet portion is etched so that only the circuit pattern 16 which is approximately circular remains.
따라서, 상기 회로패턴(16)들의 안쪽 중앙면에는 빈 공간, 즉 가요성수지필름면으로 남아 있게 된다.Accordingly, the inner center surface of the circuit patterns 16 remains as an empty space, that is, a flexible resin film surface.
여기서, 상기 가요성수지필름(14)의 회로패턴(16)이 없는 중앙면에 위치되는 상기 금속박판을 식각처리 하지 않고, 그대로 남겨 금속랜드(30)로서 형성시킨다.Here, the metal thin plate positioned on the center surface of the flexible resin film 14 without the circuit pattern 16 is formed as a metal land 30 without being etched.
상기 금속랜드(30)의 바깥쪽 끝단에서 안쪽으로 들어온 부위의 둘레를 따라 상방향으로 돌출된 댐(22)이 형성되어지고, 이 댐(22)의 바깥쪽 부위는 접지영역(36)으로 형성된다.A dam 22 protruding upwardly is formed along a circumference of a portion coming inward from an outer end of the metal land 30, and an outer portion of the dam 22 is formed as a ground region 36. do.
다음으로, 상기 금속랜드(30)의 상면에 열전도성접착수단(32)을 도포하게 되는데, 상기 댐(22) 안쪽으로 열전도성접착수단(32)을 도포시킨다.Next, the thermal conductive adhesive means 32 is applied to the upper surface of the metal land 30, and the thermal conductive adhesive means 32 is applied into the dam 22.
따라서, 상기 열전도성접착수단(32)은 상기 금속랜드(30)의 댐(22)에 의하여 바깥쪽으로 흐르지 않으며, 용이하게 도포되어진다.Therefore, the thermally conductive adhesive means 32 does not flow outward by the dam 22 of the metal land 30 and is easily applied.
이어서, 상기 열전도성접착수단(32)상에 반도체칩(10)을 실장시켜 금속랜드(30)와 접착되도록 한다.Subsequently, the semiconductor chip 10 is mounted on the thermally conductive bonding means 32 to be bonded to the metal land 30.
상기와 같이, 반도체칩(10)이 실장되면, 상기 반도체칩(10)의 본딩패드(24)와 상기 회로패턴(16)을 와이어로 본딩하는 공정을 수행하게 되는데, 상기 연결되는 와이어(20)는 접지선, 신호선, 전원선등의 역할을 하도록 연결되어진다.As described above, when the semiconductor chip 10 is mounted, a process of bonding the bonding pad 24 and the circuit pattern 16 of the semiconductor chip 10 to a wire is performed. Is connected to act as grounding line, signal line and power line.
이때, 상기 반도체칩(10)의 본딩패드(24)와 상기 금속랜드(30)의 접지영역(36)이 와이어(20)로 연결되는데, 이 와이어(20)가 접지선 역할을 하게 된다.In this case, the bonding pad 24 of the semiconductor chip 10 and the ground region 36 of the metal land 30 are connected to the wire 20, and the wire 20 serves as a ground wire.
따라서, 기존의 접지 역할을 하는 회로패턴(16)과 솔더볼(18)을 감소시킬 수 있다.Therefore, the circuit pattern 16 and the solder ball 18 serving as the existing ground can be reduced.
다음으로, 상기 금속랜드(30)상의 반도체칩(10), 그 주변의 회로패턴(16)들, 본딩된 와이어(20)들을 보호하기 위하여 몰딩시키는 공정이 진행되어진다.Next, a molding process is performed to protect the semiconductor chip 10, the circuit patterns 16 and the bonded wires 20 on the metal land 30.
또한, 반도체칩(10)이 실장되는 가요성수지필름(14)의 저면에는 입출력단자로서의 기능을 하는 다수의 솔더볼(18)이 융착되는 바, 상기 금속랜드(30)가 올려진 가요성수지필름(14)의 중앙 저면에도 금속랜드(30)과 접속하는 솔더볼(18)이 융착되어진다.In addition, a plurality of solder balls 18 serving as input / output terminals are fused to the bottom of the flexible resin film 14 on which the semiconductor chip 10 is mounted. The flexible resin film on which the metal land 30 is mounted The solder ball 18 which connects with the metal land 30 is fused also to the center bottom face of 14.
상기와 같이, 제조된 본 발명의 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 구조에서, 정상적인 전원을 받아 동작하는 반도체칩(10)에서 발생되는 열과, 와이어(전원선, 접지선, 신호선등)에서 발생하는 열을 상기 금속랜드(30)가 흡수하여, 금속랜드(30)와 접속하는 상기 솔더볼(18)로 용이하게 방출시키게 된다.As described above, in the structure of the ball grid array semiconductor package using the manufactured flexible circuit board of the present invention, heat generated from the semiconductor chip 10 operating under normal power and wires (power line, ground line, signal line, etc.) Heat generated in the metal land 30 is absorbed, and is easily discharged to the solder ball 18 to be connected to the metal land (30).
상술한 바와 같은 본 발명의 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 구조에 의하면 댐을 갖는 금속랜드을 형성시킴으로써, 반도체칩이 정상적인 전원에 의하여 동작할 때 발생되는 열과, 와이어의 신호선, 전원선, 접지선등에서 발생되는 열이 상기 금속랜드을 통하여 더욱 용이하게 방출되어, 반도체 패키지의 기능과 성능을 향상시킬 수 있는 효과가 있다.According to the structure of the ball grid array semiconductor package using the flexible circuit board of the present invention as described above, by forming a metal land having a dam, the heat generated when the semiconductor chip is operated by a normal power source, the signal line of the wire, the power line The heat generated from the ground wire is more easily discharged through the metal land, thereby improving the function and performance of the semiconductor package.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980038259A KR20000019907A (en) | 1998-09-16 | 1998-09-16 | Ball grid array semiconductor package structure using flexible circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980038259A KR20000019907A (en) | 1998-09-16 | 1998-09-16 | Ball grid array semiconductor package structure using flexible circuit substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000019907A true KR20000019907A (en) | 2000-04-15 |
Family
ID=19550801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980038259A KR20000019907A (en) | 1998-09-16 | 1998-09-16 | Ball grid array semiconductor package structure using flexible circuit substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000019907A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030091519A (en) * | 2002-05-28 | 2003-12-03 | 삼성전기주식회사 | Power amplifier module having ground wire bonding wall and manufacture the board of that |
-
1998
- 1998-09-16 KR KR1019980038259A patent/KR20000019907A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030091519A (en) * | 2002-05-28 | 2003-12-03 | 삼성전기주식회사 | Power amplifier module having ground wire bonding wall and manufacture the board of that |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260997B1 (en) | Semiconductor package | |
| KR100403142B1 (en) | semiconductor package | |
| US20040164404A1 (en) | Semiconductor package with heat dissipating structure | |
| KR100649878B1 (en) | Semiconductor package | |
| KR100379089B1 (en) | leadframe and semiconductor package using it | |
| KR20000019907A (en) | Ball grid array semiconductor package structure using flexible circuit substrate | |
| KR100646474B1 (en) | Semiconductor package and its manufacturing method | |
| KR100600213B1 (en) | Semiconductor package | |
| JP2993480B2 (en) | Semiconductor device | |
| KR0173930B1 (en) | Ball grid array for lead frame | |
| KR20040061860A (en) | Tecsp | |
| KR200169908Y1 (en) | Circuit film for manufacturing semiconductor package | |
| KR200176109Y1 (en) | Semiconductor package | |
| KR100216063B1 (en) | Metal ball grid array package | |
| KR100342811B1 (en) | Area array bumped semiconductor package with chips | |
| KR0124827Y1 (en) | Surface mounted semiconductor package | |
| KR100233865B1 (en) | Ball grid array of heat sink mount and semiconductor package method for manufacture of the same | |
| KR100388291B1 (en) | Structure of semiconductor package | |
| KR100325409B1 (en) | Semiconductor Package | |
| KR100216845B1 (en) | Structure of csp ( chip scale package ) and manufacture method | |
| KR100357879B1 (en) | Printed Circuit Board for Semiconductor Packages | |
| KR100298691B1 (en) | Semiconductor devices | |
| KR200316720Y1 (en) | Ball grid array package | |
| KR100337460B1 (en) | Semiconductor devices | |
| KR200313831Y1 (en) | Bottom Lead Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |