KR100646474B1 - Semiconductor package and its manufacturing method - Google Patents

Semiconductor package and its manufacturing method Download PDF

Info

Publication number
KR100646474B1
KR100646474B1 KR1020000015303A KR20000015303A KR100646474B1 KR 100646474 B1 KR100646474 B1 KR 100646474B1 KR 1020000015303 A KR1020000015303 A KR 1020000015303A KR 20000015303 A KR20000015303 A KR 20000015303A KR 100646474 B1 KR100646474 B1 KR 100646474B1
Authority
KR
South Korea
Prior art keywords
package
semiconductor
semiconductor package
semiconductor chip
inner lead
Prior art date
Application number
KR1020000015303A
Other languages
Korean (ko)
Other versions
KR20010090377A (en
Inventor
도병태
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000015303A priority Critical patent/KR100646474B1/en
Publication of KR20010090377A publication Critical patent/KR20010090377A/en
Application granted granted Critical
Publication of KR100646474B1 publication Critical patent/KR100646474B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Abstract

본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 반도체패키지의 부피 변화없이 복수의 반도체패키지를 적층할 수 있는 동시에 실장밀도를 극대화하고 고기능화를 구현할 수 있도록, 다수의 입출력 패드가 형성된 반도체칩과, 상기 반도체칩의 외주연에 대략 방사상으로 형성된 다수의 내부리드와, 상기 내부리드로부터 외측으로 연장된 외부리드와, 상기 반도체칩과 내부리드를 전기적으로 접속시키는 다수의 도전성와이어와, 상기 반도체칩, 도전성와이어 및 내부리드 등을 외부 환경으로부터 보호하기 위해 봉지재로 봉지하여 형성된 패키지몸체를 포함하여 이루어진 반도체패키지에 있어서, 상기 패키지몸체의 저면에는 일정깊이의 요부(凹部)가 형성되고, 상기 요부에는 제2반도체패키지가 실장되어 있되, 상기 제2반도체패키지의 입출력수단이 상기 내부리드와 전기적으로 접속되어 있는 것을 특징으로 함.The present invention relates to a semiconductor package and a method of manufacturing the same, which can stack a plurality of semiconductor packages without changing the volume of the semiconductor package, and at the same time to maximize the mounting density and high functionalization, a semiconductor chip having a plurality of input and output pads, A plurality of inner leads formed substantially radially on an outer circumference of the semiconductor chip, an outer lead extending outwardly from the inner lead, a plurality of conductive wires electrically connecting the semiconductor chip and the inner lead, the semiconductor chip, A semiconductor package including a package body formed by encapsulating a conductive wire, an inner lead, and the like in an external environment, wherein a bottom portion of the package body is formed with a predetermined depth, and the recess portion includes a package body. The second semiconductor package is mounted, but the input and output of the second semiconductor package Means is electrically connected to the inner lead.

Description

반도체패키지 및 그 제조 방법{Semiconductor package and its manufacturing method}Semiconductor package and its manufacturing method

도1은 종래의 통상적인 리드프레임을 이용한 반도체패키지를 도시한 단면도이다.1 is a cross-sectional view showing a semiconductor package using a conventional lead frame.

도2는 본 발명의 제1실시예에 의한 반도체패키지를 도시한 단면도이다.2 is a cross-sectional view showing a semiconductor package according to a first embodiment of the present invention.

도3a 및 도3b는 본 발명의 제2실시예에 의한 반도체패키지를 도시한 단면도 및 부분 평면도이다.3A and 3B are a cross-sectional view and a partial plan view showing a semiconductor package according to a second embodiment of the present invention.

도4는 본 발명의 제3실시예에 의한 반도체패키지를 도시한 단면도이다.4 is a cross-sectional view showing a semiconductor package according to a third embodiment of the present invention.

도5는 본 발명의 제4실시예에 의한 반도체패키지를 도시한 단면도이다.5 is a cross-sectional view showing a semiconductor package according to a fourth embodiment of the present invention.

- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-

100''; 종래의 반도체패키지100 ''; Conventional Semiconductor Package

101~104; 본 발명에 의한 반도체패키지101-104; Semiconductor package according to the present invention

2; 반도체칩 2a; 입출력패드2; Semiconductor chip 2a; I / O pad

4; 내부리드 6; 외부리드4; Internal lead 6; External lead

8; 도전성와이어 10; 패키지몸체8; Conductive wire 10; Package body

10a; 요부(凹部) 12; 회로기판10a; Lumbar 12; Circuit board

12a; 랜드(Land)12a; Land

12b; 본드핑거(Bond Finger)12b; Bond Finger

19; 제1반도체패키지 20; 제2반도체패키지19; First semiconductor package 20; Second Semiconductor Package

21; 리드 22; 도전성볼21; Lead 22; Conductive ball

본 발명은 반도체패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 반도체패키지의 부피 변화없이 복수의 반도체패키지를 적층할 수 있는 동시에, 실장밀도를 극대화하고 고기능화를 구현할 수 있는 반도체패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same, and to describe in more detail, a semiconductor package capable of stacking a plurality of semiconductor packages without changing the volume of the semiconductor package, maximizing the mounting density and realizing high functionalization, and its manufacture It is about a method.

통상 반도체패키지는 반도체칩을 외부 환경으로부터 안전하게 보호함은 물론, 그 반도체칩과 마더보드(Mother Board)와의 전기적 신호가 용이하게 교환되도록 한 장치를 말한다.In general, a semiconductor package refers to a device that not only protects a semiconductor chip from an external environment but also easily exchanges electrical signals between the semiconductor chip and a motherboard.

이러한 반도체패키지로서 종래 리드프레임을 이용한 통상적인 반도체패키지(100')를 도1에 도시하였으며 그 구조를 간단히 설명하면 다음과 같다.As such a semiconductor package, a conventional semiconductor package 100 'using a conventional lead frame is shown in FIG. 1, and the structure thereof will be briefly described as follows.

도시된 바와 같이 다수의 입출력패드(2a)가 형성된 반도체칩(2)과, 접착제가 개재되어 상기 반도체칩(2)이 탑재되는 칩탑재판(5)과, 상기 칩탑재판(5)의 외주연에 일정 거리 이격되어 형성된 다수의 내부리드(4)와, 상기 내부리드(4)로부터 외측으로 연장된 외부리드(6)와, 상기 반도체칩(2)과 내부리드(4)를 전기적으로 접속 시키는 다수의 도전성와이어(8)와, 상기 반도체칩(2), 도전성와이어(8), 칩탑재판(5) 및 내부리드(4) 등을 외부 환경으로부터 보호하기 위해 봉지재로 봉지하여 형성된 패키지몸체(10)로 이루어져 있다.As shown, a semiconductor chip 2 having a plurality of input / output pads 2a formed thereon, a chip mounting plate 5 on which the semiconductor chip 2 is mounted with an adhesive interposed therebetween, and the chip mounting plate 5 A plurality of inner leads 4 formed at a predetermined distance apart from each other, an outer lead 6 extending outward from the inner lead 4, and the semiconductor chip 2 and the inner lead 4 electrically connected to each other. A package formed by encapsulating a plurality of conductive wires 8, the semiconductor chip 2, the conductive wires 8, the chip mounting plate 5, the inner lead 4, and the like with an encapsulant to protect the external environment from the external environment. It consists of a body (10).

이러한 반도체패키지(100')는 패키지몸체(10) 외측으로 연장된 외부리드(6)가 솔더에 의해 마더보드에 실장된다. 또한 반도체칩과 마더보드 사이의 신호 교환은 도전성와이어, 내부리드 및 외부리드를 통해서 이루어진다.The semiconductor package 100 ′ is mounted on the motherboard by soldering an external lead 6 extending outside the package body 10. In addition, signal exchange between the semiconductor chip and the motherboard is performed through conductive wires, inner leads and outer leads.

이상에서와 같은 리드프레임을 이용한 반도체패키지는 최종 입출력수단인 외부리드가 패키지몸체 외주연으로 연장된 채 마더보드에 실장됨으로써 반도체패키지가 마더보드에서 차지하는 면적이 커지는(실장밀도가 작아지는) 문제가 있다. 상기와 같이 하여, 그 반도체패키지의 실장밀도가 작기 때문에 전자부품의 고기능화를 구현하기 위해서는 그 전자부품의 크기 내지 부피가 커져야 하는 문제도 있다.As described above, the semiconductor package using the lead frame has a problem that the semiconductor package occupies a large area on the motherboard due to the external lead, which is the final input / output means, extended to the outer periphery of the package body. have. As described above, since the mounting density of the semiconductor package is small, there is also a problem that the size or volume of the electronic component must be large in order to realize high functionalization of the electronic component.

최근에는 마더보드에의 실장밀도를 높이는 동시에 반도체패키지의 고기능화를 위해 적층형 반도체패키지가 제조되고 있다.Recently, laminated semiconductor packages have been manufactured to increase the mounting density on the motherboard and to improve the functionality of the semiconductor packages.

그러나, 이러한 적층형 반도체패키지는 대부분 동일한 형태의 반도체패키지를 적층하는 구조로 되어 있음으로써, 그 부피 즉, 반도체패키지의 높이가 높아지는 단점이 있다. 이렇게 반도체패키지의 높이가 커지게 되면 비록 실장밀도나 전기적 성능을 높일 수는 있지만, 결국 그 반도체패키지가 실장되는 전자부품의 부피 또는 높이가 커지는 문제가 있다.However, such stacked semiconductor packages have a structure in which most of the same type semiconductor packages are stacked, so that the volume, that is, the height of the semiconductor package is increased. As the height of the semiconductor package increases, the mounting density and the electrical performance may be increased, but the volume or height of the electronic component on which the semiconductor package is mounted increases.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으 로, 부피 변화없이 복수의 반도체패키지를 적층할 수 있는 동시에, 실장밀도를 극대화하고 고기능화를 구현할 수 있는 반도체패키지 및 그 제조 방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and can stack a plurality of semiconductor packages without a volume change, and at the same time maximize the mounting density and implement a high functional semiconductor package and its manufacturing method To provide.

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 다수의 입출력 패드가 형성된 반도체칩과, 상기 반도체칩의 외주연에 대략 방사상으로 형성된 다수의 내부리드와, 상기 내부리드로부터 외측으로 연장된 외부리드와, 상기 반도체칩과 내부리드를 전기적으로 접속시키는 다수의 도전성와이어와, 상기 반도체칩, 도전성와이어 및 내부리드 등을 외부 환경으로부터 보호하기 위해 봉지재로 봉지하여 형성된 패키지몸체를 포함하여 이루어진 반도체패키지에 있어서, 상기 패키지몸체의 저면에는 일정깊이의 요부(凹部)가 형성되고, 상기 요부에는 제2반도체패키지가 실장되어 있되, 상기 제2반도체패키지의 입출력수단이 상기 내부리드와 전기적으로 접속되어 있는 것을 특징으로 한다.In order to achieve the above object, the semiconductor package according to the present invention includes a semiconductor chip having a plurality of input / output pads formed therein, a plurality of inner leads formed substantially radially on the outer circumference of the semiconductor chip, and an outer portion extending outward from the inner lead. A semiconductor comprising a lead, a plurality of conductive wires electrically connecting the semiconductor chip and the inner lead, and a package body formed by encapsulating the semiconductor chip, the conductive wire, the inner lead, and the like with an encapsulant to protect the external chip from the external environment. In the package, a bottom portion of the package body is formed with a recess having a predetermined depth, and a second semiconductor package is mounted on the recess, and the input / output means of the second semiconductor package is electrically connected to the inner lead. It is characterized by being.

여기서, 상기 반도체패키지는 반도체칩이 내부리드 상면에 탑재되어 있으며, 상기 내부리드의 하면이 제2반도체패키지의 입출력수단을 향하여 요부 외측으로 노출될 수 있다.Here, the semiconductor package is a semiconductor chip is mounted on the upper surface of the inner lead, the lower surface of the inner lead may be exposed to the outside of the main portion toward the input and output means of the second semiconductor package.

또한, 상기 내부리드는 상기 제2반도체패키지의 입출력수단과 접속되는 단부가 행과 열을 가지며 어레이되어 있을 수도 있다.In addition, the inner lead may be arrayed with rows and columns at ends connected to the input / output means of the second semiconductor package.

상기 반도체패키지는 반도체칩이 회로기판 상면에 탑재되어 있으며, 상기 회로기판의 하면이 제2반도체패키지의 입출력수단을 향하여 요부 외측으로 노출된 동 시에, 상기 회로기판의 상면은 내부리드와 전기적으로 접속될 수 있다.The semiconductor package is a semiconductor chip is mounted on the upper surface of the circuit board, the lower surface of the circuit board is exposed to the outside of the main portion toward the input and output means of the second semiconductor package, while the upper surface of the circuit board is electrically connected to the inner lead Can be connected.

상기 제2반도체패키지는 입출력수단이 리드인 바텀리드형(Bottom Lead Type) 패키지 또는 입출력수단이 도전성볼인 볼그리드어레이형(Ball Grid Array Type) 패키지일 수 있다.The second semiconductor package may be a bottom lead type package in which the input / output means is a lead, or a ball grid array type package in which the input / output means is a conductive ball.

또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지의 제조 방법은 다수의 내부리드가 일정영역을 중심으로 방사상 형성된 리드프레임을 제공하는 단계와; 상기 내부리드의 상부 영역에, 상면에 다수의 입출력 패드가 형성된 반도체칩을 탑재하는 단계와; 상기 반도체칩의 입출력패드와 상기 내부리드를 도전성와이어로 접속시키는 단계와; 상기 반도체칩, 도전성와이어 및 내부리드 등을 봉지재로 봉지하여 패키지몸체를 형성하되, 상기 반도체칩 하면의 패키지몸체에는 일정 깊이의 요부가 형성되도록 하는 단계와; 상기 패키지몸체의 요부에 제2반도체패키지를 탑재하되, 상기 제2반도체패키지의 입출력수단이 상기 내부리드와 전기적으로 접속되도록 하는 단계를 포함하여 이루어진 것을 특징으로 한다.In addition, a method for manufacturing a semiconductor package according to the present invention in order to achieve the above object comprises the steps of providing a lead frame with a plurality of inner leads formed radially around a predetermined region; Mounting a semiconductor chip having a plurality of input / output pads formed on an upper surface of the inner lead; Connecting the input / output pad of the semiconductor chip and the internal lead with conductive wires; Encapsulating the semiconductor chip, the conductive wire and the inner lead with an encapsulant to form a package body, wherein recesses of a predetermined depth are formed in the package body under the semiconductor chip; And mounting a second semiconductor package on a main portion of the package body, wherein the input / output means of the second semiconductor package are electrically connected to the inner lead.

상기 반도체칩의 탑재 단계는 그 반도체칩이 내부리드 상면에 직접 탑재되도록 하며, 상기 패키지몸체 형성 단계는 상기 내부리드 하면이 패키지몸체의 요부 외측으로 노출되도록 할 수 있다.The mounting of the semiconductor chip may allow the semiconductor chip to be directly mounted on the upper surface of the inner lead, and the forming of the package body may allow the lower surface of the inner lead to be exposed to the outside of the main portion of the package body.

상기 리드프레임 제공 단계는 상기 제2반도체패키지의 입출력수단과 접속되는 단부가 행과 열을 가지며 어레이된 것을 제공할 수 있다.In the providing of the lead frame, an end portion connected to the input / output means of the second semiconductor package may have an array having rows and columns.

상기 반도체칩 탑재 단계는 일정 크기의 회로기판을 구비하여, 상기 회로기판 상면에 탑재하되, 상기 회로기판은 내부리드와 전기적으로 접속되도록 하며, 상 기 봉지 단계는 상기 회로기판의 하면이 패키지몸체의 요부 외측으로 노출되도록 할 수 있다.The semiconductor chip mounting step may include a circuit board having a predetermined size, mounted on an upper surface of the circuit board, wherein the circuit board is electrically connected to an inner lead, and the encapsulation step includes a lower surface of the package body. It can be exposed outside the recess.

상기 제2반도체패키지 탑재 단계는 입출력수단이 리드인 바텀리드형(Bottom Lead Type) 패키지 또는 입출력수단이 도전성볼인 볼그리드어레이형(Ball Grid Array Type) 패키지를 탑재할 수 있다.The second semiconductor package mounting step may include a bottom lead type package in which the input / output means is a lead-in package, or a ball grid array type package in which the input / output means is a conductive ball.

상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 반도체패키지의 부피 특히 높이를 종래와 같이 유지하면서도 소위 적층된 형태의 반도체패키지를 구현함으로써 실장밀도를 높이는 동시에 반도체패키지의 고기능화를 구현할 수 있게 된다. 결국, 상기 반도체패키지를 사용한 전자 부품은 그 크기를 더욱 소형화하는 동시에, 고기능화할 수 있게 된다.According to the semiconductor package according to the present invention as described above, while maintaining the volume, in particular the height of the semiconductor package as in the prior art, by implementing a so-called stacked semiconductor package it is possible to increase the mounting density and at the same time to realize high functionalization of the semiconductor package. As a result, the electronic component using the semiconductor package can be further downsized and highly functional.

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.

도2는 본 발명의 제1실시예에 의한 반도체패키지(101)를 도시한 단면도이다.2 is a cross-sectional view showing a semiconductor package 101 according to a first embodiment of the present invention.

도시된 바와 같이, 본 발명에 의한 반도체패키지는 크게 제1반도체패키지(19)와 제2반도체패키지(20)로 구성되어 있으며, 상기 제1반도체패키지(19)의 하면에 제2반도체패키지(20)가 접속되어 있다.As shown, the semiconductor package according to the present invention is largely composed of a first semiconductor package 19 and a second semiconductor package 20, the second semiconductor package 20 on the lower surface of the first semiconductor package 19 ) Is connected.

먼저 상기 제1반도체패키지(19)는 상면에 다수의 입출력패드(2a)가 형성된 반도체칩(2)이 구비되어 있고, 상기 반도체칩(2)의 하면에는 그 반도체칩(2)을 중심으로 방사상 다수의 내부리드(4)가 접착수단(접착제 또는 양면접착테이프 등)으 로 접착되어 있다. 또한 상기 내부리드(4) 각각에는 외측으로 외부리드(6)가 연장되어 있다. 상기 반도체칩(2)의 입출력패드(2a)와 내부리드(4)는 도전성와이어(8)에 의해 서로 접속되어 있다. 또한 상기 반도체칩(2), 도전성와이어(8) 및 내부리드(4) 등은 외부환경으로부터 보호되도록 봉지재로 봉지되어 패키지몸체(10)를 형성하고 있다.First, the first semiconductor package 19 includes a semiconductor chip 2 having a plurality of input / output pads 2a formed on an upper surface thereof, and a bottom surface of the semiconductor chip 2 having a radial shape around the semiconductor chip 2. A plurality of inner leads 4 are bonded by means of adhesive (such as adhesive or double-sided adhesive tape). In addition, an outer lead 6 extends outwardly to each of the inner leads 4. The input / output pad 2a and the inner lead 4 of the semiconductor chip 2 are connected to each other by conductive wires 8. In addition, the semiconductor chip 2, the conductive wire 8, the inner lead 4, and the like are encapsulated with an encapsulant so as to be protected from the external environment to form the package body 10.

상기 반도체칩(2)의 하면에 위치하는 내부리드(4)의 일정영역은 외부로 노출되어 있으며, 이는 상기 반도체칩(2)의 하면에 형성된 패키지몸체(10)에 일정크기의 요부(10a)(凹部)가 형성됨으로써 가능하다. 즉, 상기 반도체칩(2)의 하면에 형성된 패키지몸체(10)에는 폭이 상기 반도체칩(2)과 유사할 정도이고, 깊이는 상기 내부리드(4)의 하면이 노출될 수 있는 정도의 요부(10a)가 형성되어 있다.A predetermined region of the inner lead 4 positioned on the lower surface of the semiconductor chip 2 is exposed to the outside, which is a recessed portion 10a having a predetermined size in the package body 10 formed on the lower surface of the semiconductor chip 2. It is possible by forming a recess. That is, the width of the package body 10 formed on the lower surface of the semiconductor chip 2 is similar to that of the semiconductor chip 2, and the depth is such that the bottom surface of the inner lead 4 is exposed. 10a is formed.

계속해서, 상기 제2반도체패키지(20)는 입출력수단이 상기 제1반도체패키지(19)의 요부(10a)를 통해 외부로 노출된 내부리드(4)의 하면에 전기적으로 접속되어 있다. 상기 제2반도체패키지(20)의 두께는 상기 제1반도체패키지(19)의 외부리드(6)의 절곡된 높이보다 작게 형성됨이 바람직하나 이것으로만 한정되는 것은 아니고, 상기 제1반도체패키지(19)의 요부(10a) 깊이와 같거나 또는 작게 형성함이 반도체패키지의 취급면에서 보다 바람직하다.Subsequently, the second semiconductor package 20 is electrically connected to the lower surface of the inner lead 4 where the input / output means are exposed to the outside through the recess 10a of the first semiconductor package 19. The thickness of the second semiconductor package 20 is preferably formed to be smaller than the bent height of the outer lead 6 of the first semiconductor package 19, but is not limited thereto. The first semiconductor package 19 It is more preferable in terms of handling the semiconductor package to form the same or smaller depth of the recessed portion 10a.

상기 제2반도체패키지(20)는 도2에서와 같이 바텀리드형 반도체패키지로서, 상기 요부(10a)에 위치되고, 그 입출력수단인 리드(21)가 상기 제1반도체패키지(19)의 내부리드(4)에 솔더에 의해 융착될 수 있다.The second semiconductor package 20 is a bottom lead type semiconductor package as shown in FIG. 2, and is located in the recess 10a, and the lead 21 as an input / output means thereof has an inner lead of the first semiconductor package 19. As shown in FIG. It can be fused by solder to (4).

또한 도3a 및 도3b에 도시된 본 발명의 제2실시예인 반도체패키지(102)에서 와 같이 상기 제2반도체패키지(20)는 입출력수단이 도전성볼(22)인 볼그리드어레이형 반도체패키지일 수도 있다. 상기와 같이 볼그리드어레이형 반도체패키지를 이용했을 경우에는 상기 제1반도체패키지(19)의 내부리드(4) 단부가 도3b에 도시된 바와 같이 행과 열을 가지며 어레이(Array)되도록 함이 바람직하지만 이것으로 본 발명을 한정하는 것은 아니다. 상기와 같이 제1반도체패키지(19)의 내부리드(4) 단부 즉, 제2반도체패키지(20)의 도전성볼(22)과 접속되는 랜드(4a)를 어레이시키는 이유는 통상 볼그리드어레이형 반도체패키지의 도전성볼(22)이 어레이되어 형성되어 있기 때문에 이에 대응하도록 하기 위함이다.3A and 3B, the second semiconductor package 20 may be a ball grid array type semiconductor package in which the input / output means is a conductive ball 22, as in the semiconductor package 102 according to the second embodiment of the present invention. have. In the case of using the ball grid array type semiconductor package as described above, it is preferable that the ends of the inner lead 4 of the first semiconductor package 19 have an array with rows and columns as shown in FIG. 3B. However, this does not limit the present invention. As described above, the reason for arranging the ends of the inner lead 4 of the first semiconductor package 19, that is, the lands 4a connected to the conductive balls 22 of the second semiconductor package 20 is usually a ball grid array type semiconductor. The conductive balls 22 of the package are arranged in an array so as to correspond thereto.

도4는 본 발명의 제3실시예에 의한 반도체패키지(103)를 도시한 단면도이다.4 is a cross-sectional view showing a semiconductor package 103 according to a third embodiment of the present invention.

상기 제3실시예에 의한 반도체패키지(103)는 상기 제1,2실시예와 유사하므로 그 차이점만을 설명하면 다음과 같다.Since the semiconductor package 103 according to the third embodiment is similar to the first and second embodiments, only the differences will be described as follows.

먼저 도4에 도시된 바와 같이 제1반도체패키지(19)는 반도체칩(2)이 회로기판(12)상에 탑재되어 있다. 물론, 상기 회로기판(12)은 상,하면에 회로패턴(수지층을 기본층으로 하여 그 하면에는 볼랜드(12a)를 상면에는 본드핑거(12b)를 포함하는 회로패턴)이 형성되어 있으며, 상기 상,하면의 회로패턴은 비아홀(도시되지 않음)에 의해 서로 도전 가능하게 되어 있다. 또한, 상기 반도체칩(2) 하면의 패키지몸체(10)에는 일정깊이 및 크기의 요부(10a)가 형성됨으로써 상기 회로기판(12)의 하면이 외부로 노출되도록 되어 잇다. 상기 회로기판(12)의 하면에는 도시된 바와 같이 입출력수단이 리드(21)인 바텀리드형 반도체패키지(제2반도체패키지(20))가 상기 회로기판(12)의 랜드(12a)에 접속되어 있다. 물론, 상기 접속 수단은 솔더를 이용함이 바람직하다.First, as shown in FIG. 4, the semiconductor chip 2 is mounted on the circuit board 12 of the first semiconductor package 19. Of course, the circuit board 12 has upper and lower circuit patterns (a circuit pattern including a resin layer as a base layer and a boring 12a on the lower surface and a bond finger 12b on the upper surface). The upper and lower circuit patterns can be electrically conductive by via holes (not shown). In addition, a recess 10a having a predetermined depth and size is formed in the package body 10 on the lower surface of the semiconductor chip 2 so that the lower surface of the circuit board 12 is exposed to the outside. On the lower surface of the circuit board 12, a bottom lead type semiconductor package (the second semiconductor package 20) whose input / output means is a lead 21 is connected to the land 12a of the circuit board 12, as shown. have. Of course, it is preferable that the connection means use solder.

한편, 도5에 도시된 본 발명의 제4실시예인 반도체패키지(104)에서와 같이 상기 제2반도체패키지(20)는 볼그리드어레이형 반도체패키지일 수도 있다. 이때에는 상술한바와 같이 제2반도체패키지(20)의 도전성볼(22)이 회로기판(12)의 랜드(12a)에 접속된다.On the other hand, as in the semiconductor package 104 of the fourth embodiment of the present invention shown in Figure 5, the second semiconductor package 20 may be a ball grid array type semiconductor package. At this time, as described above, the conductive balls 22 of the second semiconductor package 20 are connected to the lands 12a of the circuit board 12.

계속해서, 본 발명에 의한 반도체패키지의 제조 방법을 설명하면 다음과 같다.Then, the manufacturing method of the semiconductor package by this invention is demonstrated.

1. 리드프레임 제공 단계로서, 다수의 내부리드가 일정영역을 중심으로 방사상 형성된 리드프레임을 제공한다.1.A step of providing a lead frame, wherein a plurality of inner leads provide a lead frame radially formed around a predetermined area.

2. 반도체칩 탑재 단계로서, 상기 리드프레임중 내부리드의 상부 영역에, 상면에 다수의 입출력 패드가 형성된 반도체칩을 탑재한다.2. In the semiconductor chip mounting step, a semiconductor chip having a plurality of input / output pads formed thereon is mounted on an upper region of an inner lead of the lead frame.

3. 전기적 접속 단계로서, 상기 반도체칩의 입출력패드와 상기 내부리드를 도전성와이어로 접속시킨다.3. In the electrical connection step, the input / output pads of the semiconductor chip and the internal leads are connected with conductive wires.

4. 패키지 몸체 형성 단계로서, 상기 반도체칩, 도전성와이어 및 내부리드 등을 봉지재로 봉지하여 패키지몸체를 형성하되, 상기 반도체칩 하면의 패키지몸체에는 일정 깊이의 요부가 형성되도록 한다.4. In the package body forming step, the semiconductor chip, the conductive wire and the inner lead is encapsulated with an encapsulant to form a package body, and a recess of a predetermined depth is formed in the package body under the semiconductor chip.

5. 제2반도체패키지 탑재 단계로서, 상기 패키지몸체의 요부에 제2반도체패키지를 탑재하되, 상기 제2반도체패키지의 입출력수단이 상기 내부리드와 전기적으로 접속되도록 한다.5. The second semiconductor package mounting step, the second semiconductor package is mounted on the main portion of the package body, so that the input and output means of the second semiconductor package is electrically connected to the inner lead.

여기서, 상기 반도체칩의 탑재 단계는 그 반도체칩이 내부리드 상면에 직접 탑재되도록 하며, 상기 패키지몸체 형성 단계는 상기 내부리드 하면이 패키지몸체의 요부 외측으로 노출되도록 할 수 있다.In this case, the mounting of the semiconductor chip may allow the semiconductor chip to be directly mounted on the upper surface of the inner lead, and the forming of the package body may expose the lower surface of the inner lead to the outside of the main portion of the package body.

또한, 상기 리드프레임 제공 단계는 상기 제2반도체패키지의 입출력수단과 접속되는 단부가 행과 열을 가지며 어레이된 것을 이용할 수도 있다.In the providing of the lead frame, an end portion connected to the input / output means of the second semiconductor package may have an array with rows and columns.

또한, 상기 반도체칩 탑재 단계는 일정 크기의 회로기판을 구비하여, 상기 회로기판 상면에 탑재하되, 상기 회로기판은 내부리드와 전기적으로 접속되도록 하며, 상기 봉지 단계는 상기 회로기판의 하면이 패키지몸체의 요부 외측으로 노출되도록 할 수 있다.The semiconductor chip mounting step may include a circuit board having a predetermined size, mounted on an upper surface of the circuit board, wherein the circuit board is electrically connected to an internal lead, and the encapsulation step includes a package body having a lower surface of the circuit board. It can be exposed to the outside of the recess.

마지막으로, 상기 제2반도체패키지 탑재 단계는 입출력수단이 리드인 바텀리드형(Bottom Lead Type) 패키지 또는 입출력수단이 도전성볼인 볼그리드어레이형(Ball Grid Array Type) 패키지를 이용할 수 있다.Finally, the second semiconductor package mounting step may use a bottom lead type package in which the input / output means is a lead-in package, or a ball grid array type package in which the input / output means is a conductive ball.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.

따라서 본 발명에 의한 반도체패키지에 의하면, 반도체패키지의 부피 특히 높이를 종래와 동일하게 유지하면서도 소위 적층된 형태의 반도체패키지를 구현함으로써 실장밀도를 높이는 동시에 반도체패키지의 고기능화를 구현할 수 있는 효과가 있다.Therefore, according to the semiconductor package according to the present invention, while maintaining the volume, in particular, the height of the semiconductor package as in the prior art, by implementing a so-called stacked semiconductor package there is an effect that it is possible to increase the mounting density and high functionality of the semiconductor package.

또한, 상기 반도체패키지를 사용한 전자 부품은 그 크기를 더욱 소형화하는 동시에, 고기능화할 수 있는 효과도 있다.In addition, the electronic component using the semiconductor package has the effect of further downsizing the size and high functionality.

Claims (12)

상면에 다수의 입출력 패드가 형성된 반도체칩과, 상기 반도체칩의 주변에 형성된 다수의 내부리드와, 상기 내부리드로부터 외측으로 연장된 외부리드와, 상기 반도체칩과 내부리드를 전기적으로 접속시키는 다수의 도전성와이어와, 상기 반도체칩, 도전성와이어 및 내부리드가 외부 환경으로부터 보호되도록 봉지재로 봉지되어 있되, 상기 반도체칩 하면의 봉지재에는 일정 깊이의 요부(凹部)가 형성된 패키지몸체로 이루어진 제1반도체패키지와, 상기 제1반도체패키지중 패키지몸체의 요부에 위치되어 있으며, 입출력수단이 상기 반도체패키지의 내부리드와 전기적으로 접속된 제2반도체패키지를 포함하고,A semiconductor chip having a plurality of input / output pads formed on an upper surface thereof, a plurality of inner leads formed around the semiconductor chip, an outer lead extending outwardly from the inner lead, and a plurality of electrically connecting the semiconductor chip and the inner lead The first semiconductor is made of a package body in which a conductive wire, the semiconductor chip, the conductive wire, and an inner lead are sealed with an encapsulant so as to be protected from an external environment, and an encapsulant having a predetermined depth is formed in the encapsulant under the semiconductor chip. A package and a second semiconductor package located in a main portion of the package body of the first semiconductor package, the input / output means being electrically connected to an inner lead of the semiconductor package, 상기 제1반도체패키지의 반도체칩은 상기 내부리드 상면에 접착되고, 상기 내부리드의 하면은 상기 패키지몸체의 요부를 통하여 하부로 노출되며, 상기 패키지몸체를 통하여 노출된 내부리드의 하면에 상기 제2반도체패키지의 입출력수단이 전기적으로 접속된 것을 특징으로 하는 반도체패키지.The semiconductor chip of the first semiconductor package is adhered to the upper surface of the inner lead, the lower surface of the inner lead is exposed to the lower through the main portion of the package body, the second surface on the lower surface of the inner lead exposed through the package body A semiconductor package, wherein the input / output means of the semiconductor package are electrically connected. 삭제delete 제1항에 있어서, 상기 내부리드는 상기 제2반도체패키지의 입출력수단과 접속되는 단부가 행과 열을 가지며 어레이되어 있는 것을 특징으로 하는 반도체패키지.The semiconductor package according to claim 1, wherein the inner leads are arranged in rows and columns at ends connected to the input / output means of the second semiconductor package. 상면에 다수의 입출력 패드가 형성된 반도체칩과, 상기 반도체칩의 주변에 형성된 다수의 내부리드와, 상기 내부리드로부터 외측으로 연장된 외부리드와, 상기 반도체칩과 내부리드를 전기적으로 접속시키는 다수의 도전성와이어와, 상기 반도체칩, 도전성와이어 및 내부리드가 외부 환경으로부터 보호되도록 봉지재로 봉지되어 있되, 상기 반도체칩 하면의 봉지재에는 일정 깊이의 요부(凹部)가 형성된 패키지몸체로 이루어진 제1반도체패키지와, 상기 제1반도체패키지중 패키지몸체의 요부에 위치되어 있으며, 입출력수단이 상기 반도체패키지의 내부리드와 전기적으로 접속된 제2반도체패키지를 포함하고,A semiconductor chip having a plurality of input / output pads formed on an upper surface thereof, a plurality of inner leads formed around the semiconductor chip, an outer lead extending outwardly from the inner lead, and a plurality of electrically connecting the semiconductor chip and the inner lead The first semiconductor is made of a package body in which a conductive wire, the semiconductor chip, the conductive wire, and an inner lead are sealed with an encapsulant so as to be protected from an external environment, and an encapsulant having a predetermined depth is formed in the encapsulant under the semiconductor chip. A package and a second semiconductor package located in a main portion of the package body of the first semiconductor package, the input / output means being electrically connected to an inner lead of the semiconductor package, 상기 제1반도체패키지의 반도체칩 및 내부리드는 평판 형태의 회로기판 상면에 접착되고, 상기 회로기판은 상기 내부리드에 전기적으로 접속되며, 상기 회로기판의 하면은 상기 패키지몸체의 요부를 통하여 하부로 노출되고, 상기 노출된 회로기판의 하면에는 상기 제2반도체패키지의 입출력수단이 전기적으로 접속된 것을 특징으로 하는 반도체패키지.The semiconductor chip and the inner lead of the first semiconductor package are bonded to the upper surface of the circuit board in the form of a flat plate, the circuit board is electrically connected to the inner lead, and the lower surface of the circuit board is lowered through the recessed portion of the package body. The semiconductor package of claim 2, wherein the input and output means of the second semiconductor package are electrically connected to the bottom surface of the exposed circuit board. 제1항, 제3항 또는 제4항중 어느 한 항에 있어서, 상기 제2반도체패키지는 입출력수단이 리드인 바텀리드형(Bottom Lead Type) 패키지인 것을 특징으로 하는 반도체패키지.The semiconductor package according to claim 1, 3 or 4, wherein the second semiconductor package is a bottom lead type package in which the input / output means is a lead. 제1항, 제3항 또는 제4항중 어느 한 항에 있어서, 상기 제2반도체패키지는 입출력수단이 도전성볼인 볼그리드어레이형(Ball Grid Array Type) 패키지인 것을 특징으로 하는 반도체패키지.The semiconductor package according to any one of claims 1, 3, and 4, wherein the second semiconductor package is a ball grid array type package in which the input / output means is a conductive ball. 다수의 내부리드가 일정영역을 중심으로 방사상 형성된 리드프레임을 제공하는 단계와;Providing a lead frame in which a plurality of internal leads are radially formed around a predetermined region; 상기 내부리드의 상부 영역에, 상면에 다수의 입출력 패드가 형성된 반도체칩을 탑재하는 단계와;Mounting a semiconductor chip having a plurality of input / output pads formed on an upper surface of the inner lead; 상기 반도체칩의 입출력패드와 상기 내부리드를 도전성와이어로 접속시키는 단계와;Connecting the input / output pad of the semiconductor chip and the internal lead with conductive wires; 상기 반도체칩, 도전성와이어 및 내부리드 등을 봉지재로 봉지하여 패키지몸체를 형성하되, 상기 반도체칩 하면의 패키지몸체에는 일정 깊이의 요부가 형성되도록 하는 단계와;Encapsulating the semiconductor chip, the conductive wire and the inner lead with an encapsulant to form a package body, wherein recesses of a predetermined depth are formed in the package body under the semiconductor chip; 상기 패키지몸체의 요부에 제2반도체패키지를 탑재하되, 상기 제2반도체패키지의 입출력수단이 상기 내부리드와 전기적으로 접속되도록 하는 단계를 포함하여 이루어진 반도체패키지의 제조 방법.Mounting a second semiconductor package on a main portion of the package body, wherein the input / output means of the second semiconductor package is electrically connected to the inner lead. 제7항에 있어서, 상기 반도체칩의 탑재 단계는 그 반도체칩이 내부리드 상면에 직접 탑재되도록 하며, 상기 패키지몸체 형성 단계는 상기 내부리드 하면이 패키지몸체의 요부 외측으로 노출되도록 함을 특징으로 하는 반도체패키지의 제조 방법.8. The method of claim 7, wherein the mounting step of the semiconductor chip is that the semiconductor chip is mounted directly on the upper surface of the inner lead, the forming the package body is characterized in that the lower surface of the inner lead is exposed to the outside of the main portion of the package body. Method of manufacturing a semiconductor package. 제7항에 있어서, 상기 리드프레임 제공 단계는 상기 제2반도체패키지의 입출력수단과 접속되는 단부가 행과 열을 가지며 어레이된 것을 제공하는 반도체패키지의 제조 방법.The method of claim 7, wherein the providing of the lead frame comprises providing an array in which ends connected to the input / output means of the second semiconductor package have rows and columns. 제7항에 있어서, 상기 반도체칩 탑재 단계는 일정 크기의 회로기판을 구비하여, 상기 회로기판 상면에 탑재하되, 상기 회로기판은 내부리드와 전기적으로 접속되도록 하며, 상기 봉지 단계는 상기 회로기판의 하면이 패키지몸체의 요부 외측으로 노출되도록 함을 특징으로 하는 반도체패키지의 제조 방법.The method of claim 7, wherein the mounting of the semiconductor chip comprises a circuit board having a predetermined size, mounted on an upper surface of the circuit board, wherein the circuit board is electrically connected to an internal lead, and the encapsulation step includes: A method for manufacturing a semiconductor package, characterized in that the lower surface is exposed to the outside of the main portion of the package body. 제7항 내지 제10항중 어느 한 항에 있어서, 상기 제2반도체패키지 탑재 단계는 입출력수단이 리드인 바텀리드형(Bottom Lead Type) 패키지를 탑재하는 반도체패키지의 제조 방법.The method of manufacturing a semiconductor package according to any one of claims 7 to 10, wherein the step of mounting the second semiconductor package includes mounting a bottom lead type package in which the input / output means is a lead. 제7항 내지 제10항중 어느 한 항에 있어서, 상기 제2반도체패키지 탑재 단계는 입출력수단이 도전성볼인 볼그리드어레이형(Ball Grid Array Type) 패키지를 탑재하는 반도체패키지의 제조 방법.The method of manufacturing a semiconductor package according to any one of claims 7 to 10, wherein the second semiconductor package mounting step includes mounting a ball grid array type package in which the input / output means is a conductive ball.
KR1020000015303A 2000-03-25 2000-03-25 Semiconductor package and its manufacturing method KR100646474B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000015303A KR100646474B1 (en) 2000-03-25 2000-03-25 Semiconductor package and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000015303A KR100646474B1 (en) 2000-03-25 2000-03-25 Semiconductor package and its manufacturing method

Publications (2)

Publication Number Publication Date
KR20010090377A KR20010090377A (en) 2001-10-18
KR100646474B1 true KR100646474B1 (en) 2006-11-14

Family

ID=19658540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000015303A KR100646474B1 (en) 2000-03-25 2000-03-25 Semiconductor package and its manufacturing method

Country Status (1)

Country Link
KR (1) KR100646474B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054589A (en) * 2001-12-26 2003-07-02 동부전자 주식회사 Structure of multi chip module and method for manufacturing same
JP4413054B2 (en) * 2004-03-29 2010-02-10 三洋電機株式会社 Method for manufacturing hybrid integrated circuit device
KR100762875B1 (en) * 2005-12-23 2007-10-08 주식회사 하이닉스반도체 Stack type package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079405A (en) * 1996-09-04 1998-03-24 Hitachi Ltd Semiconductor device and electronic component mounting the same
JPH11243175A (en) * 1998-02-25 1999-09-07 Rohm Co Ltd Composite semiconductor device
KR19990080278A (en) * 1998-04-15 1999-11-05 최완균 Multi-chip package
KR20000004424A (en) * 1998-06-30 2000-01-25 김영환 Stack chip package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079405A (en) * 1996-09-04 1998-03-24 Hitachi Ltd Semiconductor device and electronic component mounting the same
JPH11243175A (en) * 1998-02-25 1999-09-07 Rohm Co Ltd Composite semiconductor device
KR19990080278A (en) * 1998-04-15 1999-11-05 최완균 Multi-chip package
KR20000004424A (en) * 1998-06-30 2000-01-25 김영환 Stack chip package

Also Published As

Publication number Publication date
KR20010090377A (en) 2001-10-18

Similar Documents

Publication Publication Date Title
US6731009B1 (en) Multi-die assembly
KR100421774B1 (en) semiconductor package and its manufacturing method
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
US6798049B1 (en) Semiconductor package and method for fabricating the same
US6803254B2 (en) Wire bonding method for a semiconductor package
KR100260997B1 (en) Semiconductor package
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
US20050046006A1 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
KR20030018204A (en) Multi chip package having spacer
KR100646474B1 (en) Semiconductor package and its manufacturing method
KR100400826B1 (en) semiconductor package
JP2007221133A (en) Integrated circuit package
KR100600176B1 (en) Semiconductor package
KR100600213B1 (en) Semiconductor package
KR100337455B1 (en) Semiconductor Package
KR100549312B1 (en) Semiconductor package and its manufacturing method
KR100632476B1 (en) Multichip Packages and Semiconductor Chips Used in the Package
KR100542673B1 (en) Semiconductor package
KR100400827B1 (en) semiconductor package
KR100583493B1 (en) Semiconductor package
KR100399724B1 (en) Semiconductor package
KR100542672B1 (en) Semiconductor package
KR20010058584A (en) Semiconductor package
KR100650770B1 (en) Flip chip double die package
KR100542664B1 (en) Semiconductor package and its manufacturing method

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171102

Year of fee payment: 12