KR20030054589A - Structure of multi chip module and method for manufacturing same - Google Patents
Structure of multi chip module and method for manufacturing same Download PDFInfo
- Publication number
- KR20030054589A KR20030054589A KR1020010084770A KR20010084770A KR20030054589A KR 20030054589 A KR20030054589 A KR 20030054589A KR 1020010084770 A KR1020010084770 A KR 1020010084770A KR 20010084770 A KR20010084770 A KR 20010084770A KR 20030054589 A KR20030054589 A KR 20030054589A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- csp
- surface mount
- chip
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 장치의 멀티 칩 모듈 구조 및 그 제조방법에 관한 것으로서, 보다 상세하게는 메모리 및 비메모리 모듈의 경박단소화가 가능하고, 실장밀도가 높음과 아울러 적은 면적에 모듈화가 가능하며, 이너 리드와 아웃터 리드의 핏치(pitch)를 작게 하여 멀티 핀 패키지 대응에 적합한 반도체 장치의 멀티 칩 모듈 구조 및 그 제조방법에 관한 것이다.The present invention relates to a multi-chip module structure of a semiconductor device and a method for manufacturing the same. More specifically, it is possible to reduce the size and thickness of memory and non-memory modules, and to provide high mounting density and modularity in a small area. The present invention relates to a multi-chip module structure of a semiconductor device suitable for supporting a multi-fin package by reducing the pitch of the outer lead and the outer lead, and a manufacturing method thereof.
집적회로가 들어 있는 반도체 칩의 입출력 및 전원 단자들을 외부와 전기적으로 연결하고 습기나 먼지 등의 주위 환경으로부터 보호할 뿐만 아니라, 기계적인 충격에도 잘 견딜 수 있도록 하는 공정을 패키징이라 한다. 패키징 기술은 완성된 반도체 패키지를 인쇄회로기판(Printed Circuit Board)에 장착시키는 조립 공정을 빠르고 정확하게 할 뿐만 아니라 전체적인 필요 면적과 공간을 최대한 줄일 수 있도록 연구, 개발되어 가고 있다.The process of electrically connecting the input / output and power terminals of the semiconductor chip containing the integrated circuit to the outside, protecting it from moisture and dust, and the environment, as well as being able to withstand mechanical shock, is called packaging. Packaging technology is being researched and developed not only to make the assembly process of mounting a completed semiconductor package on a printed circuit board fast and accurate, but also to reduce the overall required area and space as much as possible.
반도체 패키지는 그 종류에 따라 수지밀봉 패키지, TCP 패키지, 글래스밀봉패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장형(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 SOP(Small Outline Package), QFP(Quad Flat Package) 등이 있다.Semiconductor packages include resin sealing packages, TCP packages, glass sealing packages, and metal sealing packages. Such semiconductor packages are classified into an insert type and a surface mount technology (SMT) type according to a mounting method. Examples of the insert type include a dual in-line package (DIP) and a pin grid array (PGA). Typical examples of the surface mount type include SOP (Small Outline Package), QFP (Quad Flat Package), and the like.
반도체 소자의 고성능화에 따라 기존의 플라스틱 패키지로는 다수의 아웃터 리드들을 형성함에 제약이 생기며, 소형 컴퓨터 및 휴대용 전자기기의 수요 급증에 따라 반도체 장치의 구조가 삽입형에서 표면실장형으로 급격히 변화되어 회로기판에 대한 실장밀도를 높여왔다.Due to the high performance of semiconductor devices, there is a limitation in forming a plurality of outer leads with a conventional plastic package, and the structure of the semiconductor device is rapidly changed from an insert type to a surface mount type due to a surge in demand for small computers and portable electronic devices. It has increased the mounting density for.
그러나, 표면실장형 반도체 장치는 경박단소화 대응이 어려워 베어 칩(bare chip)의 특성을 그대로 유지하면서도 취급이 용이하고 반도체 장치의 크기도 줄이는 칩 스케일 패키지(Chip Scale Package ; 이하 "CSP"라 함) 기술이 활발히 연구, 개발되고 있다.However, the surface-mount semiconductor device is difficult to cope with light and short size, so that it is easy to handle while reducing the characteristics of the bare chip (chip chip package) (hereinafter referred to as "CSP") Technology is being actively researched and developed.
따라서, 표면실장형 반도체 장치의 경박단소화에 대한 문제점을 해결하고, CSP 반도체 장치의 장점을 살림으로써 실장밀도가 높고 적은 면적에 모듈화가 가능한 반도체 장치를 개발할 필요성이 있다.Therefore, there is a need to develop a semiconductor device having a high mounting density and modularity in a small area by solving the problem of light and short and small size of the surface-mount semiconductor device and utilizing the advantages of the CSP semiconductor device.
본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 표면실장형 반도체 장치에 하나 또는 그 이상의 CSP 반도체 장치를 적층해서 패키징함으로써 메모리 및 비메모리 모듈의 경박단소화가 가능하고, 실장밀도가 높음과 아울러 적은 면적에 모듈화가 가능하며, 이너 리드와 아웃터 리드의 핏치(pitch)를 작게 하여 멀티 핀 패키지 대응에 적합하고, TAB 또는 플립 칩 본딩 공정을 이용하여 다수개의 반도체 칩을 CSP 구조로 적층해서 패키징함으로써 기존의 여러 단계의 제조 공정을 단축시킴으로써 반도체 장치의 생산성을 향상시키며, 기존 패키지에 탑재가 적합할 뿐만 아니라 인쇄회로기판(PCB)의 실장이 기존과 동일하여 용이한 반도체 장치의 멀티 칩 모듈 구조 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to stack a package of one or more CSP semiconductor devices on a surface mount semiconductor device, and to reduce the thickness of the memory and the non-memory module and to mount the package. High density and modularity in small area, small pitch of inner lead and outer lead, suitable for multi-pin package, and CSP structure of many semiconductor chips using TAB or flip chip bonding process It is possible to improve the productivity of semiconductor devices by shortening the manufacturing process of several stages by stacking them and packaging them, and to mount them in existing packages, and to mount printed circuit boards (PCBs). The present invention provides a multi-chip module structure and a method of manufacturing the same.
이와 같은 목적을 실현하기 위한 본 발명은, 반도체 장치의 패키지 구조에 있어서, EMC 몰딩공정까지 완료된 표면실장형 반도체 장치와; 표면실장형 반도체 장치의 상부면과 하부면 중 어느 일면 또는 양면에 접착된 하나 또는 그 이상의 CSP 반도체 장치를 포함하고, 표면실장형 반도체 장치의 아웃터 리드에 하나 또는 그 이상의 CSP 반도체 장치의 아웃터 리드가 전기적으로 접속되는 것을 특징으로 하는 한다.The present invention for realizing the above object comprises: a surface-mount semiconductor device having completed a EMC molding step in a package structure of a semiconductor device; One or more CSP semiconductor devices adhered to one or both of the top and bottom surfaces of the surface mount semiconductor device, wherein the outer leads of the one or more CSP semiconductor devices are attached to the outer leads of the surface mount semiconductor device. It is characterized in that it is electrically connected.
표면실장형 반도체 장치는 SOP, SOIC, TSOP, QFP, TQFP 중 어느 하나인 것을 특징으로 한다.The surface mount semiconductor device is any one of SOP, SOIC, TSOP, QFP, and TQFP.
표면실장형 반도체 장치의 상면에 CSP 반도체 장치의 반도체 칩 상면이 뒤집어져서 접착되는 것을 특징으로 한다.An upper surface of the semiconductor chip of the CSP semiconductor device is inverted and bonded to the upper surface of the surface mount semiconductor device.
표면실장형 반도체 장치의 하면에 CSP 반도체 장치의 반도체 칩 상면이 그대로 접착되는 것을 특징으로 한다.The upper surface of the semiconductor chip of the CSP semiconductor device is adhered to the lower surface of the surface mount semiconductor device as it is.
표면실장형 반도체 장치의 표면과 CSP 반도체 장치의 필름 리드 사이에 간격유지를 위한 스페이서가 설치되는 것을 특징으로 한다.A spacer is provided between the surface of the surface mount semiconductor device and the film lead of the CSP semiconductor device.
적어도 두 개 이상의 적층된 CSP 반도체 장치의 필름 리드 사이에 간격 유지를 위한 스페이서가 설치되는 것을 특징으로 한다.Spacers for maintaining the gap between the film leads of the at least two stacked CSP semiconductor device is characterized in that the installation.
CSP 반도체 장치는 플립 칩 본딩 타입인 것을 특징으로 한다.The CSP semiconductor device is characterized in that it is a flip chip bonding type.
반도체 장치의 패키지 제조 방법에 있어서, EMC 몰딩공정까지 완료된 표면실장형 반도체 장치를 제조하는 단계와; TAB용 CSP 반도체 장치를 제조하는 단계와; 표면실장형 반도체 장치의 상부면과 하부면 중 어느 일면 또는 양면에 하나 또는 그 이상의 CSP 반도체 장치를 접착시키는 단계와; 표면실장형 반도체 장치의 리드 프레임에 하나 또는 그 이상의 CSP 반도체 장치의 아웃터 리드를 전기적으로 접속하는 단계와; 표면실장형 반도체 장치의 아웃터 리드를 형성하는 단계를 포함하는 것을 특징으로 한다.A package manufacturing method of a semiconductor device, comprising: manufacturing a surface mount semiconductor device completed by an EMC molding process; Manufacturing a CSP semiconductor device for a TAB; Bonding one or more CSP semiconductor devices to either or both of the top and bottom surfaces of the surface mount semiconductor device; Electrically connecting one or more outer leads of the CSP semiconductor device to a lead frame of the surface mount semiconductor device; And forming an outer lead of the surface mount semiconductor device.
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치의 멀티 칩 모듈 구조를 도시한 단면도이고,1 is a cross-sectional view illustrating a multi-chip module structure of a semiconductor device according to a first embodiment of the present invention.
도 2는 본 발명의 제 2 실시예에 따른 반도체 장치의 멀티 칩 모듈 구조를 도시한 단면도이고,2 is a cross-sectional view illustrating a multichip module structure of a semiconductor device according to a second exemplary embodiment of the present invention.
도 3은 본 발명의 제 3 실시예에 따른 반도체 장치의 멀티 칩 모듈 구조를 도시한 단면도이고,3 is a cross-sectional view illustrating a multi-chip module structure of a semiconductor device according to a third embodiment of the present invention.
도 4는 본 발명의 제 4 실시예에 따른 반도체 장치의 멀티 칩 모듈 구조를 도시한 단면도이고,4 is a cross-sectional view illustrating a multichip module structure of a semiconductor device according to a fourth embodiment of the present invention.
도 5는 본 발명의 제 5 실시예에 따른 반도체 장치의 멀티 칩 모듈 구조를 도시한 단면도이고,5 is a cross-sectional view illustrating a multichip module structure of a semiconductor device according to a fifth embodiment of the present invention;
도 6a 내지 도 6e는 본 발명에 따른 반도체 장치의 멀티 칩 모듈 제조방법을 순차적으로 나타낸 도면들이다.6A through 6E are diagrams sequentially illustrating a method of manufacturing a multichip module of a semiconductor device according to the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
10 ; 표면실장형 반도체 장치 11 ; 다이패드10; Surface-mount semiconductor device 11; Die pad
12 ; 접착제 13 ; 반도체 칩12; Adhesive 13; Semiconductor chip
14 ; 리드프레임 15 ; 와이어14; Leadframe 15; wire
16 ; 봉지재 17,18 ; 스페이서16; Encapsulant 17,18; Spacer
20,30,40 ; CSP 반도체 장치 21,31,41,44 ; 반도체 칩20,30,40; CSP semiconductor devices 21,31,41,44; Semiconductor chip
22,32,42 ; 필름 리드 23,33,43,45 ; 범프22,32,42; Film leads 23,33,43,45; Bump
24,56 ; 봉지재 25 ; 스페이서24,56; Encapsulant 25; Spacer
이하, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치의 멀티 칩 모듈 구조를 도시한 단면도이다. 본 발명에 따른 반도체 장치의 멀티 칩 모듈 구조는 몰딩공정까지 완료된 표면실장형 반도체 장치(10)와, 표면실장형 반도체 장치(10)의 상부면과 하부면 중 어느 일면 또는 양면에 접착된 하나 또는 그 이상의 CSP 반도체 장치(20)를 포함한다.1 is a cross-sectional view illustrating a multi-chip module structure of a semiconductor device according to a first embodiment of the present invention. The multi-chip module structure of the semiconductor device according to the present invention includes one surface-mounted semiconductor device 10 completed by a molding process, and one or both surfaces of the upper and lower surfaces of the surface-mounted semiconductor device 10 adhered to each other, or The CSP semiconductor device 20 is further included.
본 실시예에서는 몰딩공정까지 완료된 표면실장형 반도체 장치(10)의 상부면에 하나의 반도체 칩(21)을 가지는 CSP 반도체 장치(20)가 적층된 구조를 가진다.In the present embodiment, the CSP semiconductor device 20 having one semiconductor chip 21 is stacked on the upper surface of the surface mount semiconductor device 10 completed by the molding process.
표면실장형 반도체 장치(10)는 SOP(Small Outline Package), SOIC(Small Outline Integrated Circuit), TSOP(Thin Small Outline Package), QFP(Quad Flat Package), TQFP(Thin Quad Flat Package) 중 어느 하나이며, 이하 모든 실시예에서 표면실장형 반도체 장치(10)는 TSOP를 예를 들어 설명하기로 하겠다.The surface mount semiconductor device 10 may be any one of a small outline package (SOP), a small outline integrated circuit (SOIC), a thin small outline package (TSOP), a quad flat package (QFP), and a thin quad flat package (TQFP). In all the embodiments below, the surface-mount semiconductor device 10 will be described using a TSOP as an example.
표면실장형 반도체 장치(10)는 다이패드(11)상에 접착제(12)를 매개로 하여 전자회로가 직접되어 있는 반도체 칩(13)이 접착되어 있고, 반도체 칩(13)과 이너 리드(14a)는 금(Au) 등의 미세 금속선인 와이어(15)로 결선되어 있다.In the surface mount type semiconductor device 10, a semiconductor chip 13 to which an electronic circuit is directly bonded to a die pad 11 is bonded to the die pad 11, and the semiconductor chip 13 and the inner lead 14a are bonded to each other. ) Is connected to a wire 15 which is a fine metal wire such as gold (Au).
그리고, 와이어(15) 본딩 접속 후에 이너 리드(14a)를 포함하는 반도체 칩(13)이 중앙에 위치하도록 아웃터 리드(14b)를 제외한 이너 리드(14a)까지 외부의 산화 및 부식으로부터 보호하기 위하여 봉지재(16)로 몰딩되어 있으며, 몰딩되지 않은 아웃터 리드(14b)들은 하향 절곡되고, 몰딩된 표면실장형 반도체 장치(10)의 봉지재(16)의 상부면과 하부면 중 어느 일면 또는 양면에 하나 또는 그 이상의 CSP 반도체 장치(20)가 접착된다.In order to protect the inner chip 14 including the inner lead 14a after the wire 15 bonding connection to the inner lead 14a except the outer lead 14b to protect it from oxidation and corrosion from the outside. The outer leads 14b, which are molded with the ash 16, and which are not molded, are bent downward, and on either or both of the top and bottom surfaces of the encapsulant 16 of the molded surface mount semiconductor device 10. One or more CSP semiconductor devices 20 are bonded.
CSP 반도체 장치(20)는 본 실시예에서는 1 개의 반도체 칩(21)을 가진다. 반도체 칩(21)은 TAB(Tape Automated Bonding)로 부착된 필름 리드(22)의 이너 리드(22a)가 범프(bump;23)를 통해 본딩되며, 반도체 칩(21)과 필름 리드(22)의 이너 리드(22a)의 범프(23) 본딩 부위는 봉지재(24)로 몰딩된다.The CSP semiconductor device 20 has one semiconductor chip 21 in this embodiment. In the semiconductor chip 21, the inner lead 22a of the film lead 22 attached by tape automated bonding (TAB) is bonded through a bump 23, and the semiconductor chip 21 and the film lead 22 are bonded to each other. The bump 23 bonding portion of the inner lead 22a is molded with the encapsulant 24.
봉지재(24)로 몰딩된 CSP 반도체 장치(20)는 뒤집어져서 반도체 칩(21)의 상부면이 표면실장형 반도체 장치(10)의 상부면에 접착된 후, 표면실장형 반도체 장치(10)의 아웃터 리드(14b)에 CSP 반도체 장치(20)의 필름 리드(22)의 아웃터 리드(22b)가 전기적으로 접속된다.The CSP semiconductor device 20 molded with the encapsulant 24 is turned upside down so that the top surface of the semiconductor chip 21 is adhered to the top surface of the surface mount semiconductor device 10, and then the surface mount semiconductor device 10. The outer lead 22b of the film lead 22 of the CSP semiconductor device 20 is electrically connected to the outer lead 14b of the CSP semiconductor device 20.
한편, 표면실장형 반도체 장치(10)의 봉지재(16) 상부면과 CSP 반도체 장치(20)의 필름 리드(22)사이에 간격 유지를 위한 스페이서(17)가 설치된다. 따라서, 표면실장형 반도체 장치(10)의 상부면에 스페이서(17)를 접착시키고, 스페이서(17)에 CSP 반도체 장치(20)의 필름 리드(22)를 접착시킴으로써 표면실장형 반도체 장치(10)의 상부면에 CSP 반도체 장치(20)의 필름 리드(22)를 고정시킨다.Meanwhile, a spacer 17 is provided between the upper surface of the encapsulant 16 of the surface mount semiconductor device 10 and the film lead 22 of the CSP semiconductor device 20. Therefore, the surface-mounted semiconductor device 10 is bonded by adhering the spacer 17 to the upper surface of the surface-mounted semiconductor device 10 and adhering the film lead 22 of the CSP semiconductor device 20 to the spacer 17. The film lead 22 of the CSP semiconductor device 20 is fixed to the top surface of the CSP semiconductor device 20.
도 2는 본 발명의 제 2 실시예에 따른 반도체 장치의 멀티 칩 모듈 구조를 도시한 단면도이다. 도시된 바와 같이, 본 실시예는 표면실장형 반도체 장치(10)의 상부면과 하부면에 하나의 반도체 칩(21,31)을 각각 가지는 CSP 반도체 장치(20,30)가 적층된 구조를 가진다. 즉, 표면실장형 반도체 장치(10)의 상부면에는 CSP 반도체 장치(20)가 뒤집어져서 반도체 칩(21)의 상부면이 접착된 후 표면실장형 반도체 장치(10)의 아웃터 리드(14b)에 CSP 반도체 장치(20)의 필름 리드(22)의 아웃터 리드(22b)가 전기적으로 접속되며, 하부면에는 CSP 반도체 장치(30)의 반도체 칩(31) 상면이 그대로 접착되고, 표면실장형 반도체 장치(10)의 아웃터 리드(14b)에 CSP 반도체 장치(30)의 필름 리드(32)의 아웃터 리드(32b)가 전기적으로 접속된다.2 is a cross-sectional view illustrating a multichip module structure of a semiconductor device according to a second exemplary embodiment of the present invention. As shown, the present embodiment has a structure in which the CSP semiconductor devices 20 and 30 each having one semiconductor chip 21 and 31 are stacked on the upper and lower surfaces of the surface mount semiconductor device 10. . That is, the CSP semiconductor device 20 is turned upside down on the top surface of the surface mount semiconductor device 10 so that the top surface of the semiconductor chip 21 is bonded to the outer lead 14b of the surface mount semiconductor device 10. The outer lead 22b of the film lead 22 of the CSP semiconductor device 20 is electrically connected, and the upper surface of the semiconductor chip 31 of the CSP semiconductor device 30 is adhered to the lower surface as it is, and the surface mount semiconductor device The outer lead 32b of the film lead 32 of the CSP semiconductor device 30 is electrically connected to the outer lead 14b of (10).
그리고, 제 1 실시예에서와 마찬가지로, 표면실장형 반도체 장치(10)의 봉지재(16) 상부면과 하부면과 CSP 반도체 장치(20,30)의 필름 리드(22,32)사이에 간격 유지를 위한 스페이서(17,18)가 각각 설치된다.As in the first embodiment, the gap is maintained between the upper and lower surfaces of the encapsulant 16 of the surface mount semiconductor device 10 and the film leads 22 and 32 of the CSP semiconductor devices 20 and 30. Spacers 17 and 18 for mounting are respectively provided.
도 3은 본 발명의 제 3 실시예에 따른 반도체 장치의 멀티 칩 모듈 구조를 도시한 단면도이다. 도시된 바와 같이, 본 실시예는 표면실장형 반도체 장치(10)의 상부면과 하부면에 두 개의 CSP 반도체 장치(20,30)가 각각 적층된 구조를 가진다.3 is a cross-sectional view illustrating a multichip module structure of a semiconductor device according to a third exemplary embodiment of the present invention. As shown, the present embodiment has a structure in which two CSP semiconductor devices 20 and 30 are stacked on top and bottom surfaces of the surface mount semiconductor device 10, respectively.
표면실장형 반도체 장치(10)의 상부면에는 CSP 반도체 장치(20) 두 개가 뒤집어져서 적층되며, 표면실장형 반도체 장치(10)의 아웃터 리드(14b)에 CSP 반도체 장치(20) 각각의 필름 리드(22)의 아웃터 리드(22b)가 전기적으로 접속되며, 하부면에는 두 개의 CSP 반도체 장치(30)가 그대로 적층되고, 표면실장형 반도체 장치(10)의 아웃터 리드(14b)에 CSP 반도체 장치(30) 각각의 필름 리드(32)의 아웃터 리드(32b)가 전기적으로 접속된다.Two CSP semiconductor devices 20 are stacked upside down on the top surface of the surface mount semiconductor device 10, and film leads of each of the CSP semiconductor devices 20 are formed on the outer leads 14b of the surface mount semiconductor device 10. The outer lead 22b of the 22 is electrically connected, and two CSP semiconductor devices 30 are stacked on the lower surface thereof as they are, and a CSP semiconductor device (for the outer lead 14b of the surface mount semiconductor device 10). 30) The outer lead 32b of each film lead 32 is electrically connected.
그리고, 제 2 실시예에서와 마찬가지로, 표면실장형 반도체 장치(10)의 봉지재(16) 상부면과 하부면과 CSP 반도체 장치(20,30)의 필름 리드(22,32)사이에 간격 유지를 위한 스페이서(17,18)가 각각 설치된다.As in the second embodiment, the gap is maintained between the top and bottom surfaces of the encapsulant 16 of the surface mount semiconductor device 10 and the film leads 22 and 32 of the CSP semiconductor devices 20 and 30. Spacers 17 and 18 for mounting are respectively provided.
한편, 본 실시예에서와 같이, 적어도 두 개 이상의 적층된 CSP 반도체 장치(20,30)의 필름 리드(22,32)사이에 간격 유지를 위한 스페이서(25,35)가 각각 설치된다.Meanwhile, as in the present embodiment, spacers 25 and 35 for maintaining a gap are provided between the film leads 22 and 32 of at least two stacked CSP semiconductor devices 20 and 30, respectively.
도 4는 본 발명의 제 4 실시예에 따른 반도체 장치의 멀티 칩 모듈 구조를 도시한 단면도이다. 도시된 바와 같이, 본 실시예는 표면실장형 반도체 장치(10)의 상부면에 플립 칩(flip chip) 기술을 이용하여 제 1 반도체 칩(51)과 제 2 반도체칩(54)을 한 쌍으로 하는 플립 칩 본딩 타입의 CSP 반도체 장치(50)가 적층된 구조를 가진다.4 is a cross-sectional view illustrating a multichip module structure of a semiconductor device according to a fourth embodiment of the present invention. As shown, the present embodiment is a pair of the first semiconductor chip 51 and the second semiconductor chip 54 by using a flip chip technology on the top surface of the surface-mount semiconductor device 10 The flip chip bonding type CSP semiconductor device 50 has a stacked structure.
CSP 반도체 장치(50)의 제 1 반도체 칩(51)은 TAB(Tape Automated Bonding)로 부착된 필름 리드(52)의 이너 리드(52a)가 범프(bump;53)를 통해 본딩되며, 제 2 반도체 칩(54)은 제 1 반도체 칩(51)이 본딩된 필름 리드(52)의 이너 리드(52a) 반대면에 플립 칩(flip chip) 기술을 이용하여 플립 칩 본딩을 실시한다. 이에 필름 리드(52)의 반대 면과 제 2 반도체 칩(54) 사이가 범프(55)로 본딩된다.In the first semiconductor chip 51 of the CSP semiconductor device 50, the inner lead 52a of the film lead 52 attached by tape automated bonding (TAB) is bonded through a bump 53, and the second semiconductor The chip 54 performs flip chip bonding on the opposite surface of the inner lead 52a of the film lead 52 to which the first semiconductor chip 51 is bonded using flip chip technology. Accordingly, the bump 55 is bonded between the opposite surface of the film lead 52 and the second semiconductor chip 54.
그리고, 반도체 칩의 보호차원에서 언더필(under fill) 제조 공정을 진행하여 제 1 반도체 칩(51)과 제 2 반도체 칩(54) 사이를 봉지재(56)로 채워 플립 칩 본딩 타입의 CSP 반도체(50)를 형성한다.In order to protect the semiconductor chip, an underfill manufacturing process is performed to fill the gap between the first semiconductor chip 51 and the second semiconductor chip 54 with an encapsulant 56 to form a flip chip bonding type CSP semiconductor ( 50).
플립 칩 본딩 타입의 CSP 반도체 장치(50)는 제 1 반도체 칩(51)의 하면이 표면실장형 반도체 장치(10)의 봉지재(16) 상부면에 접착되며, 봉지재(16) 상부면과 CSP 반도체 장치(50)의 필름 리드(52)사이에 간격 유지를 위한 스페이서(17)가 각각 설치되는 것을 앞서 설명한 바와 같다.In the flip chip bonding type CSP semiconductor device 50, a lower surface of the first semiconductor chip 51 is bonded to an upper surface of the encapsulant 16 of the surface mount semiconductor device 10, and an upper surface of the encapsulant 16 is formed. As described above, spacers 17 for maintaining a gap are respectively provided between the film leads 52 of the CSP semiconductor device 50.
도 5는 본 발명의 제 5 실시예에 따른 반도체 장치의 멀티 칩 모듈 구조를 도시한 단면도이다. 도시된 바와 같이, 본 실시예는 표면실장형 반도체 장치(10)의 하부면에 앞서 설명한 CSP 반도체 장치(30)가 뒤집어져서 접착된 구조를 가진다. 이 때, 표면실장형 반도체 장치(10)의 봉지재(16) 하부면과 CSP 반도체 장치(30)의 필름 리드(32)사이에 간격 유지를 위한 스페이서(18)가 설치됨으로써, CSP 반도체 장치(30)는 스페이서(18)를 매개로 하여 표면실장형 반도체 장치(10)의 하부면에접착된다.5 is a cross-sectional view illustrating a multichip module structure of a semiconductor device according to a fifth embodiment of the present invention. As shown, the present embodiment has a structure in which the above-described CSP semiconductor device 30 is inverted and bonded to the lower surface of the surface mount semiconductor device 10. At this time, a spacer 18 for maintaining a gap is provided between the lower surface of the encapsulant 16 of the surface mount semiconductor device 10 and the film lead 32 of the CSP semiconductor device 30, thereby providing a CSP semiconductor device ( 30 is bonded to the lower surface of the surface mount semiconductor device 10 via the spacer 18.
또한, 본 실시예와 마찬가지로 표면실장형 반도체 장치(10)의 상부면에 CSP 반도체 장치(20)가 그대로 접착되는 구조를 가질 수 있으며, 이 때, CSP 반도체 장치(20)는 스페이서(17)를 매개로 하여 표면실장형 반도체 장치(10)의 상부면에 접착된다.In addition, the CSP semiconductor device 20 may have a structure in which the CSP semiconductor device 20 is adhered to the upper surface of the surface mount semiconductor device 10 as it is, in this case, the CSP semiconductor device 20 may have a spacer 17. It adheres to the upper surface of the surface mount semiconductor device 10 via a medium.
제 1 내지 제 5 실시예외에도, 이러한 실시예를 서로 혼합하여 표면실장형 반도체 장치(10)의 상부면과 하부면중 어느 일면 또는 양면에 하나 또는 그 이상의 CSP 반도체 장치(20)를 접착한 구조를 가질 수 있다.In addition to the first to fifth embodiments, the embodiments are mixed with each other to bond one or more CSP semiconductor devices 20 to one or both of the top and bottom surfaces of the surface mount semiconductor device 10. It can have
도 6a 내지 도 6e는 본 발명에 따른 반도체 장치의 멀티 칩 모듈 제조방법을 순차적으로 나타낸 도면들이다. 이를 참조하여 본 발명의 반도체 장치의 멀티 칩 모듈 제조방법에 대해 설명한다. 이 때, TSOP인 표면실장형 반도체 장치(10)의 상부면에 하나의 CSP 반도체 장치(20)가 접착된 구조를 예로 든다.6A through 6E are diagrams sequentially illustrating a method of manufacturing a multichip module of a semiconductor device according to the present invention. A method of manufacturing a multichip module of the semiconductor device of the present invention will be described with reference to this. In this case, a structure in which one CSP semiconductor device 20 is adhered to the upper surface of the surface mounted semiconductor device 10, which is a TSOP, is taken as an example.
도시된 바와 같이, 본 발명에 따른 반도체 장치의 멀티 칩 모듈 제조방법은 몰딩공정까지 완료된 표면실장형 반도체 장치(10)를 제조하는 단계와, TAB용 CSP 반도체 장치(20)를 제조하는 단계와, 표면실장형 반도체 장치(10)의 상부면과 하부면 중 어느 일면 또는 양면에 하나 또는 그 이상의 CSP 반도체 장치(20)를 접착시키는 단계와, 표면실장형 반도체 장치(10)의 리드 프레임(14)에 하나 또는 그 이상의 CSP 반도체 장치(20)의 아웃터 리드(22b)를 전기적으로 접속하는 단계와, 표면실장형 반도체 장치(10)의 아웃터 리드(14b)를 형성하는 단계를 포함한다.As shown, the method of manufacturing a multi-chip module of the semiconductor device according to the present invention comprises the steps of manufacturing the surface-mount semiconductor device 10 completed by the molding process, the step of manufacturing the CSP semiconductor device 20 for TAB, Bonding one or more CSP semiconductor devices 20 to one or both of the top and bottom surfaces of the surface mount semiconductor device 10, and the lead frame 14 of the surface mount semiconductor device 10. Electrically connecting the outer lead 22b of the one or more CSP semiconductor devices 20 to the outer lead 22b and forming the outer lead 14b of the surface mount semiconductor device 10.
도 6a에서 나타낸 바와 같이, 몰딩공정까지 표면실장형 반도체 장치(10)를완료시키기 위하여 웨이퍼(미도시)를 낱개의 반도체 칩(13)으로 절단할 때 반도체 칩(13)의 이탈을 방지하기 위하여 웨이퍼에 테이프를 부착하는 웨이퍼 마운트(wafer mount)공정, 웨이퍼를 다이 부착(die attach)하기 위하여 개개의 반도체 칩(13)으로 분리하는 소오(saw)공정, 다이패드(11)에 접착제(12)로 반도체 칩(13)을 본딩하는 다이 본딩(die bonding)공정, 열경화성 수지 에폭시를 큐어(cure)시키는 베이크 오븐(bake oven)공정, 반도체 칩(13)과 리드프레임(14)을 금 등의 와이어(15)로 연결하여 회로를 구성하는 와이어 본딩(wire bonding)공정, 와이어 본딩된 반제품을 외부환경으로부터 보호함과 아울러 패키지의 몸체를 만들어 주기 위해 EMC(Epoxy Molding Compound)로 성형하여 봉지재(16)를 형성하는 몰딩(molding)공정을 순차적으로 실시한다.As shown in FIG. 6A, in order to prevent the detachment of the semiconductor chip 13 when the wafer (not shown) is cut into individual semiconductor chips 13 to complete the surface mount semiconductor device 10 until the molding process. Wafer mount process for attaching tape to wafer, saw process for separating wafer into individual semiconductor chips 13 for die attach, adhesive 12 to die pad 11 Die bonding process of bonding the semiconductor chip 13 to a furnace, a bake oven process of curing a thermosetting epoxy resin, and the semiconductor chip 13 and the lead frame 14 with a wire such as gold A wire bonding process that forms a circuit by connecting with 15 and protects the wire-bonded semi-finished products from the external environment and forms an encapsulation material by molding with EMC (Epoxy Molding Compound) to make the body of the package. Moldings (mo) lding) process is carried out sequentially.
그리고, 도 6b에서 나타낸 바와 같이, 반도체 칩(21)의 패드(미도시함)에 TAB 기술로 부착된 필름 리드(22)를 범프(23)를 통해 본딩한다. 이 때, 필름 리드(22)는 CSP의 집적회로에 적합하도록 이너 리드(22a)를 형성시킨 TAB용 테이퍼를 디자인하여 제조한다. 이 때, 미설명된 도면 부호 22b는 아웃터 리드이고, 26은 베이스 필름이다.As shown in FIG. 6B, the film lead 22 attached by the TAB technique to the pad (not shown) of the semiconductor chip 21 is bonded through the bump 23. At this time, the film lead 22 designs and manufactures the taper for TAB which formed the inner lead 22a so that it may be suitable for the integrated circuit of a CSP. In this case, reference numeral 22b, which is not described, is an outer lead, and 26 is a base film.
좀 더 상세하게, TAB 기술은 베이스 필름(26) 상단에 접착제를 도포하고 그 상단에 구리 조각을 접착시킨 후에 식각하여 회로패턴을 형성시키고 TAB 테이프 하단에 금 범프(23)가 형성된 반도체 칩(21)을 전기적 신호가 도통될 수 있도록 반도체 칩(21)의 범프(23) 전면에 필름 리드(22)의 이너 리드(22a) 부분을 히팅 툴로 한번에 본딩하는 것이다. 그리고, 반도체 칩(21)과 필름 리드(22)의 이너리드(22a)의 범프(23) 본딩 부위는 봉지재(24)로 몰딩하여, CSP 반도체 장치(20)를 형성한다.More specifically, the TAB technology is a semiconductor chip 21 is formed by applying an adhesive on the top of the base film 26, and then bonding a piece of copper on the top and then etching to form a circuit pattern and a gold bump 23 formed on the bottom of the TAB tape The inner lead 22a of the film lead 22 is bonded to the front surface of the bump 23 of the semiconductor chip 21 by a heating tool so that the electrical signal can be conducted. The bump 23 bonding portion of the inner lead 22a of the semiconductor chip 21 and the film lead 22 is molded with an encapsulant 24 to form the CSP semiconductor device 20.
그 다음에 도 6c에서 나타낸 바와 같이, 표면실장형 반도체 장치(10)의 상부면에 CSP 반도체 장치(20)의 반도체 칩(21) 상부면을 접착시킨다. 이 때, 이들의 접착면 사이에 테이프를 매개로 하여 서로 접착시킬 수 있다.6C, the upper surface of the semiconductor chip 21 of the CSP semiconductor device 20 is adhered to the upper surface of the surface mount semiconductor device 10. At this time, it can be mutually adhere | attached between these adhesive surfaces through a tape.
또한, 표면실장형 반도체 장치(10)의 상부면과 CSP 반도체 장치(20)의 필름 리드(22)사이에 간격 유지를 위한 스페이서(17)를 설치함이 바람직하다. 따라서, 이를 위해 표면실장형 반도체 장치(10)의 상부면에 스페이서(17)를 접착하여 설치하고, 표면실장형 반도체 장치(10)의 상부면에 CSP 반도체 장치(20)를 접착시 CSP 반도체 장치(20)의 필름 리드(22)를 스페이서(17)에 접착시킨다.In addition, it is preferable to provide a spacer 17 for maintaining the gap between the upper surface of the surface mount semiconductor device 10 and the film lead 22 of the CSP semiconductor device 20. Therefore, for this purpose, the spacer 17 is attached to the upper surface of the surface mount semiconductor device 10, and the CSP semiconductor device is attached to the upper surface of the surface mount semiconductor device 10. The film lead 22 of 20 is bonded to the spacer 17.
그리고 나서, 도 6d에서 나타낸 바와 같이, 표면실장형 반도체 장치(10)의 리드 프레임(14)의 아웃터 리드(14b) 부위에 CSP 반도체 장치(20)의 아웃터 리드(22b)를 전기적으로 접속한다.Then, as shown in FIG. 6D, the outer lead 22b of the CSP semiconductor device 20 is electrically connected to the portion of the outer lead 14b of the lead frame 14 of the surface mount semiconductor device 10.
그 다음에, 도 6e에서 나타낸 바와 같이, 표면실장형 반도체 장치(10)의 아웃터 리드(14b)를 하향 절곡 형성한다.6E, the outer lead 14b of the surface mount semiconductor device 10 is bent downwardly.
이상과 같이 본 발명의 바람직한 실시예에 따르면, 표면실장형 반도체 장치에 하나 또는 그 이상의 CSP 반도체 장치를 적층해서 패키징함으로써 메모리 및 비메모리 모듈의 경박단소화가 가능하고, 실장밀도가 높음과 아울러 적은 면적에 모듈화가 가능하며, 이너 리드와 아웃터 리드의 핏치(pitch)를 작게 하여 멀티 핀 패키지 대응에 적합하고, TAB 또는 플립 칩 본딩 공정을 이용하여 다수개의 반도체칩을 CSP 구조로 적층해서 패키징함으로써 기존의 여러 단계의 제조 공정을 단축시킴으로써 반도체 장치의 생산성을 향상시킨다.As described above, according to the preferred embodiment of the present invention, by stacking and packaging one or more CSP semiconductor devices in a surface mount type semiconductor device, it is possible to reduce the light and small size of the memory and non-memory modules, and have high mounting density and a small area. It can be modularized, and the pitch of the inner lead and the outer lead is small, so that it is suitable for multi-pin packages, and a plurality of semiconductor chips are stacked and packaged in a CSP structure using a TAB or flip chip bonding process. The productivity of the semiconductor device is improved by shortening the manufacturing process of several steps.
상술한 바와 같이, 본 발명에 따른 반도체 장치의 멀티 칩 모듈 구조 및 그 제조방법은 표면실장형 반도체 장치에 하나 또는 그 이상의 CSP 반도체 장치를 적층해서 패키징함으로써 메모리 및 비메모리 모듈의 경박단소화가 가능하고, 실장밀도가 높음과 아울러 적은 면적에 모듈화가 가능하며, 이너 리드와 아웃터 리드의 핏치(pitch)를 작게 하여 멀티 핀 패키지 대응에 적합하고, TAB 또는 플립 칩 본딩 공정을 이용하여 다수개의 반도체 칩을 CSP 구조로 적층해서 패키징함으로써 기존의 여러 단계의 제조 공정을 단축시킴으로써 반도체 장치의 생산성을 향상시키며, 기존 패키지에 탑재가 적합할 뿐만 아니라 인쇄회로기판(PCB)의 실장이 기존과 동일하여 용이한 효과를 가지고 있다.As described above, the multi-chip module structure of the semiconductor device and the method of manufacturing the same according to the present invention enable stacking and packaging one or more CSP semiconductor devices in a surface mount semiconductor device, thereby making it possible to reduce the thickness of the memory and non-memory modules. In addition, the mounting density is high and the module can be modularized in a small area. The pitch of the inner lead and the outer lead is small, so that it is suitable for the multi-pin package, and the TAB or flip chip bonding process can be used to By stacking and packaging in a CSP structure, the manufacturing process of the semiconductor device is improved by shortening the existing manufacturing process of several steps, and it is not only suitable to be mounted in an existing package, but also the effect of mounting a printed circuit board (PCB) is the same. Have
이상에서 설명한 것은 본 발명에 따른 반도체 장치의 멀티 칩 모듈 구조 및 그 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for implementing a multi-chip module structure and a method of manufacturing the semiconductor device according to the present invention, the present invention is not limited to the above-described embodiment, it is claimed in the claims As will be apparent to those skilled in the art to which the present invention pertains without departing from the gist of the present invention, the technical spirit of the present invention will be described to the extent that various modifications can be made.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010084770A KR20030054589A (en) | 2001-12-26 | 2001-12-26 | Structure of multi chip module and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010084770A KR20030054589A (en) | 2001-12-26 | 2001-12-26 | Structure of multi chip module and method for manufacturing same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030054589A true KR20030054589A (en) | 2003-07-02 |
Family
ID=32213220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010084770A KR20030054589A (en) | 2001-12-26 | 2001-12-26 | Structure of multi chip module and method for manufacturing same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030054589A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980082949A (en) * | 1997-05-10 | 1998-12-05 | 윤종용 | Laminated chip package |
| KR20000027876A (en) * | 1998-10-29 | 2000-05-15 | 김영환 | Blp stack circuit and method of manufacturing thereof |
| KR20010003082A (en) * | 1999-06-21 | 2001-01-15 | 윤종용 | Stack type semiconductor chip package and manufacturing method thereof |
| KR20010090377A (en) * | 2000-03-25 | 2001-10-18 | 마이클 디. 오브라이언 | Semiconductor package and its manufacturing method |
| KR20020091975A (en) * | 2001-06-01 | 2002-12-11 | 삼성전자 주식회사 | Stacked thin small outline package |
-
2001
- 2001-12-26 KR KR1020010084770A patent/KR20030054589A/en not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980082949A (en) * | 1997-05-10 | 1998-12-05 | 윤종용 | Laminated chip package |
| KR20000027876A (en) * | 1998-10-29 | 2000-05-15 | 김영환 | Blp stack circuit and method of manufacturing thereof |
| KR20010003082A (en) * | 1999-06-21 | 2001-01-15 | 윤종용 | Stack type semiconductor chip package and manufacturing method thereof |
| KR20010090377A (en) * | 2000-03-25 | 2001-10-18 | 마이클 디. 오브라이언 | Semiconductor package and its manufacturing method |
| KR20020091975A (en) * | 2001-06-01 | 2002-12-11 | 삼성전자 주식회사 | Stacked thin small outline package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923958A (en) | Method for semiconductor chip packaging | |
| US7714453B2 (en) | Interconnect structure and formation for package stacking of molded plastic area array package | |
| KR20020049944A (en) | semiconductor package and method for fabricating the same | |
| US11854947B2 (en) | Integrated circuit chip with a vertical connector | |
| KR101474189B1 (en) | Integrated circuit package | |
| KR20040059742A (en) | Packaging method of multi chip module for semiconductor | |
| KR20030054589A (en) | Structure of multi chip module and method for manufacturing same | |
| KR102233649B1 (en) | Stacked semiconductor package and manufacturing method of the same | |
| US20230260879A1 (en) | Three-dimensional functional integration | |
| KR20090118438A (en) | Semiconductor package and method for manufacturing the same | |
| KR100251860B1 (en) | Structure of csp and its making method | |
| KR100639700B1 (en) | Chip scale stack chip package | |
| KR100370838B1 (en) | BGA Semiconductor Package and Manufacturing Method | |
| KR100444175B1 (en) | ball grid array of stack chip package | |
| KR100419950B1 (en) | manufacturing method of ball grid array semiconductor package using a flexible circuit board | |
| KR100641511B1 (en) | Integrated semiconductor package and method for manufacturing thereof | |
| KR100462373B1 (en) | Chip scale package and method for fabricating the same | |
| US20120241954A1 (en) | Unpackaged and packaged IC stacked in a system-in-package module | |
| KR20020049823A (en) | semiconductor package and method for fabricating the same | |
| KR20020065729A (en) | Semicoductor package | |
| KR20020049821A (en) | chip scale semiconductor package in wafer level and method for fabricating the same | |
| KR20020045192A (en) | chip stack-type semiconductor package | |
| KR20020056283A (en) | Structure of stack type muli chip semiconductor package and manufacture method the same | |
| KR20090036944A (en) | Semiconductor package | |
| KR20040021731A (en) | A pga package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |