KR100641511B1 - Integrated semiconductor package and method for manufacturing thereof - Google Patents

Integrated semiconductor package and method for manufacturing thereof Download PDF

Info

Publication number
KR100641511B1
KR100641511B1 KR1020020086247A KR20020086247A KR100641511B1 KR 100641511 B1 KR100641511 B1 KR 100641511B1 KR 1020020086247 A KR1020020086247 A KR 1020020086247A KR 20020086247 A KR20020086247 A KR 20020086247A KR 100641511 B1 KR100641511 B1 KR 100641511B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
panel
attached
lead frame
tape film
Prior art date
Application number
KR1020020086247A
Other languages
Korean (ko)
Other versions
KR20040059745A (en
Inventor
손영호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020020086247A priority Critical patent/KR100641511B1/en
Publication of KR20040059745A publication Critical patent/KR20040059745A/en
Application granted granted Critical
Publication of KR100641511B1 publication Critical patent/KR100641511B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 고집적 반도체 패키지 및 그 제조 방법에 관한 것으로, 특히 본 발명의 패키지는 하부면에 솔더 볼 어레이를 갖는 반도체칩과, 반도체칩이 부착될 공간이 오픈되며 반도체칩 주변면에 배치되는 다수개의 리드 프레임을 갖는 패널과, 반도체칩이 부착될 중심 영역에 다수개의 리드가 형성되며 리드가 패널의 리드 프레임과 전기적으로 접속되는 접합부를 통해 패널에 부착된 테이프막과, 패널에 부착된 테이프막의 리드에 솔더 볼이 접속된 반도체칩만을 덮고 이를 밀봉하는 몰드 케이스로 구성된다. 따라서 본 발명은 리드 프레임과 테이프막을 이용하여 QFP 형태의 패키지를 제작할 수 있으므로 와이어 본딩 또는 플립칩 본딩 공정을 생략하여 경박단소 및 소형 패키지를 구현할 수 있다. The present invention relates to a highly integrated semiconductor package and a method of manufacturing the same. In particular, a package of the present invention includes a semiconductor chip having a solder ball array on a lower surface thereof, and a plurality of semiconductor chips arranged on a peripheral surface of the semiconductor chip with open spaces to which the semiconductor chip is attached. A panel having a lead frame, a plurality of leads are formed in a central region to which the semiconductor chip is attached, and a tape film attached to the panel through a joint portion in which the leads are electrically connected to the lead frame of the panel, and the leads of the tape film attached to the panel. It consists of a mold case which covers and seals only the semiconductor chip to which solder balls are connected. Therefore, the present invention can manufacture a QFP-type package using a lead frame and a tape film, thereby implementing a thin and small and small package by omitting a wire bonding or flip chip bonding process.

Description

고집적 반도체 패키지 및 그 제조 방법{INTEGRATED SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THEREOF}INTEGRATED SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THEREOF

도 1a 내지 도 6b는 본 발명의 일 실시예에 따른 고집적 반도체 패키지의 제조 공정을 나타낸 공정 순서도,1A through 6B are flowcharts illustrating a manufacturing process of a highly integrated semiconductor package according to an embodiment of the present invention;

도 7 내지 도 13b는 본 발명의 다른 실시예에 따른 고집적 반도체 패키지의 제조 공정을 나타낸 공정 순서도.7 to 13b are process flowcharts illustrating a manufacturing process of a highly integrated semiconductor package according to another embodiment of the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

10 : 리드 프레임 패널 20 : 테이프막10: lead frame panel 20: tape film

22, 26 : 접합부 24 : 리드22, 26: junction 24: lead

30 : 반도체칩 32 : 솔더 볼 어레이30: semiconductor chip 32: solder ball array

40 : 몰드 케이스40: Mold Case

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 특히 경박단소 및 소형화가 가능한 고집적 반도체 패키지 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a highly integrated semiconductor package capable of light and small size and small size, and a method for manufacturing the same.

집적회로가 들어 있는 칩을 다이(die)라고 하는데, 이것의 입출력 및 전원 단자들을 외부와 전기적으로 연결하고 습기나 먼지 등의 주위 환경으로부터 보호할뿐만 아니라, 기계적인 충격에도 잘 견딜 수 있도록 하는 공정을 패키징이라 한다. 패키징 기술은 완성된 집적회로 패키지를 인쇄회로기판(Printed Circuit Board)에 장착시키는 조립 공정을 빠르고 정확하게 할 뿐만 아니라 전체적인 필요 면적과 공간을 최대한 줄일 수 있도록 연구, 개발되어 가고 있다. 패키지는 사용되는 재료와 PCB에 실장시키는 형태에 따라 구분할 수 있다.A chip containing an integrated circuit is called a die, which is a process that electrically connects its input / output and power terminals to the outside, protects it from moisture and dust, and also withstands mechanical shocks. Is called packaging. Packaging technology is being researched and developed not only to make the assembly process of mounting a completed integrated circuit package on a printed circuit board fast and accurate, but also to reduce the overall required area and space as much as possible. Packages can be classified according to the materials used and the type they are mounted on the PCB.

반도체 패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology,SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic LeadedChip Carrier), BGA(Ball Grid Array) 등이 있다.Semiconductor packages include resin sealing packages, tape carrier packages, glass sealing packages, and metal sealing packages. Such semiconductor packages are classified into insert type and surface mount technology (SMT) type according to the mounting method. Representative types include insert type dual in-line package (DIP) and pin grid array (PGA). Typical examples of the mounting type include QFP (Quad Flat Package), PLCC (Plastic Leaded Chip Carrier), CLCC (Ceramic Leaded Chip Carrier), and BGA (Ball Grid Array).

최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체 패키지보다는 표면실장형 반도체 패키지가 널리 사용되고 있다. 또한 반도체칩이 점차적으로 고성능화 및 집적화되어 가면서 리드 프레임과 리드와의 간격이 좁아지기 때문에 그 상호연결(interconnection) 구조가 복잡해지므로 종래 와이어 본딩(wire bonding) 또는 플립칩 본딩(flip chip bonding)으로는 고집적 반도체 패키지의 칩과 리드 사이를 본딩하는데 한계가 있었다.Recently, in order to increase the mounting degree of components of a printed circuit board according to the miniaturization of electronic products, surface-mount semiconductor packages are widely used rather than insert-type semiconductor packages. In addition, as the semiconductor chip is gradually becoming higher performance and integrated, the gap between the lead frame and the lead becomes narrower, so that the interconnect structure becomes complicated. There was a limit in bonding between chips and leads in highly integrated semiconductor packages.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 리드 프레임과 테이프막을 이용하여 QFP(Quad Flat Package) 형태의 패키지를 제작할 수 있으므로 와이어 본딩 또는 플립칩 본딩 공정을 생략하여 경박단소 및 소형 패키지를 구현할 수 있는 고집적 반도체 패키지를 제공하는데 있다. An object of the present invention is to produce a QFP (Quad Flat Package) type package using a lead frame and a tape film in order to solve the problems of the prior art as described above, omitting the wire bonding or flip chip bonding process, light and small and small The present invention provides a highly integrated semiconductor package that can implement a package.

본 발명의 다른 목적은 리드 프레임과 테이프막을 접착하고 BGA 반도체칩을 리드 프레임과 테이프막의 구조물에 연결함으로써 QFP 형태의 패키지를 제작할 수 있어 와이어 본딩 또는 플립칩 본딩 공정을 생략하여 경박단소 및 소형 패키지를 구현할 수 있는 고집적 반도체 패키지의 제조 방법을 제공하는데 있다.Another object of the present invention is to bond the lead frame and the tape film and to connect the BGA semiconductor chip to the structure of the lead frame and tape film to produce a QFP type package, eliminating the wire bonding or flip chip bonding process to reduce the thin and small and small package The present invention provides a method for manufacturing a highly integrated semiconductor package that can be implemented.

상기 목적을 달성하기 위하여 본 발명은 반도체 패키지에 있어서, 하부면에 솔더 볼 어레이를 갖는 반도체칩과, 반도체칩이 부착될 공간이 오픈되며 반도체칩 주변면에 배치되는 다수개의 리드 프레임을 갖는 패널과, 반도체칩이 부착될 중심 영역에 다수개의 리드가 형성되며 리드가 패널의 리드 프레임과 전기적으로 접속되는 접합부를 통해 패널에 부착된 테이프막과, 패널에 부착된 테이프막의 리드에 솔더 볼이 접속된 반도체칩만을 덮고 이를 밀봉하는 몰드 케이스를 구비한다.In order to achieve the above object, the present invention provides a semiconductor package comprising: a semiconductor chip having a solder ball array on a lower surface thereof; a panel having a plurality of lead frames arranged on a peripheral surface of the semiconductor chip; A plurality of leads are formed in the center region to which the semiconductor chip is attached, and a solder film is connected to the tape film attached to the panel through a joint portion in which the leads are electrically connected to the lead frame of the panel, and the leads of the tape film attached to the panel. It includes a mold case for covering only the semiconductor chip and sealing it.

상기 목적을 달성하기 위하여 본 발명의 다른 반도체 패키지는 하부면에 솔더 볼 어레이를 갖는 제 1반도체칩과, 상부면에 이너 리드 프레임을 갖는 제 2반도체칩과, 제 1반도체칩이 부착될 공간이 오픈되며 제 1반도체칩 외곽 주변에 양면으로 배치된 다수개의 리드 프레임을 갖는 패널과, 제 1반도체칩이 부착될 중심 영역에 다수개의 리드가 형성되며 리드가 패널의 리드 프레임과 전기적으로 접속되는 접합부를 통해 패널에 부착되는 테이프막과, 패널의 어느 한쪽 리드 프레임에 제 2 반도체칩의 이너 리드 프레임을 상호 연결하는 와이어들과, 패널이 부착된 테이프막의 리드에 솔더 볼이 접속된 제 1반도체칩, 그리고 패널의 다른쪽면에 와이어를 통해 연결된 제 2반도체칩만을 각각 덮고 이를 밀봉하는 제 1 및 제 2몰드 케이스를 구비한다.In order to achieve the above object, another semiconductor package of the present invention includes a first semiconductor chip having a solder ball array on a lower surface thereof, a second semiconductor chip having an inner lead frame on an upper surface thereof, and a space to which the first semiconductor chip is attached. A panel having a plurality of lead frames that are open and arranged on both sides of the periphery of the first semiconductor chip, and a plurality of leads are formed in a central region to which the first semiconductor chip is attached, and a junction in which the leads are electrically connected to the lead frame of the panel. A first semiconductor chip in which a solder film is connected to the tape film attached to the panel through the tape film, the wires interconnecting the inner lead frame of the second semiconductor chip to one of the lead frames of the panel, and the lead of the tape film to which the panel is attached. And first and second mold cases respectively covering and sealing only the second semiconductor chip connected through the wire to the other side of the panel.

상기 다른 목적을 달성하기 위하여 본 발명은 반도체 패키지의 제조 방법에 있어서, 솔더 볼 어레이를 갖는 반도체칩이 부착될 공간이 오픈되며 반도체칩 주변면에 배치되는 다수개의 리드 프레임을 갖는 패널과, 반도체칩이 부착될 중심 영역에 다수개의 리드가 형성되며 리드가 패널의 리드 프레임과 전기적으로 접속되는 접합부를 갖는 테이프막을 서로 부착하는 단계와, 패널에 부착된 테이프막의 리드에 반도체칩의 솔더 볼을 접속하는 단계와, 반도체칩만을 덮고 이를 밀봉하여 몰드 케이스를 형성하는 단계를 포함한다.In accordance with another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, comprising: a panel having a plurality of lead frames arranged on a peripheral surface of a semiconductor chip, the space being open to which a semiconductor chip having a solder ball array is attached; A plurality of leads are formed in the center region to be attached and the tape films having a junction portion where the leads are electrically connected to the lead frame of the panel are attached to each other, and the solder balls of the semiconductor chip are connected to the leads of the tape film attached to the panel. And covering only the semiconductor chip and sealing the semiconductor chip to form a mold case.

상기 다른 목적을 달성하기 위하여 본 발명의 다른 방법은 솔더 볼 어레이를 갖는 제 1반도체칩이 부착될 공간이 오픈되며 반도체칩 주변면에 배치되는 다수개의 리드 프레임을 갖는 패널과, 반도체칩이 부착될 중심 영역에 다수개의 리드가 형성되며 리드가 패널의 리드 프레임과 전기적으로 접속되는 접합부를 갖는 테이프막을 서로 부착하는 단계와, 패널에 부착된 테이프막의 리드에 제 1반도체칩의 솔더 볼을 접속하는 단계와, 제 1반도체칩이 부착되지 않는 다른쪽 테이프에 부착된 패널면의 리드 프레임과 제 2반도체칩의 이너 리드 프레임을 와이어를 통해 상호 연결하는 단계와, 패널이 부착된 테이프막의 리드에 솔더 볼이 접속된 제 1반도체칩, 그리고 패널의 다른쪽면에 와이어를 통해 연결된 제 2반도체칩만을 각각 덮고 이를 밀봉하는 제 1 및 제 2몰드 케이스를 형성하는 단계를 포함한다.In order to achieve the above another object, another method of the present invention provides a panel having a plurality of lead frames arranged on a peripheral surface of a semiconductor chip and having a space to which a first semiconductor chip having a solder ball array is attached, and a semiconductor chip to which the semiconductor chip is attached. Attaching a tape film having a plurality of leads formed in a central region and having a junction where the leads are electrically connected to the lead frame of the panel, and connecting the solder balls of the first semiconductor chip to the leads of the tape film attached to the panel. And interconnecting the lead frame of the panel surface attached to the other tape to which the first semiconductor chip is not attached and the inner lead frame of the second semiconductor chip via wires, and solder balls to the lead of the tape film to which the panel is attached. A first covering each of the connected first semiconductor chips and only the second semiconductor chip connected to the other side of the panel via a wire, and sealing them. First and forming a second mold case.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1a 내지 도 6b는 본 발명의 일 실시예에 따른 고집적 반도체 패키지의 제조 공정을 나타낸 공정 순서도이다. 이들 도면을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지는 다음과 같이 제조된다.1A through 6B are process flowcharts illustrating a manufacturing process of a highly integrated semiconductor package according to an embodiment of the present invention. Referring to these drawings, a semiconductor package according to an embodiment of the present invention is manufactured as follows.

우선 도 1에 도시된 바와 같이, 중앙 부분(12)이 오픈되며 반도체칩 주변면에 배치되는 다수개의 리드 프레임(14)을 갖는 패널(10)을 제작한다. 이때, 리드 프레임 패널(10)의 오픈된 부위에는 이후 솔더 볼 어레이를 갖는 반도체칩이 부착될 공간이 된다. First, as shown in FIG. 1, a panel 10 having a plurality of lead frames 14 arranged on a peripheral surface of a central portion 12 is manufactured. In this case, an open portion of the lead frame panel 10 may be a space to which a semiconductor chip having a solder ball array is attached.

그리고 도 2에 도시된 바와 같이, 반도체칩이 부착될 중심 영역에 다수개의 리드(24)가 형성되며 리드(24)가 패널(10)의 리드 프레임과 전기적으로 접속되거나 또는 반도체칩의 솔더 볼에 접합되는 접합부(22, 26)를 갖는 테이프막(20)을 제작한다. 이때, 테이프막(20)은 적층 테이프막(laminate tape)으로 형성한다.As shown in FIG. 2, a plurality of leads 24 are formed in a central region to which the semiconductor chip is attached, and the leads 24 are electrically connected to the lead frame of the panel 10 or the solder balls of the semiconductor chip. The tape film 20 which has the junction parts 22 and 26 to be bonded is produced. In this case, the tape film 20 is formed of a laminated tape film.

이어서 도 3a 및 도 3b에 도시된 바와 같이, 반도체칩(30)을 제작하되, 하부면이 솔더 볼(32) 어레이를 갖도록 반도체칩(30)을 제작한다.Subsequently, as illustrated in FIGS. 3A and 3B, the semiconductor chip 30 is manufactured, but the semiconductor chip 30 is manufactured such that the lower surface has the array of solder balls 32.

그 다음 도 4에 도시된 바와 같이, 리드 프레임 패널(10)과 테이프막(20)을 접착제를 이용하여 서로 부착하고 리드 프레임 패널(10)의 리드 프레임(14)과 테이프막(20)의 접합부(24)가 서로 연결되도록 접합한다. 이때 웨지(wedge) 형태의 툴(tool)로 접합부(24)에 위에서 아래 방향으로 스트레스를 인가하여 리드 프레임(14)과 접합부(24)가 서로 연결되도록 한다.Then, as shown in FIG. 4, the lead frame panel 10 and the tape film 20 are attached to each other using an adhesive, and the joint portion of the lead frame 14 and the tape film 20 of the lead frame panel 10 is attached to each other. Join together so that 24 is connected to each other. At this time, the lead frame 14 and the joint 24 are connected to each other by applying a stress to the joint 24 from the top to the bottom with a wedge-shaped tool.

이어서 도 5a 및 도 5b에 도시된 바와 같이, 리드 프레임 패널(10)에 부착된 테이프막(20)의 리드 접합부(26)에 반도체칩(30)의 솔더 볼(32)이 서로 대응되도록 맞추고 이를 접속시킨다. 그러면 테이프막(20)의 어레이 형태로 배열된 리드 접합부(26)에 솔더 볼(32)이 전기적으로 연결되어 반도체칩(30)이 마운트(mount)된다.Subsequently, as shown in FIGS. 5A and 5B, the solder balls 32 of the semiconductor chip 30 are aligned with the lead joints 26 of the tape film 20 attached to the lead frame panel 10 so as to correspond to each other, and the same. Connect. Then, the solder balls 32 are electrically connected to the lead joints 26 arranged in the array of the tape film 20 so that the semiconductor chip 30 is mounted.

그리고나서, 도 6a 및 도 6b에 도시된 바와 같이, 몰드 공정(mold process)을 거쳐 리드 프레임 패널(10)에 부착된 반도체칩만을 덮으며 이를 밀봉한 몰드 케이스(40)를 형성한다.6A and 6B, a mold case 40 is formed by covering only the semiconductor chip attached to the lead frame panel 10 through a mold process and sealing the semiconductor chip.

상기와 같이 구성된 본 실시예의 반도체 패키지는 하부면에 솔더 볼(32) 어레이를 갖는 반도체칩(30)과, 반도체칩이 부착될 공간이 오픈되며 반도체칩 주변면에 배치되는 다수개의 리드 프레임(14)을 갖는 패널(10)과, 반도체칩이 부착될 중심 영역에 다수개의 리드(24)가 형성되며 리드(24)가 패널(10)의 리드 프레임(14)과 전기적으로 접속되는 접합부(22)를 통해 패널(10)에 부착된 테이프막(20)과, 패널(10)에 부착된 테이프막(20)의 리드(24)에 솔더 볼(32)이 각각 접속된 반도체칩(30)만을 덮고 이를 밀봉하는 몰드 케이스(40)로 구성된다.The semiconductor package according to the present embodiment configured as described above has a semiconductor chip 30 having an array of solder balls 32 on a lower surface thereof, and a plurality of lead frames 14 disposed on a peripheral surface of the semiconductor chip to open a space to which the semiconductor chip is attached. A plurality of leads 24 are formed in the panel 10 having the panel 10 and the center region to which the semiconductor chip is attached, and the joints 22 in which the leads 24 are electrically connected to the lead frame 14 of the panel 10. Covering only the semiconductor chip 30 having the solder balls 32 connected to the tape film 20 attached to the panel 10 and the leads 24 of the tape film 20 attached to the panel 10 through It consists of a mold case 40 for sealing it.

따라서 본 발명은 와이어 본딩 또는 플립칩 본딩 공정 대신에 리드 프레임 패널(10)과 테이프막(20)을 이용하여 리드와 리드 프레임을 접속하고 다른 리드쪽은 BGA(Ball Grid Array) 형태의 반도체칩으로 접속함으로써 경박단소 및 소형의 QFP형태의 패키지를 구현할 수 있다. Therefore, the present invention connects the lead and the lead frame using the lead frame panel 10 and the tape film 20 instead of the wire bonding or flip chip bonding process, and the other lead side is a BGA (Ball Grid Array) type semiconductor chip. By connecting, it is possible to realize a package of thin and small and small QFP type.                     

도 7 내지 도 13b는 본 발명의 다른 실시예에 따른 고집적 반도체 패키지의 제조 공정을 나타낸 공정 순서도이다. 이들 도면을 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지는 다음과 같이 제조된다.7 to 13B are process flowcharts illustrating a manufacturing process of a highly integrated semiconductor package according to another exemplary embodiment of the present invention. Referring to these drawings, a semiconductor package according to another embodiment of the present invention is manufactured as follows.

도 7에 도시된 바와 같이, 반도체칩 주변면에 배치되는 다수개의 리드 프레임(104)을 갖는 패널(100)을 제작한다. 이때, 리드 프레임 패널(100)의 중앙 부분이 오픈되며 이 오픈된 부위에는 이후 솔더 볼 어레이를 갖는 제 1반도체칩이 부착될 공간이 된다. As shown in FIG. 7, a panel 100 having a plurality of lead frames 104 disposed on a peripheral surface of a semiconductor chip is manufactured. In this case, the center portion of the lead frame panel 100 is opened, and the open portion becomes a space to which the first semiconductor chip having the solder ball array is attached.

도 8에 도시된 바와 같이, 반도체칩이 부착될 중심 영역에 다수개의 리드(114)가 형성되며 리드(114)가 리드 프레임 패널(100)의 리드 프레임과 전기적으로 접속되거나 또는 제 1반도체칩의 솔더 볼에 접합되는 접합부(112, 116)를 갖는 적층 형태의 테이프막(110)을 제작한다.As shown in FIG. 8, a plurality of leads 114 are formed in a central region to which the semiconductor chip is attached, and the leads 114 are electrically connected to the lead frame of the lead frame panel 100 or the first semiconductor chip. The tape film 110 of the laminated form which has the junction parts 112 and 116 joined to the solder ball is produced.

이어서 도 9a 및 도 9b에 도시된 바와 같이, 하부면이 솔더 볼(122) 어레이를 갖는 제 1반도체칩(120)을 제작한다.Subsequently, as shown in FIGS. 9A and 9B, a first semiconductor chip 120 having an array of solder balls 122 is manufactured.

그 다음 도 10에 도시된 바와 같이, 리드 프레임 패널(100)과 테이프막(110)을 접착제를 이용하여 서로 부착하고 리드 프레임 패널(100)의 리드 프레임(104)과 테이프막(110)의 접합부(114)가 서로 연결되도록 접합한다. 이때 웨지(wedge) 형태의 툴(tool)로 접합부(114)에 위에서 아래 방향으로 스트레스를 인가하여 리드 프레임(104)과 접합부(114)가 서로 연결되도록 한다.Then, as shown in FIG. 10, the lead frame panel 100 and the tape film 110 are attached to each other using an adhesive, and a junction portion of the lead frame 104 and the tape film 110 of the lead frame panel 100 is attached to each other. Bond 114 so that they are connected to each other. At this time, the lead frame 104 and the joint 114 are connected to each other by applying a stress to the joint 114 from the top to the bottom with a wedge-shaped tool.

이어서 도 11a 및 도 11b에 도시된 바와 같이, 리드 프레임 패널(100)에 부착된 테이프막(110)의 리드 접합부(116)에 반도체칩(120)의 솔더 볼(122)이 서로 대응되도록 맞추고 이를 접속시킨다. 그러면 테이프막(110)의 어레이 형태로 배열된 리드 접합부(116)에 솔더 볼(112)이 전기적으로 연결되어 반도체칩(120)이 마운트(mount)된다.Subsequently, as shown in FIGS. 11A and 11B, the solder balls 122 of the semiconductor chip 120 are aligned with the lead junction portions 116 of the tape film 110 attached to the lead frame panel 100 so as to correspond to each other. Connect. Then, the solder balls 112 are electrically connected to the lead junction portions 116 arranged in the array of the tape film 110 so that the semiconductor chip 120 is mounted.

계속해서, 도 12a 및 도 12b에 도시된 바와 같이, 제 1반도체칩(120)이 부착되지 않는 다른쪽 테이프에 부착된 패널(100)면의 리드 프레임과 제 2반도체칩(130)의 이너 리드 프레임(inner lead frame)(미도시됨)을 와이어(wire)(140)를 통해 상호 연결하여 와이어 본딩한다.12A and 12B, the lead frame of the surface of the panel 100 and the inner lead of the second semiconductor chip 130 are attached to the other tape to which the first semiconductor chip 120 is not attached. Frames (inner lead frames) (not shown) are interconnected via wires 140 to wire bond.

그리고나서, 도 13a 및 도 13b에 도시된 바와 같이, 몰드 공정을 거쳐 리드 프레임 패널(100)이 부착된 테이프막의 리드에 솔더 볼이 접속된 제 1반도체칩, 그리고 패널의 다른쪽면에 와이어를 통해 연결된 제 2반도체칩만을 각각 덮고 이를 밀봉하는 제 1 및 제 2몰드 케이스(150)를 형성한다.Then, as shown in FIGS. 13A and 13B, through a mold process, a first semiconductor chip having solder balls connected to a lead of a tape film to which the lead frame panel 100 is attached, and a wire to the other side of the panel. First and second mold cases 150 are respectively formed to cover and seal only the second semiconductor chips connected thereto.

상기와 같이 구성된 본 발명의 다른 실시예의 반도체 패키지는 솔더 볼(122) 어레이를 갖는 반도체칩(120)과, 이너 리드 프레임을 갖는 제 2반도체칩(130)과, 제 1반도체칩이 부착될 공간이 오픈되며 제 1반도체칩 외곽 주변에 양면으로 배치된 다수개의 리드 프레임(104)을 갖는 리드 프레임 패널(100)과, 제 1반도체칩이 부착될 중심 영역에 다수개의 리드(114)가 형성되며 이 리드(114)가 패널의 리드 프레임(104)과 전기적으로 접속되는 접합부(112)를 통해 패널에 부착되는 테이프막(110)과, 패널의 어느 한쪽 리드 프레임(104)에 제 2반도체칩(130)의 이너 리드 프레임(미도시됨)을 상호 연결하는 와이어들(140)과, 패널이 부착된 테이프막(110)의 리드(114)에 솔더 볼(122)이 접속된 제 1반도체칩(120), 그리고 패널의 다른쪽면에 와이어(140)를 통해 연결된 제 2반도체칩(130)만을 각각 덮고 이를 밀봉하는 제 1 및 제 2몰드 케이스(150)로 구성된다.The semiconductor package according to another embodiment of the present invention configured as described above includes a semiconductor chip 120 having an array of solder balls 122, a second semiconductor chip 130 having an inner lead frame, and a space to which the first semiconductor chip is attached. Is opened and a lead frame panel 100 having a plurality of lead frames 104 disposed on both sides around the periphery of the first semiconductor chip, and a plurality of leads 114 are formed in the center region to which the first semiconductor chip is attached. The lead 114 is attached to the panel via a joint 112 connected to the lead frame 104 of the panel 110, and the second semiconductor chip (1) on either of the lead frames 104 of the panel. Wires 140 interconnecting the inner lead frame (not shown) of the 130 and the first semiconductor chip having the solder balls 122 connected to the leads 114 of the tape film 110 to which the panel is attached. 120) and only the second semiconductor chip 130 connected to the other side of the panel via the wire 140. Each covering is composed of first and second molded case 150 to seal it.

따라서 본 발명은 플립칩 공정 대신에 리드 프레임 패널(100)과 테이프막(110)을 이용하여 리드와 리드 프레임을 접속하고 다른 리드쪽은 BGA 형태의 제 1반도체칩(120)으로 접속하고 다른 면의 리드 프레임과 제 2반도체칩(130)을 와이어(140)를 통해 본딩함으로써 경박단소 및 소형의 QFP형태의 다층 패키지를 구현할 수 있다.Therefore, in the present invention, instead of the flip chip process, the lead frame and the lead frame are connected using the lead frame panel 100 and the tape film 110, and the other lead side is connected to the first semiconductor chip 120 of the BGA type, and the other surface. By bonding the lead frame and the second semiconductor chip 130 through the wire 140, it is possible to implement a multi-layer package in the form of light and small and small QFP.

이상 설명한 바와 같이, 본 발명은 리드 프레임과 테이프막을 이용하여 QFP 형태의 단층 또는 다층 패키지를 제작할 수 있으므로 와이어 본딩 또는 플립칩 본딩 공정을 생략하여 경박단소 및 소형 패키지를 구현할 수 있는 효과가 있다.As described above, the present invention can manufacture a single-layer or multi-layer package in the form of QFP using a lead frame and a tape film, thereby omitting the wire bonding or flip chip bonding process, and thus the light and small and small packages can be realized.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

Claims (9)

반도체 패키지에 있어서,In a semiconductor package, 하부면에 솔더 볼 어레이를 갖는 반도체칩;A semiconductor chip having a solder ball array on a lower surface thereof; 상기 반도체칩이 부착될 공간이 오픈되며 반도체칩 주변면에 배치되는 다수개의 리드 프레임을 갖는 패널;A panel having a plurality of lead frames disposed on a peripheral surface of the semiconductor chip to open a space to which the semiconductor chip is attached; 상기 반도체칩이 부착될 중심 영역에 다수개의 리드가 형성되며 상기 리드가 상기 패널의 리드 프레임과 전기적으로 접속되는 접합부를 통해 상기 패널에 부착된 테이프막; 및A plurality of leads formed in a central region to which the semiconductor chip is to be attached, and a tape film attached to the panel through a joint portion in which the leads are electrically connected to the lead frame of the panel; And 상기 패널에 부착된 테이프막의 리드에 상기 솔더 볼이 접속된 반도체칩만을 덮고 이를 밀봉하는 몰드 케이스를 구비하는 것을 특징으로 하는 고집적 반도체 패키지.And a mold case covering only the semiconductor chip to which the solder ball is connected to the lead of the tape film attached to the panel, and sealing the semiconductor chip. 반도체 패키지에 있어서, In a semiconductor package, 하부면에 솔더 볼 어레이를 갖는 제 1반도체칩;A first semiconductor chip having a solder ball array on a lower surface thereof; 상부면에 이너 리드 프레임을 갖는 제 2반도체칩;A second semiconductor chip having an inner lead frame on an upper surface thereof; 상기 제 1반도체칩이 부착될 공간이 오픈되며 상기 제 1반도체칩 외곽 주변에 양면으로 배치된 다수개의 리드 프레임을 갖는 패널;A panel having a plurality of lead frames disposed on both sides of an outer periphery of the first semiconductor chip and having a space to which the first semiconductor chip is attached; 상기 제 1반도체칩이 부착될 중심 영역에 다수개의 리드가 형성되며 상기 리드가 상기 패널의 리드 프레임과 전기적으로 접속되는 접합부를 통해 상기 패널에 부착되는 테이프막; 및A plurality of leads formed in a center region to which the first semiconductor chip is attached, and a tape film attached to the panel through a joint portion in which the leads are electrically connected to the lead frame of the panel; And 상기 패널의 어느 한쪽 리드 프레임에 상기 제 2반도체칩의 이너 리드 프레임을 상호 연결하는 와이어들;Wires interconnecting the inner lead frame of the second semiconductor chip to either lead frame of the panel; 상기 패널이 부착된 테이프막의 리드에 상기 솔더 볼이 접속된 제 1반도체칩, 그리고 상기 패널의 다른쪽면에 와이어를 통해 연결된 제 2반도체칩만을 각각 덮고 이를 밀봉하는 제 1 및 제 2몰드 케이스를 구비한 것을 특징으로 하는 고집적 반도체 패키지.A first semiconductor chip to which the solder ball is connected to the lead of the tape film to which the panel is attached, and first and second mold cases respectively covering and sealing only the second semiconductor chip connected through a wire to the other side of the panel; Highly integrated semiconductor package, characterized in that. 제 1항 또는 제 2항에 있어서, 상기 리드 프레임 패널과 상기 테이프막은 접착제로 부착된 것을 특징으로 하는 고집적 반도체 패키지.The highly integrated semiconductor package according to claim 1 or 2, wherein the lead frame panel and the tape film are attached with an adhesive. 제 1항 또는 제 2항에 있어서, 상기 테이프막의 리드는 상기 반도체칩의 솔더 볼 어레이와 대응되는 위치와, 상기 패널의 리드 프레임과 대응되는 위치에 각각 접합부를 갖으며 이들 접합부를 서로 연결하는 리드인 것을 특징으로 하는 고집적 반도체 패키지.The lead of claim 1 or 2, wherein the lead of the tape film has a junction at a position corresponding to the solder ball array of the semiconductor chip and a position corresponding to the lead frame of the panel, respectively. Highly integrated semiconductor package, characterized in that. 반도체 패키지의 제조 방법에 있어서,In the manufacturing method of a semiconductor package, 솔더 볼 어레이를 갖는 반도체칩이 부착될 공간이 오픈되며 상기 반도체칩 주변면에 배치되는 다수개의 리드 프레임을 갖는 패널과, 상기 반도체칩이 부착될 중심 영역에 다수개의 리드가 형성되며 상기 리드가 상기 패널의 리드 프레임과 전 기적으로 접속되는 접합부를 갖는 테이프막을 서로 부착하는 단계;A panel having a plurality of lead frames disposed on a peripheral surface of the semiconductor chip having an open space to which a semiconductor chip having a solder ball array is attached, and a plurality of leads are formed in a central region to which the semiconductor chip is attached, and the leads Adhering a tape film having a joint portion electrically connected to the lead frame of the panel; 상기 패널에 부착된 테이프막의 리드에 상기 반도체칩의 솔더 볼을 접속하는 단계; 및 Connecting solder balls of the semiconductor chip to the leads of the tape film attached to the panel; And 상기 반도체칩만을 덮고 이를 밀봉하여 몰드 케이스를 형성하는 단계를 포함하는 것을 특징으로 하는 고집적 반도체 패키지의 제조 방법.Covering only the semiconductor chip and sealing the semiconductor chip to form a mold case. 반도체 패키지의 제조 방법에 있어서, In the manufacturing method of a semiconductor package, 솔더 볼 어레이를 갖는 제 1반도체칩이 부착될 공간이 오픈되며 상기 반도체칩 주변면에 배치되는 다수개의 리드 프레임을 갖는 패널과, 상기 반도체칩이 부착될 중심 영역에 다수개의 리드가 형성되며 상기 리드가 상기 패널의 리드 프레임과 전기적으로 접속되는 접합부를 갖는 테이프막을 서로 부착하는 단계;A panel having a plurality of lead frames disposed on a peripheral surface of the semiconductor chip having an open space to which a first semiconductor chip having a solder ball array is attached, and a plurality of leads are formed in a central region to which the semiconductor chip is attached. Attaching each other a tape film having a joint portion electrically connected to the lead frame of the panel; 상기 패널에 부착된 테이프막의 리드에 상기 제 1반도체칩의 솔더 볼을 접속하는 단계;Connecting solder balls of the first semiconductor chip to the leads of the tape film attached to the panel; 상기 제 1반도체칩이 부착되지 않는 다른쪽 테이프에 부착된 패널면의 리드 프레임과 제 2반도체칩의 이너 리드 프레임을 와이어를 통해 상호 연결하는 단계; 및Interconnecting the lead frame of the panel surface attached to the other tape to which the first semiconductor chip is not attached and the inner lead frame of the second semiconductor chip through wires; And 상기 패널이 부착된 테이프막의 리드에 상기 솔더 볼이 접속된 제 1반도체칩, 그리고 상기 패널의 다른쪽면에 와이어를 통해 연결된 제 2반도체칩만을 각각 덮고 이를 밀봉하는 제 1 및 제 2몰드 케이스를 형성하는 단계를 포함하는 것을 특징으로 하는 고집적 반도체 패키지의 제조 방법.First and second mold cases covering and sealing only the first semiconductor chip to which the solder balls are connected, and the second semiconductor chip connected to each other through the wire, are formed on the lead of the tape film to which the panel is attached. Method for producing a highly integrated semiconductor package comprising the step of. 제 5항 또는 제 6항에 있어서, 상기 리드 프레임 패널과 상기 테이프막은 접착제로 부착된 것을 특징으로 하는 고집적 반도체 패키지의 제조 방법.The method of manufacturing a highly integrated semiconductor package according to claim 5 or 6, wherein the lead frame panel and the tape film are attached with an adhesive. 제 5항 또는 제 6항에 있어서, 상기 테이프막의 리드는 상기 반도체칩의 솔더 볼 어레이와 대응되는 위치와, 상기 패널의 리드 프레임과 대응되는 위치에 각각 접합부를 갖으며 이들 접합부를 서로 연결하는 리드인 것을 특징으로 하는 고집적 반도체 패키지의 제조 방법.The lead of claim 5 or 6, wherein the lead of the tape film has a junction at a position corresponding to the solder ball array of the semiconductor chip and a position corresponding to the lead frame of the panel, respectively. The manufacturing method of the highly integrated semiconductor package characterized by the above-mentioned. 제 6항에 있어서, 상기 테이프막과 상기 제 2반도체칩은 접착제로 부착된 것을 특징으로 하는 고집적 반도체 패키지의 제조 방법.7. The method of claim 6, wherein the tape film and the second semiconductor chip are attached with an adhesive.
KR1020020086247A 2002-12-30 2002-12-30 Integrated semiconductor package and method for manufacturing thereof KR100641511B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086247A KR100641511B1 (en) 2002-12-30 2002-12-30 Integrated semiconductor package and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086247A KR100641511B1 (en) 2002-12-30 2002-12-30 Integrated semiconductor package and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20040059745A KR20040059745A (en) 2004-07-06
KR100641511B1 true KR100641511B1 (en) 2006-10-31

Family

ID=37351722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086247A KR100641511B1 (en) 2002-12-30 2002-12-30 Integrated semiconductor package and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR100641511B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714418B2 (en) * 2007-07-23 2010-05-11 National Semiconductor Corporation Leadframe panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183210A (en) 1998-12-15 2000-06-30 Nec Corp Semiconductor device and manufacture of ball grid array
US20020030261A1 (en) 1999-12-17 2002-03-14 Rolda Ruben A. Multi-flip-chip semiconductor assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183210A (en) 1998-12-15 2000-06-30 Nec Corp Semiconductor device and manufacture of ball grid array
US20020030261A1 (en) 1999-12-17 2002-03-14 Rolda Ruben A. Multi-flip-chip semiconductor assembly

Also Published As

Publication number Publication date
KR20040059745A (en) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100884199B1 (en) Interconnect structure and formation for package stacking of molded plastic area array package
US6574107B2 (en) Stacked intelligent power module package
EP1168440A1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
EP1357606A1 (en) Image sensor semiconductor package
KR20000026615A (en) Chip stacked type semiconductor package and manufacturing method thereof
JPH09213839A (en) Plastic package type semiconductor integrated circuit and manufacture thereof
KR20050066999A (en) A method of manufacturing semiconductor device
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
KR100641511B1 (en) Integrated semiconductor package and method for manufacturing thereof
KR20020085102A (en) Chip Stacked Semiconductor Package
KR20000040586A (en) Multi chip package having printed circuit substrate
JP3466354B2 (en) Semiconductor device
KR100437821B1 (en) semiconductor package and metod for fabricating the same
JPS62219531A (en) Semiconductor integrated circuit device
KR100351920B1 (en) semiconductor device and method for fabricating the same
KR100419950B1 (en) manufacturing method of ball grid array semiconductor package using a flexible circuit board
KR100567045B1 (en) A package
KR100639700B1 (en) Chip scale stack chip package
JPH06216492A (en) Electronic device
JPH098171A (en) Semiconductor package
KR100462373B1 (en) Chip scale package and method for fabricating the same
KR19980034119A (en) Semiconductor Chip Stack Package
US20030037947A1 (en) Chip scale package with a small surface mounting area
KR20050003762A (en) Stack package and manufacturing method thereof
KR19980025875A (en) Multi Lead On Chip Package

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee