KR20000019164A - 반도체소자의 부하저항 형성방법 - Google Patents
반도체소자의 부하저항 형성방법 Download PDFInfo
- Publication number
- KR20000019164A KR20000019164A KR1019980037138A KR19980037138A KR20000019164A KR 20000019164 A KR20000019164 A KR 20000019164A KR 1019980037138 A KR1019980037138 A KR 1019980037138A KR 19980037138 A KR19980037138 A KR 19980037138A KR 20000019164 A KR20000019164 A KR 20000019164A
- Authority
- KR
- South Korea
- Prior art keywords
- undoped silicon
- forming
- pattern
- film
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 부하저항을 형성하는 방법을 개시한다. 이 방법에 따르면, 반도체기판 상에 단차진 표면을 갖는 층간절연막을 형성하고, 층간절연막 상에 단차진 표면을 따르는 언도우프트 실리콘막을 형성한다. 언도우프트 실리콘막의 단차진 표면 부분을 덮는 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각 마스크로 사용하여 언도우프트 실리콘막을 식각함으로써 단차진 부분을 지나는 언도우프트 실리콘 패턴을 형성한다. 언도우프트 실리콘 패턴이 형성된 반도체기판 전면에 절연막을 형성하고, 절연막을 이방성 식각하여 단차진 부분의 언도우프트 실리콘 패턴 측벽에 스페이서를 형성한다. 스페이서를 마스크 패턴으로 사용하여 언도우프트 실리콘 패턴에 불순물을 주입한다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반도체소자의 부하저항 형성방법에 관한 것이다.
반도체소자중에 SRAM은 DRAM과는 달리 리프레쉬 동작이 요구되지 않으므로 저전력 반도체 기억소자에 널리 채택되고 있다. SRAM의 단위 셀은 래치회로를 기본으로 구성되며, 래치회로는 두 개의 인버터로 구성된다. 상기 래치회로를 구성하는 인버터의 부하소자는 저항 또는 모스 트랜지스터로 형성할 수 있다. 상기 부하소자가 모스 트랜지스터, 즉 PMOS 트랜지스터로 형성되는 경우에는 셀의 데이터 유지 특성이 우수함은 물론 SRAM의 대기 전류를 최소화시키는 데 매우 효과적이다. 그러나, PMOS 트랜지스터를 부하소자로 사용하는 경우에는 공정이 복잡하고 셀 면적이 증가하여 고집적 SRAM을 구현하기가 어려운 문제점이 있다. 따라서, 저항을 부하소자로 채택하는 고저항 셀이 여전히 고성능 SRAM에 널리 채택되고 있다.
종래의 고저항 셀의 부하소자인 저항을 형성하기 위해서는 2회의 사진공정이 요구된다. 구체적으로 설명하면, 고저항 셀을 구성하는 2개의 드라이버 트랜지스터 및 2개의 억세스 트랜지스터가 형성된 반도체기판 상에 층간절연막을 형성한다. 상기 층간절연막을 패터닝하여 상기 각 드라이버 트랜지스터의 드레인 영역을 노출시키는 노드 콘택홀을 형성한다. 상기 노드 콘택홀이 형성된 반도체기판 전면에 언도우프트 폴리실리콘막을 형성한다. 상기 언도우프트 폴리실리콘막 상에 부하저항 및 전원선을 한정하기 위한 제1 포토레지스트 패턴을 형성한다. 상기 제1 포토레지스트 패턴을 식각 마스크로 사용하여 상기 언도우프트 폴리실리콘막을 식각함으로써 상기 노드 콘택홀을 덮는 폴리실리콘 패턴을 형성한다. 상기 폴리실리콘 패턴은 전원선 및 부하저항으로 사용된다. 상기 부하저항은 높은 저항값을 가져야하고, 상기 전원선은 도전성이 우수하여야 한다. 따라서, 상기 전원선에 해당하는 부분에만 선택적으로 불순물을 주입하기 위하여 부하저항에 해당하는 부분을 덮는 제2 포토레지스트 패턴을 형성한다. 상기 제2 포토레지스트 패턴을 이온주입 마스크로 사용하여 상기 전원선에 해당하는 부분에 불순물 이온을 주입한다.
상술한 바와 같이 종래의 부하저항 형성방법에 따르면, 2회의 사진 공정이 요구된다. 따라서, SRAM의 제조공정을 단순화시키기 위해서는 사진공정의 회수를 감소시키는 것이 요구된다.
본 발명의 목적은 1회의 사진공정을 사용하여 공정을 단순화시킬 수 있는 반도체소자의 부하저항 형성방법을 제공하는 데 있다.
도 1 내지 도 4는 본 발명에 따른 부하저항 형성방법을 설명하기 위한 단면도들이다.
상기 목적을 달성하기 위하여 본 발명은 반도체기판 상에 단차진 표면을 갖는 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 상기 단차진 표면을 따르는 언도우프트 실리콘막을 형성하는 단계와, 상기 언도우프트 실리콘막의 단차진 표면 부분을 덮는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 언도우프트 실리콘막을 식각함으로써 상기 단차진 부분을 지나는 언도우프트 실리콘 패턴을 형성하는 단계와, 상기 언도우프트 실리콘 패턴이 형성된 반도체기판 전면에 절연막을 형성하는 단계와, 상기 절연막을 이방성 식각하여 상기 단차진 부분의 언도우프트 실리콘 패턴 측벽에 스페이서를 형성하는 단계와, 상기 스페이서를 마스크 패턴으로 사용하여 상기 언도우프트 실리콘 패턴 내부에 불순물을 주입하는 단계를 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1을 참조하면, 반도체기판(1) 상에 모스 트랜지스터, 예컨대 SRAM 셀의 드라이버 트랜지스터(도시하지 않음) 및 억세스 트랜지스터(도시하지 않음)를 형성한다. 상기 드라이버 트랜지스터 및 억세스 트랜지스터가 형성된 반도체기판 전면에 단차진 표면을 갖는 층간절연막(3)을 형성한다. 상기 층간절연막(3)은 CVD 산화막, 예컨대 언도우프트 산화막으로 형성하는 것이 바람직하다. 상기 층간절연막(3)을 패터닝하여 상기 드라이버 트랜지스터의 드레인 영역을 노출시키는 노드 콘택홀(도시하지 않음)을 형성한다. 상기 노드 콘택홀은 드라이버 트랜지스터의 드레인 영역 뿐만 아니라 상기 드라이버 트랜지스터의 드레인 영역과 인접한 또 다른 드라이버 트랜지스터의 게이트 전극을 동시에 노출시키는 버티드 콘택홀일 수도 있다. 상기 노드 콘택홀이 형성된 반도체기판 전면에 언도우프트 실리콘막(5)을 형성한다. 상기 언도우프트 실리콘막(5)은 언도우프트 폴리실리콘막 또는 언도우프트 비정질 실리콘막으로 형성하는 것이 바람직하다. 상기 언도우프트 실리콘막(5)은 도 1에 도시된 바와 같이 상기 층간절연막(3)의 단차진 표면을 따라 형성된다. 상기 언도우프트 실리콘막(5) 상에 상기 단차진 부분 및 노드 콘택홀의 상부를 지나는 포토레지스트 패턴(7)을 형성한다.
도 2를 참조하면, 상기 포토레지스트 패턴(7)을 식각 마스크로 사용하여 상기 언도우프트 실리콘막(5)을 식각함으로써 상기 노드 콘택홀을 덮으면서 지나는 언도우프트 실리콘 패턴(5a)을 형성한다. 상기 언도우프트 실리콘 패턴(5a)이 형성된 반도체기판 전면에 절연막(9), 예컨대 산화막 또는 질화막을 형성한다. 상기 산화막 또는 질화막은 CVD 공정으로 형성한다.
도 3을 참조하면, 상기 언도우프트 실리콘 패턴(5a)의 평탄한 부분의 표면이 노출될 때까지 상기 절연막(9)을 이방성 식각하여 상기 언도우프트 실리콘 패턴(5a)의 단차진 표면 측벽에 소정의 폭을 갖는 스페이서(9a)를 형성한다. 이때, 도 3에 도시된 바와 같이 상기 절연막(9)을 이방성 식각하는 공정은 상기 언도우프트 실리콘 패턴(5a)의 평탄한 부분의 표면에 소정의 두께를 갖는 절연막(9b)이 잔존하도록 실시할 수도 있다.
도 4를 참조하면, 상기 스페이서(9a)를 불순물 주입 마스크로 사용하여 상기 언도우프트 실리콘 패턴(5a)에 불순물을 주입한다. 상기 불순물을 주입하는 방법은 이온주입 방법 또는 POCl3을 사용하여 고온에서 인(P)을 주입하는 방법 등을 사용할 수 있다. 이와 같이 상기 스페이서(9a)를 이용하여 상기 언도우프트 실리콘 패턴(5a)에 불순물을 주입하면, 도 4에 도시된 바와 같이 스페이서(9a) 아래의 언도우프트 실리콘 패턴(5a)에 고저항(R)이 한정되고, 상기 고저항(R)과 인접한 언도우프트 실리콘 패턴(5a)에 불순물로 도우핑된 전원선(Vcc) 및 노오드 콘택홀을 덮는 도전막(Node)이 형성된다. 여기서, 상기 소정의 두께를 갖는 절연막(9b)을 불순물 주입 마스크로 사용하는 경우에는 이온주입 방법을 사용하여 전원선(Vcc) 및 도전막(Node)을 형성하는 것이 바람직하다. 이어서, 상기 부하저항(R), 전원선(Vcc) 및 도전막(Node)가 형성된 결과물 전면에 통상의 방법에 따라 후속공정을 실시한다. 이때, 상기 스페이서(9a)를 제거한 후에 후속공정을 실시할 수도 있다.
본 발명은 상기 실시예에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
상술한 바와 같이 본 발명에 따르면, 1회의 사진공정을 이용하여 부하저항을 형성할 수 있다. 이에 따라, 반도체소자의 공정을 단순화시킬 수 있다.
Claims (5)
- 반도체기판 상에 단차진 표면을 갖는 층간절연막을 형성하는 단계;상기 층간절연막 상에 상기 단차진 표면을 따르는 언도우프트 실리콘막을 형성하는 단계;상기 언도우프트 실리콘막의 단차진 표면 부분을 덮는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 언도우프트 실리콘막을 식각함으로써 상기 단차진 부분을 지나는 언도우프트 실리콘 패턴을 형성하는 단계;상기 언도우프트 실리콘 패턴이 형성된 반도체기판 전면에 절연막을 형성하는 단계;상기 절연막을 이방성 식각하여 상기 단차진 부분의 언도우프트 실리콘 패턴 측벽에 스페이서를 형성하는 단계; 및상기 스페이서를 마스크 패턴으로 사용하여 상기 언도우프트 실리콘 패턴 내부에 불순물을 주입하는 단계를 포함하는 반도체소자의 부하저항 형성방법.
- 제1항에 있어서, 상기 언도우프트 실리콘막은 언도우프트 폴리실리콘막 및 언도우프트 비정질 실리콘막중 어느 하나인 것을 특징으로 하는 반도체소자의 부하저항 형성방법.
- 제1항에 있어서, 상기 절연막은 산화막 및 질화막중 어느 하나인 것을 특징으로 하는 반도체소자의 부하저항 형성방법.
- 제1항에 있어서, 상기 스페이서는 상기 언도우프트 실리콘 패턴의 평탄한 부분의 표면이 노출될 때까지 상기 절연막을 이방성 식각하여 형성하는 것을 특징으로 하는 반도체소자의 부하저항 형성방법.
- 제1항에 있어서, 상기 스페이서는 상기 언도우프트 실리콘 패턴의 평탄한 부분의 표면 상에 상기 절연막의 일부분이 잔존하도록 상기 절연막을 이방성 식각하여 형성하는 것을 특징으로 하는 반도체소자의 부하저항 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037138A KR20000019164A (ko) | 1998-09-09 | 1998-09-09 | 반도체소자의 부하저항 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037138A KR20000019164A (ko) | 1998-09-09 | 1998-09-09 | 반도체소자의 부하저항 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000019164A true KR20000019164A (ko) | 2000-04-06 |
Family
ID=19550037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980037138A KR20000019164A (ko) | 1998-09-09 | 1998-09-09 | 반도체소자의 부하저항 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000019164A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190001173A (ko) * | 2017-06-26 | 2019-01-04 | 삼성전자주식회사 | 저항 구조체를 포함하는 반도체 소자 |
-
1998
- 1998-09-09 KR KR1019980037138A patent/KR20000019164A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190001173A (ko) * | 2017-06-26 | 2019-01-04 | 삼성전자주식회사 | 저항 구조체를 포함하는 반도체 소자 |
| US11804516B2 (en) | 2017-06-26 | 2023-10-31 | Samsung Electronics Co., Ltd. | Semiconductor devices including resistor structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020158272A1 (en) | Semiconductor device | |
| US5856706A (en) | Static random access memory device and manufacturing method therefor | |
| KR100486187B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5497022A (en) | Semiconductor device and a method of manufacturing thereof | |
| KR100251229B1 (ko) | 노아형 마스크 롬의 개선된 구조 및 그 제조방법 | |
| KR20000076969A (ko) | 논리 혼합 다이나믹 랜덤 액세스 메모리의 성능을저하시키지 않으면서 제조 비용을 절감할 수 있는 반도체장치의 제조 방법 | |
| JP2959129B2 (ja) | Ｓｒａｍ装置およびその製造方法 | |
| KR20000019164A (ko) | 반도체소자의 부하저항 형성방법 | |
| KR20000020583A (ko) | 반도체 소자 제조방법 | |
| KR100190108B1 (ko) | 메모리셀을 갖는 반도체소자의 트랜지스터 제조방법 | |
| US5593904A (en) | Method for manufacturing NAND type semiconductor memory device | |
| KR100200744B1 (ko) | 임베디드 메모리 논리소자의 트랜지스터 제조방법 | |
| KR100205315B1 (ko) | 에스램 셀의 구조 및 제조방법 | |
| KR100195260B1 (ko) | 임베디드 메모리 논리소자의 트랜지스터 제조방법 | |
| KR20070002605A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR0138320B1 (ko) | 박막 트랜지스터(tft) 및 그 제조방법 | |
| KR100252855B1 (ko) | 디램 및 그의 제조 방법 | |
| KR100362195B1 (ko) | 에스램 제조방법 | |
| KR100687849B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR0172253B1 (ko) | 반도체 장치의 제조 방법 | |
| KR19990002976A (ko) | 버티드 콘택 형성방법 | |
| KR0179771B1 (ko) | 반도체 메모리 셀 제조방법 | |
| KR100336561B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR19990005489A (ko) | 반도체 장치 제조방법 | |
| JPH0653438A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |