KR20000016557A - 전자 방출 소자 및 그 제조 방법 - Google Patents

전자 방출 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20000016557A
KR20000016557A KR1019980710147A KR19980710147A KR20000016557A KR 20000016557 A KR20000016557 A KR 20000016557A KR 1019980710147 A KR1019980710147 A KR 1019980710147A KR 19980710147 A KR19980710147 A KR 19980710147A KR 20000016557 A KR20000016557 A KR 20000016557A
Authority
KR
South Korea
Prior art keywords
gate
layer
particles
hole
electron
Prior art date
Application number
KR1019980710147A
Other languages
English (en)
Other versions
KR100357812B1 (ko
Inventor
두안 에이. 하벤
폴 엔. 루드윅
크리스토퍼 제이. 스핀트
다니엘 엠. 도브킨
Original Assignee
마샬 해리 에이.
캔데슨트 테크날러지스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마샬 해리 에이., 캔데슨트 테크날러지스 코퍼레이션 filed Critical 마샬 해리 에이.
Publication of KR20000016557A publication Critical patent/KR20000016557A/ko
Application granted granted Critical
Publication of KR100357812B1 publication Critical patent/KR100357812B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 제거된 물질과 같은 화학적 타입의 어느 다른 물질을 화학적으로 충분히 부식시키지 않고 부분적으로 마무리된 구조로부터 일부 물질을 제거하는데 사용되는 전기화학적 기술에 관한 것으로서, 상기 부분적으로 마무리된 구조에는 보통 전자 에미터내의 전자-방출 소자(52A)를 형성하기 위해 방출물질을 디포지트 하는 동안 누적되고 절연층(44)에 덮는 초가 방출물질로 적어도 부분적으로 구성된 제1 전기적 비-절연층(52C)을 포함하고 있다. 전자-방출 소자와 같으며 상기 제1 물질을 적어도 부분적으로 구비하는 전기적 비-절연 부재는 상기 절연층을 통해 확대되는 구멍(50)내에 적어도 부분적으로 놓여있고, 부분적으로 마무리된 구조를 함으로서 상기 제1 비-절연층의 상기 제1 물질의 적어도 일부분이 상기 비-절연 부재가 제1 물질을 충분히 부식시키지 않고 노출되도록 전기화학적으로 제거되는 것을 특징으로 한다.

Description

전자 방출 소자 및 그 제조 방법
관련 출원 참고
본 출원은 (a) 헤븐(Haven) 등이 공동 출원한 국제 특허출원 , 대리인 번호 M-3786 PCT; 및 (b) 헤븐 등이 공동 출원한 국제 특허출원 , 대리인 번호 M-3692 PCT 와 부분적으로 유사한 주제를 포함하고 있다.
필드-방출 캐소드(또는 필드 에미터)는 충분한 강도의 전기장이 가해지면 전자를 방출한다. 이 전기장은 보통 애노드 또는 게이트 전극으로 부르는, 캐소드 및 상기 캐소드와는 약간 떨어져 위치해 있는 전극 사이의 적절히 인가된 전압에 의해 만들어진다.
필드-방출 캐소드를 플랫-패널 CRT 디스플레이에 사용하는 경우에, 상기 캐소드로부터의 전자 방출은 일정한 영역을 가로질러 발생한다. 이 전자-방출 영역은 보통 전자-방출부의 두 개의 디멘존 어레이로 나뉘는데, 각 각은 해당하는 발광부와 마주하고 있어서 화소(또는 픽셀)의 일부 또는 화소 전부를 형성한다. 각 전자-방출부에서 방출된 전자들은 해당하는 발광부와 부딪쳐 빛을 방출하게 된다.
일반적으로 각 발광부의 영역에서의 조도는 균일한(일정한) 것이 바람직하다. 균일한 조도를 얻는 한 방법은 해당하는 전자-발광부 영역상에 전자가 균일하게 방출되도록 배열하는 것이다. 이 방법에는 보통 상기 전자-발광부를 작은 그룹, 전자-방출 소자에 가깝게 위치한 그룹으로 제조하는 것이 포함된다.
작고, 전자-방출 소자들이 밀집해 있는 전자-발광 디바이스를 제조하는 여러 기술들이 연구되어 왔다. 1996년 9월 20일 IEEE Conf. Rec. 1996 8차 회의. Tube Techniques 에 기재된 스핀트(Spindt) 등의 "Research in Micron-Sized Field-Emission Tubes"에는 작고 불규칙하게 분포된 구형 입자들을 사용하여 플랫 필드-방출 캐소드 내의 원뿔모양의 전자-방출 소자 위치를 정의하는 방법이 설명되어 있다. 상기 원형 입자들의 크기는 상기 원뿔모양의 전자-방출 소자의 바닥 지름을 크게 좌우한다.
애노드가 두꺼운 전자-방출 소자를 제조하는데 있어서, 스핀트 등은 먼저 하위 몰리브듐층상에 위치하는 중간 절연층을 덮는 상위 몰리드븀층으로 이루어진 구조를 만들었다. 원형 폴리스티렌 입자를 상기 상위 몰리브듐층 위에 흩뜨려 일반적으로 알루미늄으로 만들어지는 "저항"을 상기 구조의 최상위에 디포지트 하였다. 구체를 제거함으로서 상기 저항을 통해 구멍이 만들어져서 상기 구체상에 놓인 상기 저항 부분을 리프트 오프(lift off)시켰다.
상기 상위 몰리브듐은 상기 저항구멍을 통해 에칭하고 상기 상위 몰리브듐을 통해 구멍을 만든다. 상기 중간 절연층을 상기 저항내의 구멍 및 상위 몰리브듐을 통해 에칭하고 상기 하위 몰리브듐 아래의 상기 절연층을 통해 공동을 형성한다. 상기 저항은 보통 상기 공동이 형성되는 동안 제거된다.
마지막으로, 몰리브듐을 상기 구조의 최상위상에 상기 중간 절연층내의 상기 공동으로 증착식으로 디포지트한다. 상기 증착은 구멍이 상기 절연 공동내에서 가속되는 상기 몰리브듐을 통해 점차 가깝게 만드는 방식으로 수행된다. 연속 몰리브듐층이 상기 상위 몰리브듐과 결합되어 상위 몰리브듐상에 계속 누적되는 다이오드용 애노드를 형성하는 동안, 원뿔모양의 몰리브듐 전자-방출 소자가 상기 절연 공동내에 형성된다.
스핀트 등이 제시한 원형 입자를 사용하여 전자-방출 소자의 위치, 및 베이스 디멘죤을 이루는 것은 전자-방출 디바이스를 만드는 창조적인 접근이긴 하다. 그러나, 상기 전자-방출 원뿔에서 방출된 전자들은 바로 덮혀있는 애노드로 모여 능동적인 발광 영역으로 사용되지 못한다. 원형 입자를 사용하여 작고, 밀착되어 있는 전자-방출 소자의 위치를 정의하여 매우 일정한 방식으로 플랫-패널 디바이스 내의 능동적인 발광 소자로 바로 이용할 수 있는 전자를 방출하는 것이 바람직하다.
발명의 개시
본 발명은 게이트된 전자-방출 소자를 제조하는데 일반적으로 원형인 입자를 사용하는 제조과정 그룹을 사용한다. 상기 입자는 상기 게이트된 전자 에미터내의 전자-방출 소자의 위치, 및 대부분은 측면 영역을 정의한다. 중요한 것은, 본 발명의 상기 제조과정은 상기 전자-방출 소자에서 방출된 전자가 플랫-패널 디바이스내의 발광영역과 같은 능동적 소자로 직접 사용 가능하도록 배열된다는 것이다.
상기 입자의 표면 밀도는 간단하게 상당한 정도로 설정할 수 있다. 상기 전자-방출 소자의 위치가 입자에 의해 정의되기 때문에, 상기 전자-방출 소자의 표면 밀도는 입자 표면 밀도와 동일하다. 또한, 전자-방출 소자의 높은 표면 밀도는 쉽게 얻을 수 있다. 상기 입자의 표면 밀도 및 평균 크기를 적절히 조정함으로서, 상기 전자-방출 소자를 적절히 서로 가깝게 위치시킬 수 있다.
더욱이, 상기 입자는 견고한 크기 분포, 즉 평균 입자 지름내의 표준 편차가 매우 적도록 쉽게 선택될 수 있다. 이 전자-방출 소자는, 특히 원뿔 모양일 때 일반적으로 동일한 큰 측면 영역이 있게 된다. 통상의 제조 제어로 종래의 제조 장치를 사용하여 본 발명에 따라 전자 에미터를 만들었을 때는, 상기 전자-방출 소자는 서로 상당히 가깝게 위치할 수 있다.
그러므로 상기 입자 및 전자-방출 소자는 보통 상대적으로 서로 랜덤하게 위치하게 된다. 그럼에도 불구하고, 단위 영역당 전자-방출 소자의 수는 전체 전자-방출 영역에서 상대적으로 균일하다. 결과만을 고려하면 본 발명의 상기 제조 과정에 따른 입자를 사용하는 것은 상당히 균일한 전자 방출을 얻을 수 있게 되어 발광 영역이 매우 균일한 방식으로 직접 작용하게 할 수 있다.
본 발명의 한 측면에 따른 게이트된 전자 에미터를 제조하는데 있어서, 많은 입자를 전기적 절연층상에 분포시킨다. 상기 입자들은, 원형이 적절한데, 이 입자를 사용하여 상기 전자 에미터용 게이트 구멍을 형성한다. 이것으로 상기 입자들간의 공간내에 적어도 상기 절연층상의 전기적으로 비-절연인 게이트 물질이 제공된다. 아래에 후술하겠지만, "전기적으로 비-절연(electrically non-insulating)" 이란 말은 전기적으로 전도성 또는 전기적으로 저항을 가진다는 뜻이다. 상기 입자들은 순차적으로 제거된다. 이 입자-제거 과정이 진행되는 동안, 상기 입자를 덮고 있는 어느 게이트 물질도 순차적으로 제거된다. 나머지 게이트 물질은 상기 제거된 입자의 위치에서 확장되는 게이트 구멍을 통해 게이트 층을 형성한다.
게이트 층을 마스크로 사용하여, 상기 게이트 구명을 통해 상기 절연 층을 에칭하여 상기 절연층 아래에 제공된 전기적으로 비-절연 영역보다 더 아래로 상기 절연층을 통해 해당 유전 구멍(dielectric opening)을 형성한다. 전기적으로 비-절연 에미터 물질이 상기 유전 구멍으로 안내되어 상기 게이트 구멍을 통해 외부적으로 노출되는 해당 전자-방출 소자를 형성한다. 이 과정은 보통 상기 게이트층상에서 상기 게이트 구멍을 통해 상기 에미터 물질을 디포지트함으로서 통상적으로 수행되어 상기 유전 구멍 밖의 게이트층상에 누적된 상기 에미터 물질의 일부에서 제거됨으로서 수행된다. 상기 전자-방출 소자는 모양이 일반적으로 원형이다.
상기 게이트층을 덮는 초과 에미터 물질을 제거하는 것은 여러 방법으로 수행될 수 있다. 예를들어, 상기 에미터 물질을 디포지트 하기 전, 리프트-오프층이 이 층을 통해 확장되는 게이트 구멍으로 수직으로 정열되도록 상기 게이트층상에 리프트-오프층을 형성할 수 있다. 상기 에미터 물질을 디포지트하는데 있어서, 상기 에미터 물질의 일부는 보통 상기 게이트층 위의 상기 리프트-오프층상에 상기 리프트-오프 및 게이트 구멍을 통해 상기 유전 구멍까지의 에미터 물질의 부분으로서 누적된다. 상기 리프트-오프층은 순차적으로 제거되어, 상기 게이트층상에 누적된 모든 초과 에미터 물질을 점차 제거한다. 선택적으로, 상기 게이트 층을 덮고 있는 상기 에미터 물질의 일부 또는 전부는 리프트-오프층 없이도 전기화학적으로 제거될 수 있다. 각 경우에, 상기 전자-방출 소자는 그 결과 구조내의 게이트 구멍을 통해 외부로 노출된다.
상기 절연층 위에 입자를 분산시키기 전 및 상기 구조 위에 게이트 물질을 제공하기 전에, 상기 절연층 위에 중간층을 제공할 수 있다. 그러면 입자는 상기 절연층 위의 중간층상에 분포하게 된다. 상기 중간층은 보통 나중에 형성된 게이트 층용 점착층 기능을 한다.
중요한 것은, 상기 중간층도 상기 입자 분산 단계가 진행되는 동안, 특히 입자가 전기장, 즉 또는 한 전기장의 영향하에 상기 중간층 위에 입자가 분포하는 때 상기 입자가 응집되는 것을 막을 수 있다. 입자가 응집되는 것을 막음으로서, 입자 표면 밀도가 증가될 수 있다. 따라서 상기 중간층을 사용하는 것은 본 발명에 따라 제조된 전자 에미터의 특성을 크게 향상시킬 수 있다.
본 발명의 더 다른 측면에서, 상기 게이트 구멍은 비스듬하게 되는데, 즉 각 게이트 구멍의 지름이 상기 구멍을 통해 상기 하위의 비-절연 영역쪽인 아래방향으로 점차 증가된다. 각 게이트 구멍의 지름은 상기 게이트층의 바닥에서 또는 바닥 근처에서 최소값에 도달한다. 상기 에미터 물질의 디포지트가 진행되는 동안 게이트층 위에서 상기 유전 구멍으로 누적되는 초과 에미터 물질을 제거하는데 리프트-오프층을 사용하여 전자-방출 소자를 형성하는 경우, 상기 게이트 구멍이 비스듬하여 에미터 물질이 상기 유전구멍으로 들어갈 때 이 물질을 통해 상기 구멍을 확실히 닫지 않아도 상기 리프트-오프층을 더 두껍게 만들 수 있다.
상기 비스듬한-게이트 전자 에미터를 만들기 위해, 많은 입자, 적절하게는 원형인 입자들을 전기적으로 절연인 층 위에 분포시킨다. 전기적으로 비-절연인 게이트 물질은 이 게이트 물질이 상기 입자들 사이의 공간을 덮고 상기 절연층 위의 상기 입자들 아래 공간으로 확장되는 방식으로 상기 절연층 위에 있게 된다. 비-집중(non-collimated) 기술, 예를들어 비-집중 스퍼터링과 같은 기술이 상기 게이트 물질을 디포지트 하는데 적절히 사용된다.
상기 입자들은 점차 제거된다. 이 입자를 덮고 있는 일부 게이트 물질은 상기 입자가 제거되는 동안 제거되어 상기 제거된 입자의 위치에서 상기 절연층을 통해 확장되는 게이트 구멍이 남게 된다. 상기 게이트 물질은 상기 입자 아래의 고안으로 처음부터 확장되었기 때문에, 이제 상기 게이트 구멍은 비스듬하게 된다. 상기 게이트 층이 에칭 마스크 역할을 하여, 상기 절연층은 상기 기울어진 게이트 구멍을 통해 에칭되어 전기적으로 비-절연인 하위 영역쪽으로 상기 절연층을 통해 해당 유전 구멍을 형성한다.
전자-방출 소자가 상기 유전 구멍내의 상기 하위 비-절연영역 위에 형성된다. 여기엔 일반적으로 상기 게이트층 위의 리프트-오프층을 디포지트하는 것, 상기 리프트-오프층 위의 에미터 물질을 상기 게이트 구멍을 통해 상기 유전 구멍으로 디포지트 하는 것, 및 상기 리프트-오프층을 제거하여 상기 리프트-오프층을 덮고 있는 어느 초과 에미터 물질을 제거하는 것이 포함되어 있다. 상기 처음 언급했던 본 발명의 측면에 따라, 이제 전자-방출 소자가 상기 게이트 구멍을 통해 외부에 노출된다.
선택적으로, 에미터 물질은 상기 게이트 층위에 상기 게이트 구멍을 통해 리프트-오프층을 사용하지 않고 상기 유전 구멍으로 디포지트될 수 있다. 상기 게이트 층을 덮고 있는 초과 에미터 물질의 적어도 일부는 보통 전기 화학적 기술에 의해 제거되어 전자-방출 소자가 다시 외부에 노출된다. 이 대안은 제조 단계 수가 줄어들고 비-집중 스퍼터링과 같은 비-집중 기술에 의해 게이트 층을 디포지트 하여 일반적으로 집중 기술을 사용하는 것 보다 비용이 적게 들기 때문에 더 선호된다.
본 발명의 더 다른 측면에 따른 게이트된 전자 에미터의 제조에 있어서, 입자는 상기 절연층 위에 형성된 패턴-변동층 위에 분포된다. 이 입자에 해당하는 페디스틀(pedestal)이 상기 입자에 의해 가려지지 않은(즉, 수직으로 커버되지 않은) 패턴-변동 층의 부분을 제거함으로서 상기 패턴-변동층(pattern-transfer layer)으로부터 형성된다. 다음으로 상기 게이트 물질이 상기 페디스틀간의 공간 내의 어느 곳에서 상기 절연층 위에 제공되어 공간이 상기 입자에 의해 가려지지 않게 된다. 상기 절연층과 패턴-변동층 사이의 적절한 전기적으로 비-절연인 중간층을 제공함으로서, 게이트 물질은 전기 화학적으로 디포지트될 수 있다.
상기 페디스틀 및 입자를 포함하는 위에 놓여 있는 모든 물질은 제거된다. 남아 있는 게이트 물질은 게이트 구멍이 그렇게 제거된 페디스틀의 위치에서 확장되는 게이트 층을 형성한다. 그러면 이 구조는 앞서 설명한 방법으로 처리되어 상기 절연층 내의 유전 구멍을 형성하고 상기 유전 구멍내에 전자-방출 소자가 형성된다.
본원의 제조 절차를 사용하는 것에 상관없이, 본 발명에 따라 제조된 전자 에미터 내의 상기 전자-방출 소자에 의해 방출된 전자의 운동은 상기 절연층 위에 디포지트된 도체 물질에 의해 방해받지 않는다. 상기 전자는 상기 전자 에미터 위의 적절한 거리에 위치한 발광 영역과 같은 능동 소자로 상기 전자 에미터 밖으로 제거될 수 있다. 순수한 결과는 본 발명이 플랫-패널 CRT 장치, 특히 대화면 플랫-패널 CRT 디스플레이로 쉽게 적용될 수 있는 고품위의 전자 에미터를 제조하는데 경제적인 절차를 사용하게 된다는 것이다.
본 발명의 중요한 특징은 보통 서브-마이크로미터 구멍인 정밀한 미세 에칭이 어려운 금과 같은 금속을 포함하는 게이트 물질을 사용한다는 것이다. 특히, 게이트 물질이 상기 입자 위에 제공되는 경우에는, 상기 게이트 물질의 공급 행위에 이루어지는 동안 상기 입자 또는 페디스틀 위치에서 게이트 구멍이 형성된다. 상기 게이트 구멍을 형성하기 위해 에칭을 할 필요가 없다. 따라서, 게이트 물질은 금속 에칭이 어렵게 될 수 있다.
본 발명은 플랫-패널 타입의 음극선관("CRT") 등의 제조에 적합한, 보통 캐소드로 부르는 전자-방출 소자의 제조방법 및 그 구조에 관한 것이다.
도 1a-1h는 본 발명에 따른 게이트된 필드 에미터의 제조 단계 세트를 나타내는 구조의 단면도.
도 2a-2j는 상기 도1a-1h의 제조 과정의 실시예 내의 단계 세트를 보여주는 구조의 단면도.
도 3a-3h는 본 발명에 따른 게이트된 필드 에미터를 제조하는 단계의 더다른 세트를 나타내는 구조의 단면도.
도 4는 상기 설명된 게이트 구멍 주위의 중심인 도 3f 부분을 나타내는 구조의 확대된 단면도.
도 5a-5c는 도 1e의 중간 구조로부터 시작되는 본 발명에 따른 게이트된 필드 에미터의 제조를 마무리하는 일련의 단계를 나타내는 구조의 단면도.
도 6a-6i는 본 발명에 따른 게이트된 필드 에미터를 제조하는 단계의 더 다른 세트를 나타내는 구조의 단면도.
도 7a-7g는 본 발명에 따른 게이트된 필드 에미터의 제조가 시작되는 일련의 단계를 나타내는 구조의 단면도로서, 도 7a-7j의 과정은 예를들어 도 1e-1j의 일련의 과정에 따라 마무리될 수 있다.
도 8은 본 발명에 따라 제조된 도 2j와 같은 게이트된 필드 에미터가 완성된 플랫-패널 CRT 디스플레이 구조의 단면도이다.
도면에서, 동일한 또는 매우 유사한 부분을 표현하기 위해 적절한 실시예의 설명 및 도면에 비슷한 도면부호를 사용하였다.
적절한 실시예의 설명
본 발명은 구조의 표면상에 분포된 입자를 사용하여 게이트된 필드-방출 캐소드용 게이트 전극내의 구멍을 정의한다. 본 발명에 따라 제조된 각 필드 에미터는 플랫-패널 텔레비젼, 또는 개인용 컴퓨터, 랩톱 컴퓨터, 또는 워크스테이용 플랫-패널 비디오 모니터와 같은 플랫-패널 장치의 음극선관의 페이스플레이트(faceplate)의 형광영역에 적합하다.
본 발명은 게이트 구멍을 형성하기 위해 상기 입자를 여러 방법으로 사용하는데, 특히 모양이 원형인 입자를 사용한다. 필드 에미터에는 여러 전자-방출 소자가 있는데, 각 각은 게이트 구멍에 해당하는 하나를 통해 전자를 방출한다. 상기 입자가 게이트 구멍의 위치를 정의하므로, 입자는 또한 전자-방출 소자의 위치도 정의하게 된다.
이후의 설명에서, "전기적으로 절연"(또는 "유전")이라는 표현은 보통 1010ohm-cm 이상의 저항을 가진 물질을 언급하는 것이다. 따라서 "전기적으로 비-절연"이라는 표현은 1010ohm-cm 이하의 저항을 가진 물질을 언급하는 것이다. 전기적으로 비-절연 물질은 (a)저항성이 1 ohm-cm 이하인 전기적 전도성 물질 및 (b)저항성의 범위가 1 ohm-cm 에서 1010ohm-cm 인 전기적 저항 물질로 나뉜다. 이러한 카테고리는 1 volt/㎛ 이하의 전기장에서 결정된다.
전기적으로 전도성인 물질(또는 전기적 전도성)의 예는 금속, 금속-반도체 물질(금속 규소 등), 및 금속-반도체 공융 혼합물이 있다. 전기적으로 전도성인 물질에는 보통 또는 높은 레벨로 도핑된(n-타입 또는 p-타입) 반도체도 포함된다. 전기적으로 저항성 물질에는 진성 반도체 및 약하게 도핑된(n-타입 또는 p-타입) 반도체가 포함된다. 전기적으로 저항성인 물질의 더 다른 예로는 (a)서멧(금속 입자가 묻혀있는 세라믹)과 같은 금속-절연체 혼합물, (b)흑연, 아몰퍼스 카본, 및 수정된(예를들어, 도핑된 또는 레이저 가공된) 다이아몬드와 같은 카본 형태, 및 (c) 실리콘-카본-니트로겐 등의 어느 실리콘-카본 혼합물이 있다.
도면을 참고하면, 도 1a-1h(합해서 "도 1")는 원형 입자를 사용하여 게이트된 필드-방출 캐소드를 제조하여 본 발명에 따른 원뿔형 전자-방출 소자용 게이트 구멍을 정의하는 과정이 설명되어 있다. 도 1의 제조 절차에서, 시작점은 일반적으로 세라믹 또는 유리로 형성되는 전기적으로 절연인 기판(20)이다. 기판(20)은 필드 에미터용 지지체를 제공하게 되며 판 형태이다. 플랫-패널 CRT 디스플레이에서, 기판(20)은 상기 백플레이트(backplate)의 일부를 구성한다.
전기적으로 비-절연인 하위 에미터 영역(22)이 상기 기판(20)의 상위에 놓여 있다. 하위 비-절연 영역(22)은 여러 방법으로 구성되기도 한다. 비-절연 영역(22)의 일부는 보통 행 전극으로 언급되는 병렬 에미터-전극 라인의 그룹으로 패턴된다. 이러한 방식으로 비-절연 영역(22)을 구성하면, 마지막의 필드-방출 캐소드는 플랫-패널 CRT 디스플레이내의 발광 형광 소자를 여자(exciting)시키는데 특히 적합하다. 그럼에도 불구하고, 비-절연 영역(22)은 다른 패턴으로 배열될 수 있고, 또는 패턴되지 않을 수 도 있다.
크고 단색의 전기적으로 절연인 층(24)이 상기 구조의 최상위에 있게된다. 절연층(24)은 보통 산화 실리콘으로 구성된다. 선택적으로, 이 층(24)은 질화 실리콘으로 형성될 수 있다. 비록 도 1a에는 도시하지는 않았지만, 절연층(24)의 일부는 상기 하위 비-절연층(22)의 구조가 어떤가에 따라 기판(20)과 접촉하기도 한다. 절연층(24)의 일부는 나중에 에미터/게이트 상호전극 유전체가 된다.
절연층(24)의 두께는 충분히 커서 나중에 형성된 전극-방출 소자가 그 끝이 층(24)의 최상위 위로 약간 올라가는 원뿔 형태를 띄도록 해야 한다. 각 각의 전자-방출 소자의 높이는, 후에 서술하겠지만, 그 전자-방출 원뿔용 게이트 구멍을 정의하는데 사용되는 원형 입자의 지름에 의해 결정되는 그 바닥 지름에 따라 달라진다. 절연층(24)의 두께는 보통 상기 원형 입자 지름의 1-2배이다. 절연층 두께용 일반적인 범위는 0.1-3㎛ 이다.
단단한 원형 입자(26)는 불규칙하게, 또는 매우 랜덤하게 도 1b에 도시한 바와 같이 상기 절연층(24)의 상위에 분포하게 된다. 원형 입자(26)는 보통 폴리스티렌(polystyren)으로 구성된다. 입자(26)용 선택적 물질에는 유리(예를들어 산화 실리콘), 폴리스티렌과는 다른 폴리머(예를들어 라텍스), 및 알콜, 산, 아미드, 및 술폰산 족과 같은 기능족으로 코팅된 폴리머가 포함된다.
입자(26)를 폴리스티렌으로 구성하는 경우, 이들의 평균 지름은 0.1-3㎛ 범위, 적절하게는 0.3㎛ 가 된다. 평균 입자 지름내의 표준 편차는 보통 10% 이하, 특별하게는 2% 이하로 매우 작다. 절연층(24)에 있는 입자(46)의 평균 표면 밀도 106-1010입자/cm2범위이며, 적절하게는 107-109입자/cm2이다. 일반적인 값은 108입자/cm2이다.
원형 입자(26)는 절연층(24)에 매우 강하게 부착된다. 반데르발스 힘(Van der Waals force)이 상기 부착 메카니즘에 적어도 부분적으로 제공된다고 믿어진다. 원형 입자(26)의 일부 또는 전부는 대전되기도 하는데, 예를들어 원형입자(26)가 폴리스티렌으로 구성되는 경우는 음으로 대전된다. 초기 구조(20/22/24)상의 반대 극성의 전하가 부착 메카니즘에 있을 수 있다. 어느 경우에는, 일단 층(24)에 부착되면, 입자(26)는 쉽게 이동하지 않는다.
절연층(24)에 원형 입자(26)를 분포시키는데 여러가지 기술이 사용될 수 있다. 그 한가지 기술에서, 적당히 작은 폴리에틸렌 구체를 포함하는 탈-이온화된 물을 비커에 시약으로 사용되는 알코올과 먼저 혼합한다. 에탄올을 상기 알코올 대신 사용할 수 있다.
이소프로판올의 경우에, 그 합성 이소프로판올/물 용액은 주로 이소프로판올이며, 일반적으로 99% 이상 부피를 차지한다. 상기 폴리스티렌 구체가 상기 이소프로판올/물 용액내에 뜨게된다. 니트로겐이 상기 용액을 통해 성장하여 상기 용액 전체에 더욱 균일한 구 분포를 만든다. 선택적으로, 상기 용액은 초음파 진동으로 되어 상기 용액 전반적으로 상기 구체의 균일성이 향상될 수 있다.
초기 구조(20/22/24)가 일반적인 원형 웨이퍼의 형태로 제조되는 경우, 상기 웨이퍼는 회전 챔버내에 놓인다. 웨이퍼가 이 챔버내에 있는 동안, 상기 떠있는 폴리스틸렌 구체가 포함되어 있는 상기 이소프로판올/물 용액의 제어된 양이 상기 웨이퍼의 위에 디포지트 되어 상기 웨이퍼의 위쪽의 런오프가 아닌 윗면의 선택된 부분을 커버하도록 한다. 다음으로 상기 웨이퍼를 짧은 시간에 회전시켜 상기 용액의 대부분을 제거한다. 그 회전 속도는 200-2000rpm 이며, 적절하게는 750rpm 이다. 이 회전 시간은 5-120 초이며, 적절하게는 20초이다. 내부에서(즉, 회전 챔버) 회전이 이루어지는 것은 그 내부의 대기를 이소프로판올로 포화시켜 상기 구체의 더욱 균일한 분포를 제공하게 된다.
회전이 있는 동안, 남아있는 이소프로판올/물 용액 모두를 충분히 증발시켜, 폴리에틸렌 구체(26)가 남게 한다. 만일 상기 이소프로판올/물 용액이 일부 남아있게되면, 웨이퍼를 건조시켜 남아있는 이소프로판올/물을 없앤다. 예를들어, 이 건조 작업은 니트로겐을 분사하여 이루어질 수 있다. 이 건조 작업이 있건 없건 간에, 웨이퍼는 상기 회전 챔버에서 충분히 제거된다. 이 방법으로, 도 1b의 구조가 만들어진다.
전기적으로 비-절연 게이트 물질을 절연층(24) 및 원형 입자(26)상에 디포지트 한다. 상기 게이트 물질을 디포지트 하는 것은 보통 증착 또는 집중된 스퍼터링과 같은 기술을 사용하여 층(24)의 윗면에 충분히 수직인 방향에서 수행된다. 상기 게이트 물질은 입자(26)사이의 공간을 가지고 층(24)상에 누적되어 상대적으로 균일한 두께의 전기적으로 비-절연 게이트 층(28A)을 형성한다. 도 1c를 참고하라. 이 게이트 물질의 일부(28B)가 입자(26)의 위쪽(반구형태)상에 동시에 누적된다. 게이트층(28)으로 게이트 물질 부분(28B) 브리지가 생기는 것을 피하기 위해, 게이트 층(28A)의 두께를 보통 상기 구체(26)의 평균 반지름 이하로 한다. 이 게이트 물질은 보통 크롬, 니켈, 몰리브듐, 티타늄, 텅스텐, 또는 금과 같은 금속이다.
이제 상기 구조의 다른 부분은 크게 감소시키지 않는 기술에 따라 원형 입자(26)가 제거된다. 입자(26)를 제거하는 동안, 게이트 물질 부분(28B)이 동시에 제거되어 도 1d에 도시된 구조를 만든다. 게이트 구멍(30)이 상기 제거된 입자(26)의 위치에서 게이트층(28A)을 통해 확장된다. 이 방법에서, 입자(26)가 바로 상기 게이트 구멍(30)의 위치를 결정한다. 상기 게이트 물질을 에칭하는 것에 의해 수행되는 것이 아니라 입자(26) 위에 게이트 물질을 디포지트 하는 동안 게이트 구멍(30)이 형성되기 때문에, 게이트 물질로 사용될 물질은 정밀하게 작은 구멍, 즉 구멍 지름이 보통 1㎛ 이하인 구멍을 에칭하는 것이 어려워 나중에 전자-방출 원뿔이 노출되는 금을 포함하고 있다.
제거된 입자(26)가 원형이기 때문에, 게이트 구멍(30)은 대부분 둥글다. 디포지트 하여 게이트층(28A)을 형성하는 것이 절연층(24)의 윗면에 충분히 수직으로 수행되면, 각 게이트 구멍(50)의 지름은 해당하는 제거된 구체(26)의 지름과 거의 같게된다.
폴리에틸렌으로 구성되는 경우에는 원형 입자(26)를 제거하는데 보통 기계적 처리가 사용된다. 예를들면, 입자(26)는 초음파/극초음파 작업에 의해 제거될 수 있다. 구체(26)를 제거하는데 고압의 물을 분사하는 것이 대안으로 사용되기도 한다.
상기 구체를 제거하는데 초음파/극초음파 작업이 사용되는 경우, 대부분의 구체(26)가 상기 작업의 초음파 작업동안 제거된다. 상기 초음파 작업은 보통 Valtron SP2200 알카라인 세정제(2-부틸에탄올 및 비-이온 계면활성제)의 적은 볼륨 비율(예를들어 1%)의 탈-이온화 물의 조(bath)내에 웨이퍼를 놓음으로서 및 상기 조를 10분간 초음파 주파수를 가함으로서 수행된다. 초음파 조에서 상기 웨이퍼를 꺼낸 다음, 이 웨이퍼를 탈-이온화 물로 세정한다. 상기 극초음파 작업은, 나머지 구체(26)를 제거하기 위한 상기 초음파 작업 다음에 수행되는데, 보통 Valtron SP2200 알카라인 세정제의 적은 볼륨 비율(예를들어 0.5%)의 탈-이온화 물의 다른 조에 상기 웨이퍼를 놓고 15분간 극초음파 주파수를 그 조에 가함으로서 수행된다. 이어서 상기 웨이퍼 상기 극초음파 조에서 꺼내 탈-이온화 물로 세정하고, 회전 건조시킨다.
상기 초음파 및 극초음파 작업이 모두 진행되는 동안 입자(26)상의 전하를 크게 중화시키는 세정제를 Valtron SP2200 대신 사용할 수 있다. 상기 전하-중화 세정제에는 보통 이온 계면활성제가 포함되어 있다.
게이트층(28A)을 에칭 마스크로 사용하여, 게이트 구멍(30)을 통해 절연층(24)을 에칭하여 층(24)을 통해 하위 비-절연 영역(32) 아래쪽으로 해당 유전 구멍(또는 유전 열린 공간)(32)을 형성한다. 도 1e를 참조한다. "24A"가 절연층(24)의 나머지이다. 상호전극 유전 에칭은 보통 유전구멍(32)이 게이트층(28A)을 어느정도 잘라내는 방식으로 수행된다. 잘리는 양은 유전 열린 공간(32)의 측벽(또는 옆쪽 에지)상에 나중에 디포지트된 에미터 원뿔 물질이 누적되는 것을 피하고 게이트층(28A)으로 상기 전자-방출 소자를 짧게 하는데 충분하도록 선택된다. 상기 상호전극 유전 에칭은 다음과 같은 여러 방법으로 수행된다: (a)하나 또는 그 이상의 화학적 부식액을 사용한 등방성 습식 에칭, (b)자르는(완전히 등방성은 아님) 건식 에칭, 및 (c)자름 에칭, 습식 또는 건식 에칭 다음의 자르지 않음(완전한 등방성) 건식 에칭. 절연층(24)이 산화 실리콘으로 구성되는 경우, 상기 에칭은 적절히 두 단계로 수행된다. 완전한(즉, 충분히 방향성없는) 이방성 플라즈마 에칭은 카본 4원자플루오르로 수행되어 상기 초기 구멍을 넓히기 위한 버퍼된 히드로플루오르 산으로 수행하여 유전 구멍(32)을 형성하는 등방성 습식 에칭을 한 다음 절연층(24)을 통해 충분히 수직인 구멍을 만든다.
보통의 각, 상기 구조가 회전하는 동안 게이트층(28A)의 윗면에 대해 기울어진, 절연층(24A)의 윗면에 수직인 축에 대해 상기 리프트-오프 물질의 소스에 비해 일반적으로는 45°로 적절한 리프트-오프 물질을 증착식 디포지트를 하여 상기 구조의 최상위상에 리프트-오프 층(34)를 형성한다. 도 1f를 참고한다. 리프트-오프층(34)의 일부는 보통 게이트 구멍(30)에서 층(28A)의 에지를 커버한다. 리프트-오프 디포지트 각도는 유전 열린 공간(32)내의 하위 비-절연 영역(22)상에 어떠한 리프트-오프 물질도 충분히 누적되지 않는 적은 값으로 설정된다.
상기 리프트-오프 물질은 보통 알루미늄류의 금속이다. 선택적으로, 상기 리프트-오프 물질은 산화 알루미늄류의 유전체, 또는 플루오르화 마그네슘, 염화 마그네슘, 또는 염화나트륨류의 소금일 수 있다. 리프트-오프 물질은 금속/유전체 혼합물일 수도 있다. 상기 리프트-오프 물질의 혼합물은 이것이 게이트층(28A), 절연층(24A), 하위 비-절연 에미터 영역(22) 및 전자-방출 소자를 형성하는 물질에 대해 선택적으로 에칭될 수 있는 한 특히 중요한 것은 아니다.
전기적으로 비-절연 에미터 원뿔 물질은 절연층(24A)의 윗면에 일반적으로 수직인 방향에서 상기 구조의 최상위상에 증착식으로 디포지트된다. 상기 에미터 원뿔 물질은 리프트-오프층(34)상에 누적되고 게이트 구멍(30)을 통과하여 유전 열린 공간(32)내의 하위 비-절연 영역(22)상에 누적된다. 리프트-오프층(34)상의 상기 원뿔 물질의 누적으로 인해, 상기 원뿔 물질이 열린 공간(32)으로 들어가는 구멍은 점차 닫힌다. 이 구멍이 완전히 닫힐 때까지 디포지트는 계속된다. 그 결과, 상기 원뿔 물질은 유전 구멍(32)내에 누적되어 도 1g에 도시된 것과 같이 해당하는 원뿔형 전자-방출 소자(36A)를 형성한다. 상기 원뿔 물질의 연속층(36B)이 리프트-오프층(34)상에 동시에 형성된다. 상기 원뿔 물질은 보통 몰리브듐, 니켈, 크롬, 또는 니오븀 등의 금속, 또는 탄화 티타늄과 같은 내화 금속이다.
이제 리프트-오프층(34)을 적절한 부식액으로 제거한다. 층(34)을 제거하는 동안, 초과 원뿔 물질층(36B)이 동시에 리프트 오프된다. 도 1h는 그 결과인 전자 에미터를 보여주고 있다. 이제 전자-방출 원뿔(36A)이 게이트 구멍(30)을 통해 외부에 노출되어 있다. 상기 원뿔 물질 디포지트는 일반적으로 게이트층(28A)에 수직으로 수행되며, 각 각의 전극-방출 원뿔(36A)은 해당 게이트 구멍(30)상의 수직으로 중심에 있어서 제거된 원형 입자(26)에 해당하는 위치상에서도 수직으로 중심에 있게된다. 따라서, 상기 원뿔(36A)의 위치는 구체(26)(의 위치)에 의해 정의된다.
전자-방출 원뿔(36A)은 상기 입자(26)의 표면 분포가 랜덤하기 때문에 또는 크게 불규칙하기 때문에, 서로 랜덤하게 또는 매우 불규칙하게 위치한다. 그럼에도 불구하고, 단위 면적당 원뿔(36A)의 수는 전체 전자-방출 영역상에 있는 위치에서 크게 변동되지 않는다.
각 원뿔(36A)의 바닥 지름은 증착식으로 디포지트된 원뿔 물질의 원자의 경로가 나란한 빔 형태와 얼마나 다르냐에 따라 제거된 해당 구체(26)의 지름과 거의 같다. 따라서, 원뿔(36A)의 평균 바닥 지름은 입자(26)의 평균 지름을 조정함으로서 제어된다. 평균 입자 지름을 줄이는 것은 평균 원뿔 지름을 대략 동일한 정도로 줄어들게 하고, 그 반대의 경우도 그렇다. 이 방법에서, 입자(26)는 전자-방출 원뿔이 점유하고 있는 측면 영역을 결정한다. 구체(26)가 원뿔(36A)의 위치를 정의하기 때문에, 원뿔(36A)간의 평균 공간은 구체(26)의 평균 표면밀도 및 평균 지름을 조정함으로서 제어된다.
앞서 언급하였듯이, 입자(26)의 평균 지름내의 표준편차는 평균 입자 지름과 비교할 때 매우 작다. 그러므로, 전자-방출 원뿔(36A)의 평균 바닥 지름내의 표준편차는 평균 원뿔 바닥 지름과 비교하여 최초의 근사값으로, 매우 적은 값이다. 입자(26)가 구형이기 때문에, 상기 각 원뿔(36A)의 바닥은 대략 둥그렇다. 구체의 지름 및 상호전극 유전층(24)의 두께를 적절히 조절함으로서, 전자-방출 소자(36A)는 크기 및 모양이 크게 균일하게 될 수 있다.
전자-방출 소자(36)는 적절히 만들어져서 서로 작고 가깝게 될 수 있다. 이것은 평균 지름이 적절히 작은 구체(26)를 사용하고 상기 구체-수신 면에 구체(26)의 적절한 고밀도를 분포시킴으로서 수행된다. 원뿔(36A)의 크기 및 모양내의 미세한 진동이 있어서, 상기 전자 방출은 상대적으로 상기 전자-방출 영역에 균일하게 된다. 중요한 것은, 이같이 상당히 요구되는 특성은 입자(26)의 크기 및 표면밀도를 제어함으로서 얻어지고, 그럼으로서 전자 전류의 제어가 잘 될 수 있게한다.
하위 비-절연 에미터 영역(22)은 보통 전기적으로 전도성인 하위층 및 전기적으로 저항성인 상위층으로 구성되어 있다. 영역(32)내의 상기 두 층에서, 적어도 상기 하위 전도성 층은 다른 하나와 평행한 라인으로 패턴되어 에미터 행 전극을 형성한다.
게이트층(32A)은 하위 비-절연영역(22)의 에미터 행 전극에 수직인 게이트 라인의 그룹으로 패턴되기도 한다. 게이트층(28A)에 적절한 패터닝을 함으로서, 도 1h으 필드 에미터가 게이트층(28A) 부분과 접촉하고 상기 행 전극과 수직인 분리된 열 전극이 선택적으로 제공된다. 이 게이트 패터닝 및, 포함되는 경우에는, 분리 열-전극 형성은 보통 절연층(24)을 에칭하기 전에 행해져서 유전 구멍(32)을 만들기는 하지만 상기 처리내의 나중 단계에서 행해질 수도 있다.
도 2a-j(합해서 "도 2")는 도 1의 처리의 수행을 설명하고 있는데 이 특징은 앞서 필드 에미터를 설명했던 두 단락에 설명되었던 특징이다. 도 2의 처리과정내에의 기판(20)에서 시작하여, 최초 작업은 열 전극을 만드는 것이다. 전기적으로 전도성인, 크롬 또는 니켈과 같은 금속이 적절한 에미터-전극 물질의 블랭킷층을 기판(20) 상위에 0.1-0.4㎛, 적절하게는 0.2㎛ 두께로 디포지트한다. 이 디포지트는 보통 스퍼터링에 의해 이루어진다.
적절한 포토레지스트 마스크(도시하지 않음)를 사용하여, 상기 블랭킷 전동성층은 평행한 에미터-전극 라인의 그룹(22A)으로 패턴된다. 도 2a는 도면의 평면에 수평으로 수직방향으로 확장되는 전도성 에미터-전극 라인(22A)의 하나를 설명하고 있다. 블랭킷 전도성층의 원하는 부분을 질산과 같은 습식 부식액으로 상기 포토레지스트를 잘라 제거한다. 따라서, 전도성 에미터 라인(22A)의 에지는 매우 크게 기울어진다. 이 기울어진 각도, 즉 기판(20)의 상위와 각 라인(22A)의 에지 사이의 각은 보통 20°정도이다. 이러한 방법에서 에미터 라인(22A)을 기울이는 것은 이어지는 디포지트가 진행되는 동안 단계 범위를 향상시키는데 도움이 된다.
서밋 또는 실리콘-카본-니트로겐 혼합물이면 적합한, 전기적으로 저항성인 물질의 블랭킷층을 상기 구조의 상위상에 디포지트시킨다. 이 블랭킷 저항성층의 두께는 0.2-0.7㎛ 이고, 0.3㎛가 적절하다. 이 디포지트 단계는 일반적으로 스퍼터링에 의해 수행되는 것과 비슷하다.
다른 적절한 포토레지스트 마스크(도시하지 않음)를 사용하여, 상기 블랭킷 저항성층을 각 각 전도성 라인(22A) 위를 지나는 평행 라인의 그룹(22B)으로 패턴시킨다. 도 2a는 저항성 라인(22A)의 하나를 보여주고 있다. 상기 블랭킷 저항성층의 원치않는 부분을 포토레지스트를 깎아 전도성 라인(22A)을 형성하는데 사용한 상기 부식액과 같은 플라즈마 부식액으로 제거한다. 따라서 저항성 라인(22B)의 에지는 비슷하게 크게 기울어지는데, 보통 20°정도이며, 이어지는 디포지트 단계 범위를 향상시킨다. 각 전도성 에미터 라인(22A) 및 위를 지나가는 저항성 라인(22B)은 행 전극을 형성한다.
산화 실리콘으로 구성된 절연층(24)을 상기 구조의 상위에 0.2-1.0㎛ 두께로 형성하는데, 0.35㎛가 적절하다. 절연층(24)을 형성하는 것은 플라즈마-향상된 화학식 증기 디포지션("CVD")에 의해 얻어진다. 더 다른 포토레지스트(도시하지 않음)를 사용하여, 도 2a의 도면 밖의 절연층(24)의 일부분은 상기 행 전극과 전기적으로 접촉하기 위해 상기 구조의 주변장치내에서 제거된다.
원형 입자(26)를 앞서 설명한 방식으로 상기 구조의 최상위에 분포시켜 도 2b의 구조를 만든다. 일반적으로 크롬인 게이트 물질을 앞서 설명한 방식과 같이 상기 구조의 최상위에 두께 0.02-0.08㎛ 두께, 적절하게는 0.04㎛ 두께로 디포지트한다. 이로서 도 2c의 구조가 이루어진다. 구체(26)를 앞서 설명한 방식으로 제거하여 도 2d의 구조를 만든다. 이제 게이트 구멍(30)이 게이트층(28A)을 통해 확장된다.
적절한 포토레지스터 마스크(도시하지 않음)를 사용하여, 게이트층(28A)을 바깥 에지가 열 전극용이 되는 위치 아래에 있는 부분으로 패턴시킨다. 도 2e를 참고하면 "28C"는 게이트층(28A)의 나머지 부분을 나타낸다. 게이트층 패너팅은 보통 완전한 이방성 플라즈마 부식액으로 수행된다. 선택적으로, 습식 화학적 에칭 또는 부분적인 이방성 플라즈마 에칭은 상기 게이트층 패터닝을 위해 사용될 수 있다.
이제 상기 행 전극을 형성한다. 전기적으로 비-절연인 행-전극 물질, 적절하게는 금속인 물질의 블랭킷층을 상기 행-전극 물질이 니켈로 구성되는 경우에 0.1-0.5㎛의 두께로 상기 구조의 최상위상에 디포지트한다. 크롬과 같은 다른 금속을 상기 행-전극 물질용으로 사용할 수 있는데, 상기 게이트 물질에 대해 선택적으로 에칭가능한(그래서 다른) 상기 행-전극 물질, 또는 게이트층(28C)의 큰 손상을 피하기 위한 방식으로 수행되는 행-전극 패터닝(후술함)을 제공한다. 상기 행-전극 물질을 디포지트 하는 것은 보통 스퍼터링에 의해 수행된다.
적절한 포토레지스터 마스크(도시하지 않음)를 사용하여, 상기 블랭킷 행-전극층을 게이트층 부분(28C)을 대략 덮는 그리고 전도성 에미터 라인(22A)에 수직으로 확장하는 병렬 행 전극의 그룹(40)으로 패턴시킨다. 적절한 패터닝 작업이 진행되는 동안, 전극(40)이 에미터 라인(22A)을 지나는 위치 위쪽의 열 전극(40)을 통해 개구(42)가 열린다. 도 2f는 열 전극(40)이 상기 도면의 면에 수평으로 나란하게 확장되는 열 전극(40)이 있는 결과 구조를 보여주고 있다. 이 패턴은 질산과 같은 부식액으로 수행되어 상기 포토레지스트를 깎아낸다. 그리고, 열 전극(40)의 에지가 크게 기울어지는데, 보통 20°정도이고, 이는 이어지는 디포지트 단계 범위를 향상시킨다.
전자-에미터 공정의 나머지는 도 1e-1h의 게이트층(28A)를 게이트 전극부분(28C)로 대체하여 도 1e-1h의 필드 에미터를 위해 설명한 방식과 같이 안내된다. 유전 구멍(32)이 절연층(24)을 통해 생성되어 도 2g의 구조를 만든다. 리프트-오프층(34)이 도 2h에 설명된 방식으로 상기 구조의 최상위상에 형성된다.
상기 원뿔모양의 전자-방출 소자(36A) 및 연속되는 초과 게이트 물질층(36B)을 생성하기 위해 상기 게이트 물질을 디포지트함으로서 만들어진 구조가 도 2i에 설명되어 있다. 도 2j는 리프프-오프층(34)의 제거 후 및 동시에 이루어진 초과 에미터 물질층(36B)의 제거 후 그 결과인 필드 에미터를 보여주고 있다. 이 최종 필드 에미터에서, 저항성 층(22B)은 전자-방출 원뿔(36A) 및 하위 에미터 행 라인(22A) 사이에 최소 106ohm의 저항을 제공하는데, 적절하게는 108ohm또는 그 이상이다.
상기 열 전극은 게이트층이 부분적으로 상기 열 전극 위에 놓이게 되는 앞서 설명한 것보다 더 이른 단계에서 선택적으로 형성될 수 있다. 특히, 상기 열 전극은 구체(26)를 상기 구조의 최상위상에 분포시키기 전에 절연층(24)상에 생성될 수 있다. 평행 라인을 형성하는 것에 더하여, 상기 열 전극이 이 대안에서의 전극-방출 소자용 위치의 위쪽 개구에 제공된다. 상기 구체 디포지트, 게이트 물질 디포지트, 구체 제거, 및 게이트 물질 패터닝 단계가 그 이후 도 2의 처리과정에 따른 앞서의 설명으로 수행된다.
앞서의 대안에서, 상기 열 전극은 동일한 물질로 구성되기도 하는데, 예를들면 크롬을 상기 게이트층으로 구성하거나, 또는 상기 게이트층을 패턴하기 위해 사용된 부식액에 의해 부식된 물질로 구성된다. 따라서, 상기 열 전극을 에칭하는 것은 게이트 패터닝이 진행되는 동안 일어나게 된다. 그러나, 상기 열 전극은 보통 게이트층보다 상당히 더 두껍다. 에칭상에 상기 게이트 패터닝의 확장을 제한함으로서, 상기 열 전극 및 게이트층이 공통적으로 에칭가능한 물질로 구성되는 경우 게이트 패터닝이 진행되는 동안 크게 손상되지 않는다.
리프트-오프층(34)의 디포지트가 있는 동안, 상기 리프트-오프층의 부분이 도 1f의 게이트층(28A) 및 도 2h의 게이트 부분(28C)의 에지를 따라 누적된다. 이것은 에미터 원뿔 물질이 유전 구멍 공간(32)으로 들어갈 수 있어 원뿔(36A)을 형성하게되는 구멍의 지름을 줄인다. 따라서 원뿔(36)의 바닥 지름 및 높이도 약간 감소한다.
도 3a-3g(합해서 "도 3")는 원형 입자를 앞서의 문제들을 충분히 극복하는 기울임 방식으로 게이트 구멍을 정의하는데 사용하는 게이트된 필드-방출 디바이스를 제조하는 과정을 설명하고 있다. 도 3의 처리에서 초과 에미터 원뿔 물질을 제거하는데 사용되는 나중의 리프트-오프층을 형성하는 리프트-오프 물질을 디포지트 하는동안, 상기 리프트-오프 물질은 상기 원뿔 물질이 원뿔 모양의 전자-방출 소자를 형성하기 위해 후에 디포지트되는 구멍의 지름을 크게 줄이지 않는 방식으로 상기 게이트층의 에지를 따라 누적된다. 도 1(또는 도 2)의 절차에 따라 생성된 거솨 같은 크기의 게이트 구멍을 위해, 도 3의 처리에 따라 생성된 상기 전자-방출 원뿔은 어느정도는 더 넓고 더 높다. 또한, 도 3의 과정은 리프트-오프층을 더 두껍게 만들어 리프트-오프 작업을 수월하게 한다.
도 3의 처리과정에서, 초기 구조는 기판(20), 하위 비-절연 에미터 영역(32) 및 도 1의 과정과 충분히 같은 방식으로 형성된 절연층(24)으로 구성되어 있다. 도 3a는 도 1a에 반복되는 것으로서, 도 3의 과정내의 초기 구조(20/22/24)를 설명하고 있다. 원형 입자(26)를 앞서 설명한 방식으로 절연층(24)의 최상위상에 분포시킨다. 도 3b를 참고하면, 그러한 구체(26)의 하나를 보여주고 있는데, 도 1b와는 다르다. 구체(26)는 보통 폴리에스티렌으로 구성된다.
전기적으로 비-절연인 게이트물질, 보통 크롬 또는 니켈과 같은 금속인 물질을 상기 구체(26)간의 공간내의 절연층(24)상에 누적되는 것에 더하여, 게이트 물질이 구체(26)의 아래쪽 반을 덮는 층(24)의 부분상에 누적되는 방식으로 상기 구조의 최상위상에 디포지트 한다. 도 3c는 게이트 물질을 절연층(24)상에 누적시켜 층(24)과 입자(26)의 아래 반 사이의 공간으로 확장되는 게이트층(48A)를 형성한다.
이 게이트 물질을 디포지트 하는 것은 비-집중 스퍼터링(즉, 스퍼터되는 물질의 충돌 원자의 자연적 입사각도로 충분히 확산되는 스퍼터링) 또는 플라즈마-향상된 CVD 등의 균일한 비-집중 기술에 의해 수행된다. 비-집중 스퍼터링 동안, 압력은 보통 10-100 militorr 이다.
선택적으로, 상기 비-집중 게이트 물질 디포지트는 각도있는 회전 스퍼터링 또는 각도있는 회전 증착과 같은 각도있는 회전 기술에 의해 수행될 수 있다. 각도있는 회전 디포지트에서, 게이트 물질은 상기 게이트 물질의 소스에 관련된, 상기 층(24)의 윗면에 수직인 축에 대해 상기 구조(20/22/24)를 회전시키는 동안 층(24)의 윗면에 대해 90°보다 휠씬 작은 각도에서 절연층(24)상에 디포지트 된다. 비록 충돌하는 게이트 물질의 원자가 각도있는 회전 디포지트 동안 집중된 빔을 연속으로 형성하기도 하지만, 상기 게이트 물질 소스에 대한 상기 구조(20/22/24)의 각도있는 회전은 전체 디포지트를 비-집중이 되게한다.
게이트 물질을 디포지트 하는 것이 입자(26)의 아래의 공간으로 균일한 비-집중 방식으로 수행되는 경우에는, 게이트층(48A)이 구체(26)에 의해 수직으로 덮이는 그 영역으로 확장(또는 침식)되는 방사상 거리는 평균 구체 지름의 1/3로 점차 같아질 수 있다. 예를들어, 각 구체(26)의 중심을 통해 어느 수직 면을 따라서, 상기 가려진 영역의 반대 에지 각 각에서 0.1㎛ 침식이 0.3㎛의 구체 지름에서 얻어질 수 있다.
게이트 물질을 디포지트 하는 동안, 상기 게이트 물질의 부분(48B)은 동시에 구체(26)의 위쪽 반에 누적된다. 이 게이트 물질을 디포지트 하는 것은 비-집중이기 때문에, 게이트 물질 부분(48B)은 보통 구체(26)의 아래쪽 반 까지 약간 확장된다. 게이트 물질 부분(48B)가 게이트층(48A)와 브리지 되는 것을 피하기 위해, 상기 게이트 물질의 두께는 보통 평균 구체 반지름보다 작게, 적절하게는 구체의 평균 반지름의 60%가 되게한다.
원형 입자(26)를 보통 앞서 설명한 방식으로 제거하고 게이트 물질 부분(48B)도 제거한다. 도 3d를 참고한다. 게이트 물질이 디포지트되는 방식으로 인해, 기울어진 게이트 구멍(50)이 제거된 구체(26)의 위치에서 게이트층(48A)로 확장되어 있다.
기울어진 게이트 구멍(50) 각 각의 지름은 보통 게이트층(48A)의 상위에서 절연층(24)의 윗면 아래까지 점차 줄어들게 된다. 따라서, 각 게이트 구멍(50)의 지름은 층(24)의 상위에서 최소값을 또는 상위와 근접한 값에 도달하게 된다. 또한, 각 게이트층(48A)의 기울어진 에지는 구멍(50)을 따라 오목한 모양(수직 단면이 오목한)을 띄게된다. 각 게이트 구멍(50)의 지름이 수직 거리로 감소되는 비율은 구멍(50)을 통해 아래쪽으로 점차 증가한다.
게이트층(48A)을 마스크로 사용하여, 게이트 구멍(50)을 통해 절연층(24)을 에칭하여 절연층(24)을 통하여 하위 비-절연 영역(22)까지 아래쪽으로 해당 유전 구멍(또는 유전 구멍 공간)을 생성한다. 도 3e를 참고하면, "28B"가 절연층(24)의 나머지 부분이다. 도 1의 처리과정과 같이, 상호전극 유전 에칭은 유전 구멍(52)이 게이트층(48A)을 잘라내는 방식으로 수행된다.
리프트-오프 물질의 소스에 대해, 절연층(24B)의 윗면에 충분히 수직인 축에 대해서 구조를 회전시키는 동안 게이트층(48A)의 윗면에 대해 선택된 각도에서 리프트-오프 물질을 증착식 디포지트함으로서 상기 구조의 최상위상에 리프트-오프층(54)을 형성한다. 도 3f를 참조한다. 상기 (회전하는)리프트-오프 디포지트 각도는 20°∼50°이고, 적절하게는 45°이다. 상기 리프트-오프 물질은 보통 알루미늄이나 산화 알루미늄으로 구성되어 있다.
상기 리프트-오프 물질의 일부는 게이트 구멍(50)을 따라 게이트층(48A)의 기울어진 에지상에 누적된다. 상기 리프트-오프 디포지트 각도는 충분히 작아서 리프트-오프 물질의 어느 것도 전자-방출 소자가 위치하게 되는 곳에서 유전 구멍 공간(52)내의 하위-절연 에미터 영역상에 누적되지 않는다. 리프트-오프 물질의 일부는 상기 디포지트 각도 값에 따라 유전 구멍(50)의 측벽상에 누적되기도 하는데, 이 물질은 통상적으로 리프트-오프 층(54)을 (나중에)제거하는 동안 제거된다.
도 4는 리프트-오프 디포지트 각도가 약 45°로 누적되는 게이트 구멍(50) 주위의 중심부인 도 3f의 부분의 확대도이다. 도 4에 나타나 있듯이, 리프트-오프 물질은 그 윗면을 따르는 것 보다 게이트층(48A)의 기울어진 에지를 따라 더 두껍다. 리프트-오프층(54)의 두께를 게이트층(48A)의 최상위를 따라 t로 설정하면, 리프트-오프층(54)의 두께는 게이트 구멍(50)의 기울어진 에지를 따라 약 1.4t와 같아지는 최대값에 도달하게 된다.
중요한 것은, 상기 리프트-오프 물질이 층(48A)의 에지를 크게 넘어서 확장되지 않는 방법으로 게이트층(48A)의 기울어진 에지상에 누적되는 것이다. 즉, 리프트-오프층(54)을 통하는 각 구멍의 지름이 대략 해당하는 게이트 구멍(50)의 최소 지름과 같게되는 것이다. 비록 도 4의 시뮬레이션이 특히 45°의 리프트-오프 물질 디포지트 각도에 적용되는 것이긴 하지만, 에미터 물질을 디포지트 하여 상기 리프트-오프 디포지트 각도가 다른 곳에서는 20°∼50°범위에 있는 경우 상기 구멍의 지름은 에미터 원뿔이 크게 줄어들지 않도록 형성되는 것이다.
전기적으로 비-절연인 에미터 원뿔 물질, 보통 몰리브듐, 니켈, 크롬, 또는 니오븀과 같은 금속, 또는 탄화 티타늄과 같음 탄화 내화성 금속을 앞서 설명한 방식으로 상기 구조의 최상위상에 증착식으로 디포지트 한다. 에미터 원뿔 물질이 유전 구멍 공간(52)으로 들어가는 구멍은 이 디포지트 절차에 따라 닫히게 된다. 그러면 원뿔모양의 전자-방출 소자(56A)가 도 3f에 도시된 것처럼 구멍 공간(52)내에 각 각 형성된다. 상기 구멍은 상기 원뿔 물질이 도 3의 과정의 공간(52)으로 들어갈 수 있어서 도 1의 처리의 해당 구멍보다 더 크기 때문에, 전자-방출 원뿔(56A)은 동일한 최소 게이트-구멍 지름의 원뿔(36A)보다 더 넓고 더 높다. 상기 원뿔 물질의 연속층(56B)은 상기 에미터 물질 디포지트가 진행되는 동안 리프트-오프층(54)상에 누적된다.
리프트-오프층(54)을 적절한 부식액으로 제거하여 리프트 오프가 원뿔 물질층(56B)를 초과하게 된다. 이 결과 필드 에미터가 도 3g에 나타나 있다. 원뿔(56A)이 게이트 구멍(30)을 통해 외부로 노출되어 있다. 상기 에미터 물질 디포지트가 게이트층(48A)의 윗면에 크게 수직으로 수행되기 때문에, 각 전자-방출 원뿔(56A)은 해당하는 게이트 구멍(50)상에 세로로 중심부에 있게된다. 반대로, 각 게이트 구멍(50)은 제거된 해당 구체(26)의 위치상의 중심에 있게된다. 따라서, 도 1의 과정과 유사하게, 구체(26)가 원뿔(56A)의 위치를 정의하게 된다.
비슷하게, 게이트 구멍(50)은 게이트층(48A)의 바닥을 따라 점차 둥그렇게 된다. 따라서, 원뿔(56A)의 바닥은 점차 원형이 된다. 구체(26)가 큰 원형이고 지름이 매우 작기 때문에, 원뿔(56A)은 거의 모두 동일한 크기가 된다. 제조 과정의 변수들을 적절히 제어함으로서, 원뿔(56A)로부터의 전자 방출은 전자-방출 영역을 통해 비교적 균일하게 된다. 원뿔(56A)간의 평균 공간은 구체(26)의 표면 밀도 및 평균 지름을 조정함으로서 제어되어 전자 방출량이 제어된다.
도 1의 절차에 따라 제조된 필드 에미터와 같이, 도 3의 절차에 따라 제조된 필드 에미터 내의 하위 비-절연 에미터 영역(22)은 보통 전기적으로 전도성인 하위 층 및 전기적으로 저항성인 상위층으로 구성되어 있다. 비슷하게, 적어도 상기 하위 전도성 층은 서로 평행한 라인으로 패턴되어 에미터 열 전극을 형성한다.
도 3의 절차에 따라 제조된 필드 에미터에는 게이트층(48A)의 부분과 접촉하고 상기 열 전극에 직각으로 확장되는 행 전극도 제공된다. 이러한 특성을 얻기 위해, 도 3의 절차는 도 1의 절차를 수행하는 도 2의 절차와 비교적 동일한 방법으로 수행될 수 있다. 상기 행 전극이 상기 게이트층보다 앞서 형성되는 상기 설명된 절차는 도 1의 절차를 수행하는데 사용될 수 도 있다.
도 5a-5c(합해서 "도 5")는 게이트층(28A)상에 누적되는 초과 에미터 물질이 리프트-오프층보다 더 전기화학적으로 제거되는 도 1의 절차의 변동을 설명하고 있다. 도 5의 변화는 도 1e가 도 5a에서 반복되고 있다.
전기적으로 지-절연 에미터 원뿔 물질이 절연층(24A)의 윗면에 거의 직각 방향으로 도 5a의 구조의 최상위상에 증착식으로 디포지트 된다. 상기 에미터 원뿔 물질은 게이트층(28A)상에 누적되고 게이트 구멍(30)을 통과하여 유전 구멍(32)내의 하위 비-절연 에미터 영역(22)상에 해당 전자-방출 소자(58A)를 형성한다. 상기 에미터 물질이 유전 구멍(32)로 들어가는 상기 구멍은 점차 닫힌다. 이 구멍이 완전히 닫힐 때 까지 상기 디포지트를 행함으로서, 전자-방출 소자(58A)는 점차 원뿔 형태가 된다. 도 5b를 참고한다. 상기 에미터 원뿔 물질의 연속 층(58A)가 게이트층(28A)상에 동시에 형성된다.
상기 원뿔 물질로 사용되는 물질은 몰리브듐, 니켈, 크롬, 니오븀, 및 탄화 티타늄이 포함되는데, 즉 도 1의 절차의 에미터 원뿔 물질로 앞서 설명한 물질들이다. 그러나, 초과 에티머 원뿔 물질이 도 5의 계속되는 절차에서 전기화학적으로 제거될 것이기 때문에, 이 처리에서의 원뿔 물질은 상기 게이트 물질과는 다르다.
초과 에미터층(58B)을 전기화학적으로 제거하는데는, 스핀트 등이 1997년 5월 3일 출원한, 본 명세서와 통합되는 내용인, 국제 특허출원 PCT/US97/02973 에 개시된 기술에 따르는 것이 적절하다. 도 5c는 도 1g의 필드 에미터와 거의 동일한 필드-에미터 구조 결과를 나타내고 있다. 이제 전자-방출 원뿔(58A)이 게이트 구멍(30)을 통해 외부로 노출된다. 도 1의 절차의 원뿔과 같이, 원뿔(58A)의 위치는 구체(26)에 의해 정의된다.
비슷하게, 도 3의 절차에서의 게이트층(48A) 위에 누적되는 초과 에미터 물질은 리프트 오프되는 대신 전기화학적으로 제거될 수 있다. 이 변화는 앞서 도 1e의 구조상에서 수행된 변화와 동일한 방식으로 도 3e의 구조상에서 수행된다. 즉, 전기적으로 비-절연인 에미터 물질이 게이트층(48A)상에서 기울어진 게이트 구멍(30)을 통해 유전 구멍(52)으로 디포지트 되어 유전 구멍(52)의 바깥의 게이트층(48A) 위에 놓여있는 상기 초과 에미터 물질이 전기화학적으로 제거된 다음 원뿔 모양의 전자-방출 소자를 형성한다.
상기 게이트층은 본 발명에 따라 제조된 전자 에미터내의 둘 또는 그 이상의 서브층으로 형성되기도 한다. 다양한 기능을 하는 하나 또는 그 이상의 중간층이 상기 상호전극 유전층과 게이트층 사이에 놓이기도 한다. 예를들어, 그러한 중간층은 부착 기능을 수행할 수 있는데, 즉 상기 중간층은 게이트층 자체가 상기 중간 유전 물질에 잘 붙지 않는 경우 절연층(24)과 게이트층 모두에 잘 부착되게 하는 기능을 한다. 상기 중간층은 선택적으로 또는 부가적으로 입자(26)를 받아들이는 표면상에 원형 입자(26)의 분포를 향상시키는 역할을 할 수 있다. 상기 중간층은 전기적으로 비-절연인 물질로 구성되고, 상기 중간층은 보통 상기 게이트 전극의 일부를 형성한다.
도 6a-6i(합해서 "도 6")은 앞서의 단락에서 설명된 특징을 본 발명의 기술에 따른 게이트된 필드-방출 캐소드의 제조에 사용한 도 1의 절차의 변화를 나타내고 있다. 후술하는 바와 같이, 도 6 절차에서의 입자(26)를 디포지트 하는 것은 전기영동(electrophoretic) 또는 비전기영동(dielectrophoretic) 기술에 따라 적용된 전기장의 영향 하에서 수행된다. 도 6의 절차는 도 1a의 구조(20/22/24)로 시작되는데, 이것은 도 6a에 반복된다.
중간층(62)을 도 6b에 도시된 바와 같이 비교적 균일한 두께로 절연층(24)사에 디포지트 한다. 중간층(62)은 보통 층(24)에 잘 부착되는 물질 및 층(62)상에 충분히 디포지트된 게이트 물질과도 잘 부착되는 물질로 구성되어 있다.
절연층(24)에는 가끔, 상기 중간층(62)이 없는 경우에는, 입자(26)가 층(24)에 걸쳐 전기영동적 또는 비전기영동적으로 디포지트되어 서로 클램프되게 하는 표면 결점이 있기도 하다. 층(24)에 그러한 결점이 없는 경우라 하더라도, 층(24)은. 다시 중간층(62)이 없는 경우에는, 입자(26)가 층(24)에 걸쳐 전기영동적 또는 비전기영동적으로 디포지트 되는 동안 서로 클램프 되도록 하는 물질로 구성되기도 한다.
중간층(62)은 입자(26)들이 층(62)상에 전기영동적 또는 비전기영동적으로 디포지트되어 서로 클램프되는 것을 충분히 막아주는 물질로 구성된다. 중간층(62)이 절연층(24) 위에 놓이기 때문에, 이 층(62)을 사용하는 것은 상기 전기영동적 또는 비전기영동적인 입자 디포지트동안의 클램핑 문제를 충분히 해걸할 수 있다. 입자의 클램핑을 막음으로서, 입자의 표면 밀도는 늘어날 수 있다.
중간층(62)은 원하는 부착 및 클램핑-금지 특성 여부에 따라 전기적으로 비-절연층 또는 전기적으로 절연층으로 구성된다. 층(62)은 보통 금속으로 구성되는데, 두께가 5-10mm, 적절하게는 7.5mm인 크롬으로 구성되는 것이 적절하다.
본 발명의 목적하에서의 실험을 통해 알려진 바와 같이, 약하게 디포지트된 크롬 표면상의 전기영동적으로 작게 디포지트된 폴리스티렌 구체의 클램핑은 산화 실리콘 표면상의 그러한 입자의 클램핑, 특히 상기 산화 실리콘 표면에 추가의 처리가 있게되는 경우의 클램핑보다 상당히 줄어든다. 크롬을 사용하여 중간층(62)을 형성함으로서 절연층(24)이 산화 실리콘으로 구성되는 경우의 전기영동적인 디포지트 동안 클램핑은 크게 줄어든다.
크롬도 산화 실리콘과 잘 붙는다. 층(62)이 금속으로 구성되기 때문에, 층(62)의 일부는 후에 게이트 전극의 일부를 형성한다.
원형 입자(26)은 중간층(62)의 최상위에 걸쳐 전기영동적 또는 비전기영동적으로 디포지트된다. 도 6c를 참고한다. 이 전기영동적 또는 비전기영동적인 디포지트는 앞서 언급되고 본 명세서에 참고로 언급된 헤븐(Haven) 등이 출원한 대리인 번호 M-3786 PCT인 국제 특허출원 에 설명된 방식으로 수행된다. 특히, 전기영동적인 디포지트는 입자(26)를 디포지트 하는데 사용되어 상기 입자의 표면 밀도를 증가시켜 5x108입자/cm2인 값으로 증가시킨다.
헤븐 등에 의해 대리인 번호 M-3786 PCT, 국제 특허 출원 에 더 설명된 바와 같이, 상기 전기영동적 디포지트는 구체(26)를 띄우는 액체를 포함하는 셀 내에서 수행된다. 상기 액체내에 놓여있는 상위 전극은 상기 전기영동적인 디포지트가 진행되는 동안 캐소드 역할을 한다. 중간층(62)은 애노드로 사용된다. 상기 애노드와 캐소드 사이에는 1-100 볼트 범위의 전압, 적절하게는 15볼트 전압이 인가되어 구체(26)가 층(62)상에 디포지트 되게하는 인가된 전기장을 생성한다.
상기 전기영동적인 구체의 디포지트를 한 다음, 전기적으로 비-절연인 게이트 물질이 보통 절연층(24)의 윗면에 직각이 되는 방향으로 상기 구조의 최상위상에 두 단계로 디포지트 된다. 상기 두 디포지트 단계는 보통 집중 증착법에 의해 수행된다. 첫번째 디포지트 단계에서의 게이트 물질은 두번째 디포지트 단계에서의 게이트 물질과는 다르다.
상기 첫번째 단계의 게이트 물질은 입자(26)사이의 공간내의 중간층(62)상에 누적되어 도 6d에 도시한 바와 같이 비교적 균일한 두께의 게이트 서브층(64A)를 형성한다. 상기 첫번째 단계의 물질 일부(64B)가 구체(26)의 위쪽 반에 동시에 누적된다. 상기 두번째 단계의 게이트 물질은 입자(26) 사이의 공간내의 게이트층(64A)상에 누적되어 비교적 균일한 두께의 다른 게이트 서브층(66A)를 형성한다. 상기 두번째 단계의 물질의 일부(66B)는 상기 게이트 서브층(66A)의 형성동안 상기 첫번째 단계 부분(64B)상에 누적된다.
상기 첫번째 단계의 게이트 물질은 크롬, 몰리브듐, 티타늄, 또는 텅스텐일 수 있다. 중간층(62)이 크롬으로 구성되는 경우에는, 상기 첫번째 단계의 게이트 물질은 보통 2.5-7.5nm, 적절하게는 5nm의 두께로 디포지트된 크롬으로 구성된다. 상기 게이트 서브층(64A)의 크롬은 게이트 서브층(66A)의 부착정도를 향상시킨다. 상기 두번째 단계의 게이트 물질은 보통 20-50nm, 적절하게는 30nm의 두께로 디포지트된 금으로 구성된다.
구체(26)는 제거되어 게이트 물질 부분(64B,66B)을 제거한다. 도 6e는 그 결과 구조를 보여주고 있다. 게이트 서브층(64A,66A)은 중간층(62)까지 아래로 확장되는 큰 원형 게이트 구멍(68)을 통해 혼합 게이트층(64A/66A)을 형성한다. 상기 두번째 게이트 물질을 에칭할 필요없이 구체(26)상에서 상기 첫번째 및 두번째 단게의 게이트 물질의 디포지트가 이루어지는 동안 게이트 구멍(68)이 생성되기 때문에, 상기 두번째 단계의 게이트 물질로는 에칭이 어려운 금이 적절하다.
구체(26)(게이트 물질 부분(64B,66B)을 포함하는)를 제거하는 것은 도 1의 절차에서 사용된 기술에 따라 수행될 수 있다. 선택적으로, 구체(26)는 실린과 같은 솔벤트내에서 녹임으로서 화학적으로 제거될 수 있다.
에칭 마스크로서 혼합 게이트층(64A/66A)을 사용하여, 중간층(62)을 게이트 구멍(68)을 통해 균일하게 에칭하여 절연층(24)까지 아래로 큰 원형 중간 구멍(70)을 형성한다. 도 6f가 이 결과 구조를 설명하고 있는데, 여기서 "62A"는 중간층(62)의 나머지이다. 남아있는 중간층(62A)은 상기 게이트 전극의 하위 부분을 형성한다.
일반적으로 염소 플라즈마로 수행되는, 상기 중간-층 에칭은 완전한 이방성(충분히 방향이 없는) 방식 또는 부분적으로 등방성 방식으로 이루어질 수 있다. 도 6f는 상기 중간층 에칭이 부분적으로 등방성이어서 중간 구멍(70)이 약간 게이트 서브층(64A)을 잘라내게 되는 예를 설명하고 있다. 중간 구멍(70) 각 각은 해당 게이트 구멍(68)에 세로방향이 정열되어 혼합 게이트 구멍(68/70)을 형성한다.
혼합 게이트층(62A/64A/66A)을 에칭 마스크로 사용하여, 혼합 게이트 구멍(68/70)을 통해 절연층(24)을 에칭하여 유전 구멍 공간(72)(또는 유전 구멍)을 하위 비-절연 에미터 영역(22)까지 아래쪽으로 형성한다. 도 6g를 참고하면, "24C"가 절연층(24)의 나머지를 나타낸다. 상기 상호전극 유전 에칭은 보통 앞서 도 1의 절차에서 설명한 방식으로 수행되어 유전 구멍 공간(72)이 혼합 게이트층(62A/64A/66A)를 약간 자르게 된다.
보통 도 1의 절차로 앞서 설명한 물질중 어느 것으로 구성되고, 게이트 물질과는 다른 에미터 원뿔 물질로 제공되는 전기적으로 비-절연인 에미터 원뿔 물질은 절연층(24C)내의 윗면에 대략 직각인 방향으로 도 6g 구조의 최상위상에 증착식으로 디포지트 된다. 이 원뿔 물질은 게이트층(62A/64A/66A)상에 누적되고 게이트 구멍(68/70)을 통과하여 도 6h에 도시된 바와 같이 해당하는 원뿔 모양의 전자-방출 소자(74A)를 형성한다. 상기 에미터 원뿔 물질의 연속층(74B)은 상위 게이트 서브층(66A)상에 연속적으로 형성된다.
초과 원뿔 물질층(74B)은 앞서 언급했던 스핀트 등의 국제 특허출원 PCT/US97/02973 에 설명된 방식으로 전기화학적으로 제거된다. 그 결과인 필드 에미터가 도 6i에 나타나 있다. 전자-방출 원뿔(74A)이 게이트 구멍(68/70)을 통해 외부에 노출되어 있다.
각 각의 전자-방출 원뿔(74A)은 그의 혼합 게이트 구멍(68/70)으로 수직적으로 정열되어 있다. 구체(26)가 원래의 게이트 구멍(68)의 위치를 결정하기 때문에, 원뿔(74A)의 위치는 구체(26)에 의해 결정된다. 또한, 각 원뿔(64A)의 바닥은 대략 둥그렇다. 도 1의 절차에 따라 제조된 전자 에미터내의 놓은 균일성의 전자 방출을 얻는 것에 관한 앞서의 설명이 도 6i의 필드 에미터에 동일하게 적용된다.
지금까지의 절차 과정에서, 원형 입자(26)를 게이트 구멍을 직접 정의하는데 사용하였다. 그러나, 입자(26)는 상기 게이트 구멍의 원하는 측면 모양을 갖는 고체 영역을 먼저 정의하는데 사용되기도 한다. 따라서 이 고체 영역은, 보통 원형인데, 상기 게이트 구멍을 정의하는데 사용된다.
도 7a-7g(합해서 "도 7")은 게이트된 필드-방출 캐소드를 위한 게이트 구멍이 본 발명에 따른 원형 입자(26)에 의해 정의되는 모양을 하고있는 고체 영역에서 생성되는 제조 절차의 선단부의 예를 설명하고 있다. 도 7의 일련의 절차는 도 1a의 구조(20/22/24)로 시작되고, 이것이 도 7a에서 반복된다.
나중에 게이트층의 하위부분 역할을 하는 전기적으로 비-절연인 중간층(80)이 도 7b에 도시된 바와 같이 절연층(24)상에 디포지트 된다. 중간 비-절연층(80)은 보통 크롬이나 티타늄 등의 금속으로 구성되어 있다. 패턴-변동층(82)이 중간층(80)상에 형성된다. 패턴-변동층(82)은 포토레지스트 또는 무기 유전물질과 같은 여러 물질로 구성되기도 한다.
입자(26)가 도 1을 통해 앞서 설명한 기술, 랜덤 또는 상당히 불규칙한 기술을 사용하여 패턴-변동층(83)의 윗면에 걸쳐 분포된다. 도 7c는 이 점에서의 상기 구조를 설명하고 있다. 입자(26)에 의해 가려지지 않은, 즉 수직으로 커버되지 않은 패턴-변동층(82)의 부분은 도 7d에 도시된 바와 같이 제거된다. 따라서 둥그런 형태를 띄는 페디스틀(82A)이 층(82)의 나머지로서 형성된다. 각 각의 페디스틀(82A)은 입자(26)의 해당하는 하나 아래에 놓여있다.
패턴-변동층(82)이 포토레지스트로 구성되는 경우에는, 층(82)은 보통 자외선인 화학적 방사선에 노출되는데, 원형 입자(26)를 노출 마스크로 사용하여 상기 화학적 방사선이 가해질 때 입자(26) 아래 부분의 포토레지스트를 보호한다. 상기 노출된 포토레지스트는 화학적 성분이 변화한다. 다음으로 상기 구조상에 전개되는 작업으로 이 노출된 포토레지스트를 제거하면 도 7d애 나타난 구조를 얻게된다. 상기 층(82)이 무기 유전물질로 이루어진 경우, 이방성 에칭이 층(82)상에 수행되는데, 입자(26)를 에칭 마스크로 사용하여 상기 절연층(24)의 윗면에 거의 직각인 방향으로 수행된다. 이 에칭이 진행되는 동안 층(82)의 가려지지 않은 부분은 제거되고, 마찬가지로 도 7d의 구조를 얻게된다.
전기적으로 비-절연인 게이트 물질이 이 구조의 최상위에 디포지트 된다. 이 게이트 물질을 디포지트 하는 것은 비-절연 중간층(80)을 디포지트 캐소드로 사용하는 전기화학적 기술로 적절히 수행된다. 디포지트 애노드는 입자(26) 위의 디포지트 전해물에 놓인다. 상기 전기화학적 디포지트가 진행되는 동안, 게이트 물질은 중간층(80)의 노출부상에 누적되어 도 7e에 도시된 바와 같은 전기적으로 비-절연인 상위 게이트 서브층(84)을 형성한다.
페디스틀(82A) 및 입자(26)을 제거하여 도 7f의 구조를 만든다. 상위 게이트 구멍(86)은 상위 게이트 서브층(84)를 통해 입자(26) 아래의 제거된 페디스틀(82A)의 위치에서 확장된다. 페디스틀(82A)과 입자(26)는 여러 방법으로 제거될 수 있다. 예를들면, 페디스틀(82A)은 적절한 화학적 또는 플라즈마 부식액으로 제거될 수 있고, 동시에 입자(26)를 제거할 수 있다. 선택적으로, 입자(26)는 페디스틀(82A)을 제거한 다음 제거할 수 있다.
상위 게이트 서브층(84)을 에칭 마스크로 사용하여, 비-절연 중간층(80)이 상위 게이트 구멍(86)을 통해 이방성적으로 에칭되어 중간층(80)을 통해 절연층(24) 아래쪽으로 해당하는 중간 구멍(88)을 형성한다. 도 7g를 참고하라. 각 각의 중간 구멍(88)은 수직으로 동심원, 즉 충분히 동일한 지름을 가진 원으로서 상위 게이트 구멍(86)위에 놓여있다. 이제 중간층(80)의 나머지(80A)가 하위 게이트 서브층이되고, 중간 구멍(88)은 하위 게이트 구멍이 된다. 따라서, 게이트 서브층(80A,84)는 해당하는 게이트 구멍(86,88) 각 쌍이 혼합 게이트 구멍을 형성하게 되는 혼합 게이트 층을 구성한다.
도 7g의 구조내의 게이트층이 서브층(80A,84)으로 구성된과 참조번호가 다르다는 것을 제외하고는, 도 7g의 구조는 도 1d의 구조와 거의 동일하다. 도 7d의 번호 "80A/84"는 각 각 도 1d의 "28A" 및 "30"에 해당한다. 이렇게 표기를 다르게 하는 것은, 도 7g의 구조가 도 1e-1h의 후미 절차 과정에 따라 완성되는 것이기 때문이다. 동일한 방법으로, 도 7의 전단 절차는 도 2e-2j의 후비 절차 또는 도 5의 후미 절차에 따라 완성된다.
도 8은 본 발명에 따라 제조된, 도 2j의 구조와 같은, 영역 필드 에미터를 사용하는 플랫-패널 CRT 디스플레이의 코어 능동 영역의 전형적인 예를 나타내고 있다. 기판(20)은 상기 CRT 디스플레이용 백플레이트를 형성한다. 하위 비-절연 영역(22)은 백플레이트(20)의 내부면을 따라 놓여있고 전도성 층(22A) 및 그 위에 놓여있는 저항성 층(22B)을 구성되어 있다. 전도성 층(22A)의 에미터-전극 라인(열 전극)이 도 8의 면에 수평으로 나란하게 확장된다.
행 전극(40)의 그룹, 도 8에서는 하나만 나타나 있음, 이 게이트층(28C)상에 놓여있다. 행 전극(40)은 도 8의 면에 직각으로 놓여있다. 각 각의 행-전극 개구(42)는 도 8의 필드 에미터내의 다수의 전자-방출 소자(36A)을 노출시키고 있다.
투명한, 보통 유리인 페이스플레이트(90)가 베이스플레이트(20) 반대편에 위치해 있다. 발광 형광 영역(92), 도 8에는 하나만 도시되어 있음, 은 해당하는 행-전극 개구(42)의 바로 맞은편의 페이스플레이트(90)의 내부면상에 놓이게 된다. 전기적으로 전도성인 얇은, 보통 알루미늄인 반사층(94)이 상기 페이스플레이트(90)의 내부면을 따라 형광 영역(92)위에 놓여있다. 전자-방출 소자에서 방출된 전자는 반사층(92)을 통과하여 형광 영역(92)이 빛을 발(發)하게 함으로서 페이스플레이트(90)의 내부면상에 가시 이미지를 만들게 된다.
상기 플랫-패널 CRT 디스플레이의 코어 능동 영역에는 보통 도 8에는 도시되자 않은 다른 성분들이 포함되어 있다. 예를들어, 페이스플레이트(90)의 상기 내부면을 따라 놓여있는 블랙매트릭스는 보통 각 형광 영역(92)을 둘러싸 다른 형광 영역(92)와 측면이 분리되게 된다.
상기 상호전극 유전층 위에 제공된 리지를 촛점을 맞추는 것이 상기 전자 비상경로를 제어하는데 도움이 된다. 스페이서 벽을 사용하여 백플레이트(20)와 게이스플레이트(90)간의 공간을 비교적 일정하게 유지시킨다.
도 8에 설명된 타입의 플랫-패널 디스플레이로 통합된 경우, 본 발명에 따라 제조된 필드 에미터는 다음의 방법으로 동작한다. 반사층(94)은 필드-방출 캐소드용 애노드 역할을 한다. 이 애노드는 상기 게이트 및 에미터 라인에 비해 높은 양(+) 전압에서 유지된다.
(a) 상기 게이트 라인(행 전극)의 선택된 하나와 (b)상기 에미터 라인(열 전극)의 선택된 하나 사이에 적절한 전압이 인가되는 경우에, 선택된 게이트 라인은 상기 선택된 두 라인의 교차점에서 전자-방출 소자로부터 전자를 꺼집어 내고 그 결과인 전자 전류의 양을 제어한다. 원하는 전자 방출의 레벨은 상기 인가된 게이트-에미터 병렬-판 전기장이 형광 영역(92)이 고전압 인(P)인 경우 상기 플랫-패널 디스플레이의 형광-코팅된 페이스플레이트에서 전류밀도가 1Ma/cm 로 측정되는 때 10 볼트/㎛ 또는 그 이하에 도달하는 경우 발생한다. 상기 튀어나온 전자에 의해 부딪치면, 상기 형광 영역에서는 빛이 방출된다.
본 발명에서 독자가 본 발명의 여러 부분이 서로 연관되는 것을 쉽게 이해할 수 있도록 하기 위해 방향을 나타내는 "하위" 및 "아래"라는 표현을 사용하였다. 실제에 있어서는, 전자-방출 소자의 성분들은 본 명세서에서 사용한 방향 표현으로 사용된 것과 다른 위치에 있을 수도 있다. 같은 적용이 본 발명에서 수행된 제조 단계에 적용된다. 상세한 설명을 위해 편의로 방향 표현을 사용한 것이기 때문에, 본 발명은 그 방향이 본 명세서에서 사용된 방향 표현과는 다르게 구현되는 것을 포함한다.
본 발명을 특정 실시예를 참고로 설명하였으나, 이 설명은 단지 설명을 위한 예일 뿐이며, 첨부된 특허청구범위에 청구된 본 발명의 범위를 제한하는 것은 아니다. 예를들어, 도 1-3의 어느 한 절차에서의 상호전극 유전층(24)에 있게되는 입자(26)의 분포는 도 6의 절차에서 사용된 조정 반-클램핑층을 사용하지 않고 전기영동 또는 비전기영동적으로 수행될 수 있다. 일반적으로 더 높은 입자 표면밀도가 계속 사용될 수 있다. 앞서 언급한 헤븐 등의 대리인 번호 M-3786 PCT, 국제 특허출원 에 개시된 기술이 입자(26)를 전기영동적 또는 비전기영동적으로 디포지트하는데 다시 사용되기도 한다.
게이트 구멍이 게이트층을 통해 하위 비-절연 에미터 영역(22) 위쪽의 절연층(24)까지 아래로 확장되는 구조를 생성한 다음, 상기 게이트층상의 더 다른 전기적으로 비-절연인 게이트 물질을 선택적으로 디포지트 함으로서 상기 게이트층의 두께는 늘어날 수 있다. 상기 더 다른 게이트 물질을 디포지트 하는 것은 전기화학적 기술을 사용하여 수행될 수 있다. 일반적으로, 상기 더 다른 게이트 물질의 디포지트는 입자(26)를 제거하기 전 또는 제거한 다음 수행될 수 있다.
회전 디포지트 과정을 사용하여 리프트-오프층(34,54)을 만드는 대신, 상기 리프트-오프 물질의 디포지트는 다중 소스, 적어도 네 개의 소스로 수행될 수 있는데, 이 소스는 상기 절연층(24)의 윗면에 대해 적절한, 대개는 동일한 각도에서 상기 리프트-오프 물질을 증착식으로 디포지트 하는 웨이퍼 주위의 고정 위치에 놓여있다. 증착법 보다는 가시 디포지트 기술을 사용하여 리프트-오프층(34,54)을 형성할 수도 있다. 전자연마 작업을 사용하여 상기 게이트 구멍에서 상기 게이트층의 에지 주위를 연마할 수 있다.
하위 비-절연 영역(22)이 구조를 지지하는데 충분한 두께를 가진 경우에는 기판(20)은 없어도 된다. 절연 기판(20)은 구조 지지체를 갖추고 있는 상대적으로 두꺼운 비-절연층을 덮는 얇은 절연층인 혼합물 기판으로 대체될 수 있다.
상기 전자-방출 소자는 원뿔이 아닌 다른 모양일 수 있다. 본 발명의 제조 절차에 따라 만들어진 영역 전자 에미터는 플랫-패널 CRT 디스플레이가 아닌 다른 장치를 만든는데 사용될 수 있다. 특히, 본 발명의 전자 에미터는 게이트된 전자 소스를 필요로 하는 일반적인 진공 환경에서 사용될 수 있다. 따라서, 당 기술분야의 통상의 지식을 가진 자에게는 첨부된 특허청구범위에서 정의된 본 발명의 범위를 벗어나지 않는 한 다양한 수정 및 변형이 있을 수 있다.

Claims (44)

  1. 전기적 절연층 위에 다수의 입자를 분포시키는 단계;
    적어도 상기 입자 사이의 공간에서 상기 절연층 위에 전기적 비-절연 게이트 물질을 제공하는 단계;
    상기 입자 및 상기 입자위에 놓여있는 어느 물질을 충분히 제거하여 남아있는 게이트 물질이 상기 제거된 입자의 위치에서 확장되는 게이트 구멍을 통해 게이트층을 형성하는 단계;
    상기 게이트 구멍을 통해 상기 절연층을 에칭하여 상기 절연층을 통해 상기 절연층 아래에 있는 하위 전기적 비-절연 영역까지 충분히 아래로 해당 유전 구멍을 형성하는 단계; 및
    전기적 비-절연 에미터 물질을 상기 유전 구멍으로 안내하여 해당하는 전자-방출 소자를 상기 하위 비-절연 영역 위에 형성하여 상기 전자-방출 소자가 상기 게이트 구멍을 통해 외부로 노출되게 하는 단계를 구비한 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 안내 단계는:
    상기 게이트층 위에 리프트-오프층을 형성하여 리프트-오프 구멍이 상기 리프트-오프층을 통해 확장되는 게이트 구멍으로 수직으로 정열되게 하는 단계;
    상기 리프트-오프 및 게이트 구멍을 통해 상기 유전 구멍으로 상기 리프트-오프층 위에 에미터 물질을 디포지트 하는 단계; 및
    상기 리프트-오프층 위에 누적된 모든 에미터 물질을 충분히 제거하기 위해 상기 리프트-오프층를 제거하는 단계를 구비하는 것을 특징으로 하는 방법.
  3. 제 2 항에 있어서,
    상기 게이트 물질을 제공하는 단계는 상기 절연층 위의 입자 아래 공간으로 상기 게이트 물질 부분을 디포지트하는 단계가 필요한 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서,
    상기 안내 단계는:
    게이트 구멍을 통해 상기 유전 구멍으로 상기 게이트층 위의 상기 에미터 물질을 디포지트하는 단계; 및
    상기 유전 구멍 주위의 게이트층 위에 누적된 상기 에미터 물질의 적어도 일부를 제거하는 단계를 구비하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서,
    상기 에미터 물질을 제거하는 단계는 전기화학적으로 수행되는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서,
    상기 분포 단게에 앞서서, 상기 입자가 상기 절연층 위의 중간층 상에 충분히 분포하도록 상기 절연층 위의 중간층을 공급하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서,
    상기 게이트 구멍을 통해 상기 중간층을 에칭하여 상기 중간층을 통한 해당 중간 구멍을 형성하는 단계를 상기 입자 제거 단계 및 상기 절연층 에칭 단계 사이에 더 포함하고, 상기 절연층을 에칭하는 단계도 상기 중간 구멍을 통해 수행되는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    상기 중간층은 상기 절연층 및 게이트층 모두에 부착되는 것을 특징으로 하는 방법.
  9. 제 7 항에 있어서,
    상기 중간층은 상기 분포 단계 동안은 상기 입자의 클램핑을 막는 것을 특징으로 하는 방법.
  10. 제 7 항에 있어서,
    상기 안내 단계는:
    게이트 및 중간 구멍을 통해 상기 게이트층 위에 상기 에미터 물질을 디포지트하는 단계; 및
    상기 유전 구멍 밖의 상기 게이트층 위에 누적된 에미터 물질의 적어도 일부를 전기화학적으로 제거하는 단계를 구비하는 것을 특징으로 하는 방법.
  11. 제 7 항에 있어서,
    상기 중간층은 전기적 비-절연 물질로 구성되는 것을 특징으로 하는 방법.
  12. 제 7 항에 있어서,
    상기 게이트층은 적어도 화학적 성분이 다른 두 개의 서브층을 구비하는 것을 특징으로 하는 방법.
  13. 제 1 항에 있어서,
    상기 게이트 물질은 소형 구멍을 정밀하게 어칭하기에 어려운 금속으로 구성되는 것을 특징으로 하는 방법.
  14. 제 1 항에 있어서,
    상기 분포 단계에 앞서서, 상기 절연층 위에 패턴-변동층을 형성하는 단계;
    상기 분포 단계와 상기 게이트-물질 제공 단계 사이에, 상기 입자에 의해 가려지지 않은 상기 패턴-변동층의 물질을 제거하여 상기 패턴-변동층으로부터 해당 페디스틀을 형성하는 단계;
    상기 게이트-물질 제공 단계와 상기 절연층 에칭 단계 사이에, 상기 페디스틀을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  15. 제 14 항에 있어서,
    상기 게이트 물질 제공 단계는 상기 입자에 의해 가려지지 않은 절연층의 물질 무이에 게이트 물질을 선택적으로 디포지트 하는 단계가 사용되는 것을 특징으로 하는 방법.
  16. 제 1 항에 있어서,
    상기 각 게이트 구멍의 지름은 그 게이트 구멍을 통해 아래로 갈수록 점차 증가하는 것을 특징으로 하는 방법.
  17. 전기적 절연층 위에 다수의 입자를 분포시키는 단계;
    상기 절연층 위에 전기적 비-절연 게이트 물질을 제공하여 상기 게이트 물질이 상기 입자 사이의 공간을 커버하게 하고 상기 절연층 위의 입자 아래 공간으로 충분하 확장되게 하는 단계;
    상기 입자 및 상기 입자를 덮고있는 어느 물질을 충분히 제거하여 잔류 게이트 물질이 상기 제거된 입자의 위치에서 확대되는 기울어진 게이트 구멍을 통해 게이트층을 형성하게 되는 단계;
    상기 기울어진 게이트 구멍을 통해 상기 절연층을 에칭하여 상기 절연층 아래에 있는 전기적으로 비-절연인 하위 영역까지 상기 절연층을 통해 충분히 아래쪽으로 해당 유전 구멍을 형성하는 단계; 및
    상기 하위 비-절연 영역 위에 전자-방출 소자를 형성하여 각 각의 전자-방출 소자가 적어도 부분적으로는 상기 유전 구멍의 해당하는 하나에 놓이는 단계를 구비하는 것을 특징으로 하는 방법.
  18. 제 17 항에 있어서,
    기울어진 게이트 각 각은 그 지름이 상기 하위 비-절연 영역쪽으로 그 게이트 구멍을 통해 아래쪽으로 갈수록 점차 증가하여 각 게이트 구멍의 지름이 상기 하위 비-절연 영역에서 또는 그 영역 근방에서 최소값에 도달하는 것을 특징으로 하는 방법.
  19. 제 18 항에 있어서,
    상기 각 게이트 구멍 지름의 최소값은 그 게이트 구멍의 위치에서 상기 절연층 위에 있는 입자의 평균 지름 이하인 것을 특징으로 하는 방법.
  20. 제 18 항에 있어서,
    상기 게이트 물질 제공 단계는 비-집중 방식으로 수행되는 것을 특징으로 하는 방법.
  21. 제 18 항에 있어서,
    상기 전자 방출 소자를 형성하는 단계는:
    상기 게이트층 위에 리프트-오프층을 디포지트하여 상기 리프트-오프층이 상기 게이트 구멍에서 상기 게이트층의 에지 측면 밖으로 충분히 확장되지 않으면서 상기 게이트 구멍에서 상기 게이트층의 에지를 커버하도록 하는 단계;
    상기 게이트 구멍에서 유전 구멍으로 상기 리프트-오프층 위에 전기적 비-절연 에미터 물질을 디포지트하여 상기 전자-방출 소자를 적어도 부분적으로 형성하는 단계; 및
    상기 리프트-오프층을 덮고있는 어느 물질이 충분히 제거되도록 상기 리프트-오프층을 제거하는 단계를 구비하는 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서,
    상기 리프트-오프층을 디포지트하는 단계는 상기 절연층의 윗면에 대해 20°∼50°의 각도로 디포지트하여 수행되는 것을 특징으로 하는 방법.
  23. 제 18 항에 있어서,
    상기 전자 방출 소자를 형성하는 단계는:
    상기 게이트 구멍을 통해 상기 유전 구멍으로 상기 게이트층 위에 전기적 비-절연 에미터 물질을 디포지트하여 상기 전자-방출 소자를 적어도 부분적으로 형성하는 단계; 및
    상기 유전 구멍 밖의 상기 게이트층 위에 누적된 상기 에미터 물질의 적어도 일부를 제거하여 상기 전자-방출 소자가 상기 기울어진 게이트 구멍을 통해 외부로 노출되게 하는 단계를 더 구비하는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서,
    상기 제거 단계는 전기화학적으로 수행되는 것을 특징으로 하는 방법.
  25. 전기적 절연층위에 형성된 패턴-변동층상에 다수의 입자를 분포시키는 단계;
    상기 입자에 의해 가려지지 않은 패턴-변동층의 물질을 제거하여 상기 패턴-변동층으로부터 해당 페디스틀을 생성하는 단계;
    상기 패디스틀 사이 공간의 적어도 한 곳에서 상기 절연층 위에 전기적 비-절연 게이트 물질을 제공하는 단계;
    상기 페디스틀 및 상기 페디스틀을 포함하고 있고 그 위에 놓여있는 어느 물질을 충분히 제거하여 잔류 게이트 물질이 상기 제거된 입자의 위치에서 확장되는 게이트 구멍을 통해 게이트층을 형성하게 하는 단계;
    상기 게이트 구멍을 통해 상기 절연층을 에칭하여 상기 절연층 아래에 있는 하위 전기적 비-절연 영역으로 상기 절연층을 통해 충분히 아래로 해당 유전 구멍을 형성하는 단계; 및
    상기 하위 비-절연 영역 위에 전자-방출 소자를 형성하여 각 각의 전자-방출 소자가 상기 유전 구멍 중 해당하는 하나내에 적어도 부분적으로 놓이게 되는 단계를 구비하는 것을 특징으로 하는 방법.
  26. 제 25 항에 있어서,
    상기 게이트 물질을 제공하는 단계는 상기 입자에 의해 가려지지 않은 절연층 물질 위의 게이트 물질을 선택적으로 디포지트 하는 단계를 구비하는 것을 특징으로 하는 방법.
  27. 제 26 항에 있어서,
    상기 분포 단계에 앞서서, (a)상기 절연층 위에 전기적 비-절연 중간층을 형성하는 단게 및 (b)상기 중간층 위에 상기 패턴-변동층을 형성하는 단계; 및
    상기 게이트 물질 제공단계에 이어서, 상기 게이트 구멍을 통해 상기 중간층을 에칭하여 상기 중간층의 아래쪽으로 상기 중간층을 통해 해당 중간 구멍을 형성하는 단계를 더 포함하고, 상기 절연층 에칭 단계는 상기 중간 구멍을 통해 수행되기도 하는 것을 특징으로 하는 방법.
  28. 제 27 항에 있어서,
    상기 게이트-물질 제공 단계는 상기 페디스틀에 의해 가려지지 않은 중간층의 물질 위의 게이트 물질을 전기화학적으로 디포지트하는 단계를 구비하는 것을 특징으로 하는 방법.
  29. 제 25 항에 있어서,
    상기 페디스틀을 생성하는 단계는:
    입자를 노출 마스크로 사용하여 화학적 방사선에 상기 패턴-변동층을 노출시켜 상기 입자에 의해 가려지지 않은 상기 패턴-변동층의 물질은 화학적 성분이 변하지 않게 하는 단계; 및
    상기 패턴-변동층의 화학적으로 변한 물질을 제거하는 단계를 구비하는 것을 특징으로 하는 방법.
  30. 제 25 항에 있어서,
    상기 페디스틀을 생성하는 단계는 입자를 에칭 마스크로 사용하여 상기 패턴-변동층을 이방성적으로 에칭하는 단계를 구비하는 것을 특징으로 하는 방법.
  31. 제 1 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 전자-방출 소자는 일반적으로 원뿔 모양으로 형성되는 것을 특징으로 하는 방법.
  32. 제 1 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 입자는 대략 원형인 것을 특징으로 하는 방법.
  33. 제 1 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 전자-방출 소자는 필드-방출 모드에서 동작가능한 것을 특징으로 하는 방법.
  34. 제 1 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 분포 단계는 인가된 전기장의 영향하에 수행되는 것을 특징으로 하는 방법.
  35. 제 1 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 전자-방출 소자에 의해 방출된 전자를 모으기 위해 상기 전자-방출 소자 위에, 서로 떨어져 있는, 애노드 수단을 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  36. 제 35 항에 있어서,
    상기 애노드 수단은 상기 전자-방출 소자에서 방출된 전자와 충돌된 직후 빛을 발하는 발광 소자가 있는 발광 구조의 일부로 제공되는 것을 특징으로 하는 방법.
  37. 전기적으로 비-절연인 하위 영역;
    상기 하위 비-절연 영역 위에 놓여있는 전기적 절연층, 상기 절연층을 통해 상기 하위 비-절연 영역까지 충분히 아래로 확장되는 다수의 유전 구멍;
    각 각이 상기 유전 구멍의 해당 하나내에 적어도 부분적으로 놓여있고 상기 해당 유전 구멍을 통해 상기 하위 비-절연 영역과 전기적으로 결합되는 다수의 전자-방출 소자; 및
    상기 절연층 위에 놓이는 전기적 비-절연 게이트층, 상기 전자-방출 소자의 해당 하나를 노출시키는 다수의 기울어진 게이트 구멍을 구비하고,
    상기 각 각의 게이트 구멍의지름은 그 게이트 구멍을 통해 상기 하위 비-절연 영역쪽으로 내려갈수록 점차 감소하여 상기 게이트층의 바닥에서 또는 바닥 근처에서 최소값에 도달하는 것을 특징으로 하는 구조체.
  38. 제 37 항에 있어서,
    각 게이트 구멍의 지름은 그 게이트 구멍을 통해 아래쪽으로 내려갈수록 점차 감소하는 것을 특징으로 하는 구조체.
  39. 제 37 항에 있어서,
    각 게이트 구멍의 지름이 감소하는 비율은 그 게이트 구멍을 통해 아래쪽으로 내려갈수록 수직 거리가 점차 증가하는 것을 특징으로 하는 구조체.
  40. 제 37 항 내지 제 39 항 중 어느 한 항에 있어서,
    상기 게이트층은 각 게이트 구멍을 따라 측면이 오목한 것을 특징으로 하는 구조체.
  41. 제 37 항 내지 제 39 항 중 어느 한 항에 있어서,
    각 각의 전자-방출 소자는 일반적으로 원뿔 모양인 것을 특징으로 하는 구조체.
  42. 제 37 항 내지 제 39 항 중 어느 한 항에 있어서,
    상기 전자-방출 소자는 필드-방출 모드에서 동작가능한 것을 특징으로 하는 구조체.
  43. 제 37 항 내지 제 39 항 중 어느 한 항에 있어서,
    상기 전자-방출 소자에 의해 방출된 전자를 모으기 위해 상기 전자-방출 소자 위에, 서로 분리되어, 놓여있는 애노드 수단이 더 포함되어 있는 것을 특징으로 하는 구조체.
  44. 제 43 항에 있어서,
    상기 애노드 수단은 상기 전자-방출 소자에서 방출된 전자가 부딪힌 직후 빛을 발하는 발광 소자가 있는 발광 장치의 일부인 것을 특징으로 하는 구조체.
KR1019980710147A 1996-06-07 1997-06-05 전자방출소자및그제조방법 KR100357812B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/660,537 US5865657A (en) 1996-06-07 1996-06-07 Fabrication of gated electron-emitting device utilizing distributed particles to form gate openings typically beveled and/or combined with lift-off or electrochemical removal of excess emitter material
US660,537 1996-06-07
PCT/US1997/009196 WO1997047020A1 (en) 1996-06-07 1997-06-05 Gated electron emission device and method of fabrication thereof

Publications (2)

Publication Number Publication Date
KR20000016557A true KR20000016557A (ko) 2000-03-25
KR100357812B1 KR100357812B1 (ko) 2002-12-18

Family

ID=24649927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980710147A KR100357812B1 (ko) 1996-06-07 1997-06-05 전자방출소자및그제조방법

Country Status (7)

Country Link
US (1) US5865657A (ko)
EP (1) EP1018131B1 (ko)
JP (1) JP3736857B2 (ko)
KR (1) KR100357812B1 (ko)
DE (1) DE69740027D1 (ko)
TW (1) TW398005B (ko)
WO (1) WO1997047020A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158031B2 (en) * 1992-08-12 2007-01-02 Micron Technology, Inc. Thin, flexible, RFID label and system for use
US6417605B1 (en) * 1994-09-16 2002-07-09 Micron Technology, Inc. Method of preventing junction leakage in field emission devices
US6187603B1 (en) 1996-06-07 2001-02-13 Candescent Technologies Corporation Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material
US5865659A (en) * 1996-06-07 1999-02-02 Candescent Technologies Corporation Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings and utilizing spacer material to control spacing between gate layer and electron-emissive elements
KR100323289B1 (ko) * 1996-06-07 2002-03-08 컨데슨트 인터렉추얼 프로퍼티 서비시스 인코포레이티드 게이트개구부를한정하기위해분산된입자를이용하는게이트형전자방출장치의제조방법
US6015323A (en) * 1997-01-03 2000-01-18 Micron Technology, Inc. Field emission display cathode assembly government rights
US6039621A (en) 1997-07-07 2000-03-21 Candescent Technologies Corporation Gate electrode formation method
US6095883A (en) * 1997-07-07 2000-08-01 Candlescent Technologies Corporation Spatially uniform deposition of polymer particles during gate electrode formation
US6339385B1 (en) 1997-08-20 2002-01-15 Micron Technology, Inc. Electronic communication devices, methods of forming electrical communication devices, and communication methods
JP3595718B2 (ja) * 1999-03-15 2004-12-02 株式会社東芝 表示素子およびその製造方法
EP1073090A3 (en) * 1999-07-27 2003-04-16 Iljin Nanotech Co., Ltd. Field emission display device using carbon nanotubes and manufacturing method thereof
JP2001043790A (ja) * 1999-07-29 2001-02-16 Sony Corp 冷陰極電界電子放出素子の製造方法及び冷陰極電界電子放出表示装置の製造方法
US6364730B1 (en) * 2000-01-18 2002-04-02 Motorola, Inc. Method for fabricating a field emission device and method for the operation thereof
US6400068B1 (en) * 2000-01-18 2002-06-04 Motorola, Inc. Field emission device having an emitter-enhancing electrode
RU2194329C2 (ru) * 2000-02-25 2002-12-10 ООО "Высокие технологии" Способ получения адресуемого автоэмиссионного катода и дисплейной структуры на его основе
US6884093B2 (en) * 2000-10-03 2005-04-26 The Trustees Of Princeton University Organic triodes with novel grid structures and method of production
US6620012B1 (en) * 2000-10-27 2003-09-16 Science Applications International Corporation Method for testing a light-emitting panel and the components therein
US6612889B1 (en) 2000-10-27 2003-09-02 Science Applications International Corporation Method for making a light-emitting panel
US6762566B1 (en) 2000-10-27 2004-07-13 Science Applications International Corporation Micro-component for use in a light-emitting panel
US7288014B1 (en) 2000-10-27 2007-10-30 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6801001B2 (en) * 2000-10-27 2004-10-05 Science Applications International Corporation Method and apparatus for addressing micro-components in a plasma display panel
US6764367B2 (en) * 2000-10-27 2004-07-20 Science Applications International Corporation Liquid manufacturing processes for panel layer fabrication
US6796867B2 (en) * 2000-10-27 2004-09-28 Science Applications International Corporation Use of printing and other technology for micro-component placement
US6935913B2 (en) * 2000-10-27 2005-08-30 Science Applications International Corporation Method for on-line testing of a light emitting panel
US6822626B2 (en) * 2000-10-27 2004-11-23 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6570335B1 (en) * 2000-10-27 2003-05-27 Science Applications International Corporation Method and system for energizing a micro-component in a light-emitting panel
US6545422B1 (en) * 2000-10-27 2003-04-08 Science Applications International Corporation Socket for use with a micro-component in a light-emitting panel
US7351607B2 (en) * 2003-12-11 2008-04-01 Georgia Tech Research Corporation Large scale patterned growth of aligned one-dimensional nanostructures
US20050189164A1 (en) * 2004-02-26 2005-09-01 Chang Chi L. Speaker enclosure having outer flared tube
GB0516783D0 (en) * 2005-08-16 2005-09-21 Univ Surrey Micro-electrode device for dielectrophoretic characterisation of particles
KR100831843B1 (ko) * 2006-11-07 2008-05-22 주식회사 실트론 금속층 위에 성장된 화합물 반도체 기판, 그 제조 방법 및이를 이용한 화합물 반도체 소자
TWI441237B (zh) * 2012-05-31 2014-06-11 Au Optronics Corp 場發射顯示器之畫素結構的製造方法
US10026822B2 (en) 2014-11-14 2018-07-17 Elwha Llc Fabrication of nanoscale vacuum grid and electrode structure with high aspect ratio dielectric spacers between the grid and electrode
US9548180B2 (en) * 2014-11-21 2017-01-17 Elwha Llc Nanoparticle-templated lithographic patterning of nanoscale electronic components
FR3044826B1 (fr) * 2015-12-02 2018-04-20 Commissariat Energie Atomique Agencement pour empilement de cellule photovoltaique en couches minces et procede de fabrication associe

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3497929A (en) * 1966-05-31 1970-03-03 Stanford Research Inst Method of making a needle-type electron source
US3755704A (en) * 1970-02-06 1973-08-28 Stanford Research Inst Field emission cathode structures and devices utilizing such structures
US3665241A (en) * 1970-07-13 1972-05-23 Stanford Research Inst Field ionizer and field emission cathode structures and methods of production
JPS5325632B2 (ko) * 1973-03-22 1978-07-27
US3970887A (en) * 1974-06-19 1976-07-20 Micro-Bit Corporation Micro-structure field emission electron source
JPS5436828B2 (ko) * 1974-08-16 1979-11-12
FR2623013A1 (fr) * 1987-11-06 1989-05-12 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source
EP0364964B1 (en) * 1988-10-17 1996-03-27 Matsushita Electric Industrial Co., Ltd. Field emission cathodes
US5170092A (en) * 1989-05-19 1992-12-08 Matsushita Electric Industrial Co., Ltd. Electron-emitting device and process for making the same
DE69025831T2 (de) * 1989-09-07 1996-09-19 Canon Kk Elektronemittierende Vorrichtung; Herstellungsverfahren Elektronemittierende Vorrichtung, Herstellungsverfahren derselben und Anzeigegerät und Elektronstrahl- Schreibvorrichtung, welche diese Vorrichtung verwendet.
US5007873A (en) * 1990-02-09 1991-04-16 Motorola, Inc. Non-planar field emission device having an emitter formed with a substantially normal vapor deposition process
JP3007654B2 (ja) * 1990-05-31 2000-02-07 株式会社リコー 電子放出素子の製造方法
FR2663462B1 (fr) * 1990-06-13 1992-09-11 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes.
US5150192A (en) * 1990-09-27 1992-09-22 The United States Of America As Represented By The Secretary Of The Navy Field emitter array
US5150019A (en) * 1990-10-01 1992-09-22 National Semiconductor Corp. Integrated circuit electronic grid device and method
JP2550798B2 (ja) * 1991-04-12 1996-11-06 富士通株式会社 微小冷陰極の製造方法
US5249340A (en) * 1991-06-24 1993-10-05 Motorola, Inc. Field emission device employing a selective electrode deposition method
US5278472A (en) * 1992-02-05 1994-01-11 Motorola, Inc. Electronic device employing field emission devices with dis-similar electron emission characteristics and method for realization
KR950004516B1 (ko) * 1992-04-29 1995-05-01 삼성전관주식회사 필드 에미션 디스플레이와 그 제조방법
KR950008756B1 (ko) * 1992-11-25 1995-08-04 삼성전관주식회사 실리콘 전자방출소자 및 그의 제조방법
US5534743A (en) * 1993-03-11 1996-07-09 Fed Corporation Field emission display devices, and field emission electron beam source and isolation structure components therefor
KR0150252B1 (ko) * 1993-07-13 1998-10-01 모리시다 요이치 반도체 기억장치의 제조방법
US5378182A (en) * 1993-07-22 1995-01-03 Industrial Technology Research Institute Self-aligned process for gated field emitters
US5564959A (en) * 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
US5462467A (en) * 1993-09-08 1995-10-31 Silicon Video Corporation Fabrication of filamentary field-emission device, including self-aligned gate
US5559389A (en) * 1993-09-08 1996-09-24 Silicon Video Corporation Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals
EP0700065B1 (en) * 1994-08-31 2001-09-19 AT&T Corp. Field emission device and method for making same
JP3304645B2 (ja) * 1994-09-22 2002-07-22 ソニー株式会社 電界放出型装置の製造方法
US5458520A (en) * 1994-12-13 1995-10-17 International Business Machines Corporation Method for producing planar field emission structure
US5676853A (en) * 1996-05-21 1997-10-14 Micron Display Technology, Inc. Mask for forming features on a semiconductor substrate and a method for forming the mask

Also Published As

Publication number Publication date
EP1018131B1 (en) 2010-10-20
DE69740027D1 (de) 2010-12-02
EP1018131A1 (en) 2000-07-12
JP3736857B2 (ja) 2006-01-18
EP1018131A4 (en) 2000-07-19
TW398005B (en) 2000-07-11
KR100357812B1 (ko) 2002-12-18
US5865657A (en) 1999-02-02
JP2001506395A (ja) 2001-05-15
WO1997047020A1 (en) 1997-12-11

Similar Documents

Publication Publication Date Title
KR20000016557A (ko) 전자 방출 소자 및 그 제조 방법
US5755944A (en) Formation of layer having openings produced by utilizing particles deposited under influence of electric field
WO1997047020A9 (en) Gated electron emission device and method of fabrication thereof
US6515407B1 (en) Gated filament structures for a field emission display
US5766446A (en) Electrochemical removal of material, particularly excess emitter material in electron-emitting device
WO1997046739A9 (en) Method of fabricating an electron-emitting device
EP0501785A2 (en) Electron emitting structure and manufacturing method
US5710483A (en) Field emission device with micromesh collimator
US5865659A (en) Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings and utilizing spacer material to control spacing between gate layer and electron-emissive elements
KR20050071480A (ko) 탄소 나노튜브 평판 디스플레이용 장벽 금속층
WO1999016938A1 (en) Selective removal of material using self-initiated galvanic activity in electrolytic bath
US6187603B1 (en) Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material
KR100323289B1 (ko) 게이트개구부를한정하기위해분산된입자를이용하는게이트형전자방출장치의제조방법
US5780960A (en) Micro-machined field emission microtips
US5665421A (en) Method for creating gated filament structures for field emission displays
US5836799A (en) Self-aligned method of micro-machining field emission display microtips
US5624872A (en) Method of making low capacitance field emission device
US5938493A (en) Method for increasing field emission tip efficiency through micro-milling techniques
US7025892B1 (en) Method for creating gated filament structures for field emission displays
JPH10513304A (ja) 電界放射ディスプレイのためのゲート化されたフィラメント構造
KR100349457B1 (ko) 전계방출디스플레이용게이트필라멘트구조
JPH08203422A (ja) 電界放射型冷陰極の製造方法、およびその製造方法により作製された電界放射型冷陰極素子を用いたｃｄｔ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee