KR20000013539A - 열산화를 이용한 게이트 유전막의 형성 방법 - Google Patents

열산화를 이용한 게이트 유전막의 형성 방법 Download PDF

Info

Publication number
KR20000013539A
KR20000013539A KR1019980032440A KR19980032440A KR20000013539A KR 20000013539 A KR20000013539 A KR 20000013539A KR 1019980032440 A KR1019980032440 A KR 1019980032440A KR 19980032440 A KR19980032440 A KR 19980032440A KR 20000013539 A KR20000013539 A KR 20000013539A
Authority
KR
South Korea
Prior art keywords
gate dielectric
forming
silicon substrate
layer
dielectric layer
Prior art date
Application number
KR1019980032440A
Other languages
English (en)
Inventor
류세형
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980032440A priority Critical patent/KR20000013539A/ko
Publication of KR20000013539A publication Critical patent/KR20000013539A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 실리콘 기판 상에 게이트 유전막을 형성하는 방법으로서, 게이트 유전막 하부의 하부 막질이 손상되는 것을 억제하고 동시에 전기적 특성이 양호하며, 균일한 두께를 갖는 게이트 유전막을 형성하기 위하여, (a) 다층의 폴리 배선층이 형성된 실리콘 기판을 준비하는 단계와; (b) 실리콘 기판 상에 하부 폴리 실리콘 패턴을 형성하는 단계와; (c) 하부 폴리 실리콘 패턴을 포함한 실리콘 기판 상에 질화막을 형성하는 단계와; (d) 질화막 상의 폴리 실리콘 층을 열산화하여 게이트 유전막을 형성하는 단계를 포함하는 것을 특징으로 하는 열산화를 이용한 게이트 유전막의 형성 방법을 제공한다.

Description

열산화를 이용한 게이트 유전막의 형성 방법(Method for forming gate dielectric film using thermal oxidation)
본 발명은 실리콘 기판 상에 게이트 유전막을 형성하는 방법에 관한 것으로, 더욱 상세하게는 게이트 유전막 하부의 막질의 손상을 억제하고 동시에 전기적 특성이 양호하며, 균일한 두께를 갖는 게이트 유전막을 형성 할 수 있는 열산화를 이용한 게이트 유전막의 형성 방법에 관한 것이다.
실리콘 기판(silicon-substrate)을 이용한 반도체 소자의 제조 공정에 있어서, 실리콘 기판 상에 반도체 소자의 작동에 필요한 작종 소자 예를 들면 저항, 트랜지스터, 캐패시터 등이 형성된다.
특히, 실리콘 기판 상에 형성되는 다층의 폴리 배선층 위에 형성되는 트랜지스터는 폴리 실리콘 패턴(poly-silicon pattern) 상에 화학적 기상 증착 공정(chemical vapor deposition step)을 이용하여 게이트 유전막(gate dielectric film)을 형성하게 된다. 물론, 열산화 공정(thermal oxidation step)을 이용하여 게이트 유전막을 형성할 수도 있지만, 열산화 공정을 진행하는 과정에서 실리콘 기판 상에 형성된 폴리 실리콘 패턴이 산화되기 때문에 폴리 실리콘 패턴 상에 게이트 유전막을 형성하는 실리콘 산화막을 증착할 수 있는 화학적 기상 증착 공정을 일반적으로 사용하고 있다.
그러나, 화학적 기상 증착 공정으로 형성되는 게이트 유전막은 열산화 공정으로 형성되는 게이트 유전막에 비하여 전기적 특성이 떨어지고, 형성되는 막질의 두께의 균일성이 떨어지는 문제점을 안고 있다.
그리고, 화학적 기상 증착 공정으로 게이트 유전막을 형성할 때 불량 입자(particle)가 형성되어 제조되는 반도체 소자의 품질특성을 저하시킬 수 있다.
따라서, 본 발명의 목적은 게이트 유전막 하부의 하부 막질이 손상되는 것을 억제하는 동시에 전기적 특성이 양호하며, 균일한 두께를 갖는 게이트 유전막을 형성할 수 있는 열산화를 이용한 게이트 유전막의 형성 방법을 제공하는 데 있다.
도 1은 본 발명의 실시예에 따른 열산화를 이용한 게이트 유전막을 형성하는 단계를 보여주는 공정도,
도 2 내지 도 6은 도 1에 도시된 형성 방법의 각 단계들을 보여주는 단면들로서,
도 2는 실리콘 기판 상에 하부 폴리 실리콘 패턴이 형성된 상태를 보여주는 단면도,
도 3은 하부 폴리 실리콘 패턴을 포함한 실리콘 기판 상에 질화막이 형성된 상태를 보여주는 단면도,
도 4는 질화막 상에 폴리 실리콘 층이 형성된 상태를 보여주는 단면도,
도 5는 폴리 실리콘 층을 열산화시켜 게이트 유전막이 형성된 보여주는 단면도,
도 6은 게이트 유전막 상에 상부 폴리 실리콘 패턴이 형성된 상태를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
22 : 실리콘 기판 23 : 질화막
24 : 하부 폴리 실리콘 패턴 25 : 폴리 실리콘 층
26 : 게이트 유전막 28 : 하부 폴리 실리콘 패턴
상기 목적을 달성하기 위하여, 본 발명은 실리콘 기판 상에 게이트 유전막을 형성하는 방법으로서, (a) 다층의 폴리 배선층이 형성된 실리콘 기판을 준비하는 단계와; (b) 실리콘 기판 상에 하부 폴리 실리콘 패턴을 형성하는 단계와; (c) 하부 폴리 실리콘 패턴을 포함한 실리콘 기판 상에 질화막을 형성하는 단계와; (d) 질화막 상의 폴리 실리콘 층을 열산화하여 게이트 유전막을 형성하는 단계를 포함하는 것을 특징으로 하는 열산화를 이용한 게이트 유전막의 형성 방법을 제공한다.
본 발명에 따른 제조 방법은, (e) 단계 이후에 게이트 유전막 상에 상부 폴리 실리콘 패턴을 형성하는 단계를 더 포함한다.
본 발명에 따른 질화막 상의 폴리 실리콘 층을 열산화하는 공정은 O2가스, O2와 HCl의 혼합 가스 또는 H2와 O2의 반응 가스와 같은 산화제를 사용한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 열산화를 이용한 게이트 유전막(도 5의 26)을 형성하는 단계를 보여주는 공정도(40)이다. 그리도, 도 2 내지 도 6은 도 1에 도시된 형성 방법의 각 단계들을 보여주는 도면들이다. 한편, 도면을 통틀어 동일한 도면 부호는 동일한 구성 요소를 나타낸다.
먼저 도 2에 도시된 바와 같이 실리콘 기판(22)을 준비한다.(41) 실리콘 기판(22)은 상부에 다층의 폴리 배선층이 형성된 실리콘 기판이지만, 실리콘 기판(22) 상에 형성된 다층의 폴리 배선층의 도시는 생략하였다. 다음으로 실리콘 기판(22) 상에 하부 폴리 실리콘 패턴(24)을 형성한다.(42) 즉, 실리콘 기판(22)의 상부에 폴리 실리콘 층을 형성하고, 폴리 실리콘 층을 패터닝하여 하부 폴리 실리콘 패턴(24)을 형성한다.
다음으로 도 3에 도시된 바와 같이 질화막(23)을 형성한다.(43) 질화막(23)은 이후 열산화 공정에서 실리콘 기판(22)과 하부 폴리 실리콘 패턴(24)의 산화를 방지하는 보호막의 역할을 한다. 여기서, 질화막(23)으로는 SixNy 또는 SixOyNz와 같은 막을 이용하는 것이 바람직하다. 여기서, x, y 및 z는 해당되는 원자의 갯수를 나타낸다.
다음으로 게이트 유전막(도 5의 26)을 형성하는 공정을 진행한다.(46) 게이트 유전막(26)을 형성하는 공정은 먼저, 도 4에 도시된 바와 같이 폴리 실리콘 층(25)을 형성한다.(44) 즉, 질화막(23) 상에 소정의 두께를 갖는 폴리 실리콘을 증착하여 폴리 실리콘 층(25)을 형성한다. 그리고, 도 5에 도시된 바와 같이 폴리 실리콘 층(25)을 열산화시켜(45) 실리콘 산화막으로 된 게이트 유전막(26)을 형성한다.(46) 즉, 종래에는 화학적 기상 증착 방법으로 유전체 유전막을 형성하였지만, 본 발명에서는 질화막(23) 상의 폴리 실리콘 층(25)을 열산화시켜 게이트 유전막(26)을 형성한다. 열산화 공정에 사용되는 산화제로 O2가스, O2와 HCl의 혼합 가스 또는 H2와 O2의 반응 가스를 사용하는 것이 바람직하다. 한편, 열산화 공정을 진행할 때 실리콘 기판(22)과 하부 폴리 실리콘 패턴(24)이 질화막(23) 아래에 있기 때문에, 질화막(23) 상부에 형성되는 게이트 유전체(26)의 형성에 영향을 주지 않는다.
다음으로 도 6에 도시된 바와 같이 게이트 유전막(26) 상부에 상부 폴리 실리콘 패턴(28)을 형성하는 공정을 진행한다. 한편, 상부 폴리 실리콘 패턴(28)의 형성은 게이트 유전막(26) 상부에 상부 폴리 실리콘 층을 형성하고, 반도체 소자의 특성에 따라 상부 폴리 실리콘 층을 패터닝하여 형성한다.
따라서, 본 발명에 의한 게이트 유전막의 형성 방법을 따라면, 실리콘 기판과 하부 폴리 실리콘 패턴 상에 질화막과 같은 보호막이 형성되고, 질화막 상에 형성된 폴리 실리콘 층을 열산화시켜 게이트 유전막을 형성하기 때문에, 열산화 공정을 진행하더라도 질화막 아래에 있는 실리콘 기판과 하부 폴리 실리콘 패턴의 산화를 방지하여 균일한 두께를 가지며, 전기적 특성이 우수한 게이트 유전막을 형성할 수 있다.

Claims (3)

  1. 실리콘 기판 상에 게이트 유전막을 형성하는 방법으로서,
    (a) 다층의 폴리 배선층이 형성된 실리콘 기판을 준비하는 단계와;
    (b) 상기 실리콘 기판 상에 하부 폴리 실리콘 패턴을 형성하는 단계와;
    (c) 상기 하부 폴리 실리콘 패턴을 포함한 상기 실리콘 기판 상에 질화막을 형성하는 단계와;
    (d) 상기 질화막 상에 폴리 실리콘 층을 형성하는 단계; 및
    (e) 상기 질화막 상의 폴리 실리콘 층을 열산화하여 게이트 유전막을 형성하는 단계;를 포함하는 것을 특징으로 하는 열산화를 이용한 게이트 유전막의 형성 방법.
  2. 제 1항에 있어서, 상기 (e) 단계 이후에, 상기 게이트 유전막 상에 상부 폴리 실리콘 층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열산화를 이용한 게이트 유전막의 형성 방법.
  3. 제 1항에 있어서, 상기 열산화 공정은 O2가스, O2와 HCl의 혼합 가스 또는 H2와 O2의 반응 가스와 같은 산화제를 사용하는 것을 특징으로 하는 게이트 형성 방법.
KR1019980032440A 1998-08-10 1998-08-10 열산화를 이용한 게이트 유전막의 형성 방법 KR20000013539A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980032440A KR20000013539A (ko) 1998-08-10 1998-08-10 열산화를 이용한 게이트 유전막의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032440A KR20000013539A (ko) 1998-08-10 1998-08-10 열산화를 이용한 게이트 유전막의 형성 방법

Publications (1)

Publication Number Publication Date
KR20000013539A true KR20000013539A (ko) 2000-03-06

Family

ID=19546872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032440A KR20000013539A (ko) 1998-08-10 1998-08-10 열산화를 이용한 게이트 유전막의 형성 방법

Country Status (1)

Country Link
KR (1) KR20000013539A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067990A (ko) * 2001-02-19 2002-08-24 어플라이드 머티어리얼스, 인코포레이티드 질화물 소비를 감소시키기 위한 집합 유전체층
CN108257861A (zh) * 2016-12-28 2018-07-06 全球能源互联网研究院 一种栅氧化层的制备方法及mos功率器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067990A (ko) * 2001-02-19 2002-08-24 어플라이드 머티어리얼스, 인코포레이티드 질화물 소비를 감소시키기 위한 집합 유전체층
CN108257861A (zh) * 2016-12-28 2018-07-06 全球能源互联网研究院 一种栅氧化层的制备方法及mos功率器件

Similar Documents

Publication Publication Date Title
US6291342B2 (en) Methods of forming titanium nitride composite layers using composite gases having increasing TiCl4 to NH3 ratios
US5700720A (en) Method of manufacturing semiconductor device having multilayer interconnection
KR100302215B1 (ko) 반도체장치의배선
JPH0613470A (ja) 半導体装置およびその製造方法
KR20030004010A (ko) 반도체 장치 및 그 제조 방법
KR20000013539A (ko) 열산화를 이용한 게이트 유전막의 형성 방법
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
US6017828A (en) Method for preventing backside polysilicon peeling in a 4T+2R SRAM process
KR100504942B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR950000108B1 (ko) 다층 금속 배선방법
US6740603B2 (en) Control of Vmin transient voltage drift by maintaining a temperature less than or equal to 350° C. after the protective overcoat level
KR100351982B1 (ko) 반도체 장치의 절연막 제조방법
KR100545181B1 (ko) 반도체 장치 및 그의 제조 방법
KR100222049B1 (ko) 반도체소자의 폴리사이드 라인 형성방법
JP2765625B2 (ja) 半導体装置の製造方法とスルーホールのＴｉ膜の腐食防止方法
KR100895434B1 (ko) 반도체 소자의 제조방법
KR100387262B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20030000916A (ko) 반도체 소자의 제조 방법
KR20000048042A (ko) 알루미늄 배선과 반도체 장치 및 그 제조방법
JPH09213796A (ja) 半導体装置及びその製造方法
JPH03120826A (ja) 半導体装置の金属配線形成方法
KR20010048188A (ko) 텅스텐 플러그 형성방법
KR19980066710A (ko) 반도체 소자의 플러그 형성방법
JPH06120213A (ja) 半導体装置の製造方法
JPH06349828A (ja) 集積回路装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination