KR20000004840A - 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자 - Google Patents

반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자 Download PDF

Info

Publication number
KR20000004840A
KR20000004840A KR1019980031544A KR19980031544A KR20000004840A KR 20000004840 A KR20000004840 A KR 20000004840A KR 1019980031544 A KR1019980031544 A KR 1019980031544A KR 19980031544 A KR19980031544 A KR 19980031544A KR 20000004840 A KR20000004840 A KR 20000004840A
Authority
KR
South Korea
Prior art keywords
semiconductor device
film
manufacturing
etching
spin
Prior art date
Application number
KR1019980031544A
Other languages
English (en)
Other versions
KR100271769B1 (ko
Inventor
곽규환
고세종
황경석
길준잉
박상오
김대훈
전상문
정호균
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980031544A priority Critical patent/KR100271769B1/ko
Priority to US09/325,389 priority patent/US6232228B1/en
Priority to DE19928570A priority patent/DE19928570B4/de
Priority to JP17850599A priority patent/JP4180741B2/ja
Priority to NL1012430A priority patent/NL1012430C2/nl
Priority to TW087112709A priority patent/TW478130B/zh
Publication of KR20000004840A publication Critical patent/KR20000004840A/ko
Priority to US09/765,407 priority patent/US20010006246A1/en
Application granted granted Critical
Publication of KR100271769B1 publication Critical patent/KR100271769B1/ko
Priority to JP2004310392A priority patent/JP4343084B2/ja
Priority to JP2004310391A priority patent/JP2005057304A/ja

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 소정의 콘택홀 상에 상기 콘택홀을 매몰시키며, 소정 두께로 텅스텐막 또는 폴리실리콘막을 형성한 후, 상기 콘택홀내에 상기 텅스텐막 또는 폴리실리콘막이 존재하도록 특정의 식각액 조성물을 이용하여 스핀식각방법을 수행하여 상기 콘택홀 상부의 텅스텐막 또는 폴리실리콘막을 식각함으로서 텅스텐 플러그 또는 폴리실리콘 플러그를 제조하며, 층간절연막의 단차를 최소화할 수 있는 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액 조성물 및 반도체소자에 관한 것이다.
상기 식각액 조성물은 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제 및 HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제, 완충액을 소정의 비율로 혼합되어 이루어진다. 상기 완충액은 상기 식각액 조성물의 농도, 온도 및 콘택앵글을 제어하는 것으로 탈이온수가 바람직하다.
따라서, 반도체소자 제조시 제조공정의 단순화, 소자의 신뢰성 향상 및 제조공정의 원가를 절감시킬 수 있는 효과가 있다.

Description

반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액 조성물 및 반도체소자
본 발명은 반도체소자 제조공정에 관한 것으로서, 보다 상세하게는 특정의 식각액 조성물을 이용하여 스핀식각방법을 수행하여 반도체기판 상의 박막을 식각함으로서 텅스텐 플러그 형성, 폴리실리콘 플러그 형성 및 층간절연막의 단차를 최소화할 수 있는 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액 조성물 및 반도체소자에 관한 것이다.
현재, 반도체소자는 고집적화, 고밀도화에 따라 보다 미세한 패턴형성기술을 필요로 하고, 배선의 다층화구조를 요구하는 영역도 넓어지고 있다.
이는 반도체소자의 표면구조가 복잡해지고, 층간막들의 단차의 정도가 심해진다는 것을 의미한다. 상기 층간막들의 단차는 반도체소자 제조공정에서 많은 공정불량을 발생시키는 원인이 되고있다.
특히, 사진공정은 웨이퍼 상에 포토레지스트를 도포한 후, 상기 포토레지스트 상에 회로가 형성된 마스크를 정렬시켜 빛을 이용한 노광공정을 수행하여 포토레지스트 패턴을 형성시키는 공정으로서, 종래 선폭이 크고 저층구조를 갖는 소자의 제조시에는 문제가 없었지만, 미세패턴과 다층구조에 의해 단차가 증가함에 따라 상기 단차의 상층과 하층의 노광 포커스를 맞추기가 어려워 정확한 패턴 형성을 하기가 어려워지고 있다.
따라서, 상기 단차를 제거하기 위하여 웨이퍼의 평탄화 기술의 중요성이 대두되었다. 상기 평탄화 기술로서 에스오지(SOG)막 증착, 에치백(Etch Back) 또는 리플로우(Reflow) 등의 부분평탄화방법이 개발되어 공정에 사용되어 왔지만, 많은 문제점이 발생하여 웨이퍼 전면에 걸친 평탄화, 즉 광역평탄화(Global Planarization)를 위해 씨엠피(CMP : Chemical Mechanical Polishing 이하 'CMP'라 함)기술이 개발되었다.
CMP란 화학적 물리적인 반응을 통하여 웨이퍼 표면을 평탄화하는 기술이다.
CMP 기술의 원리는 웨이퍼의 패턴이 형성되어 있는 박막표면을 연마패드 표면에 접촉하도록 한 상태에서 슬러리를 공급하여 웨이퍼의 박막표면을 화학적으로 반응시키면서 동시에 회전운동시켜 물리적으로 웨이퍼 박막표면의 요철부분을 연마하여 평탄화하는 것이다.
CMP 기술은 연마속도(Removal Rate)와 평탄도(Uniformity)가 중요하며, 이것들은 CMP장비의 공정조건, 슬러리 종류 및 연마패드 종류 등에 의해 결정된다. 특히, CMP를 할 때, 슬러리의 구성성분, pH 및 이온농도 등은 박막과의 화학적 반응에 상당한 영향을 준다.
슬러리는 크게 두가지 종류로 산화막 슬러리와 금속막 슬러리로 나누어진다. 상기 산화막 슬러리는 알칼리성이며, 상기 금속막 슬러리는 산성을 나타낸다.
산화막 CMP의 메카니즘은 일례로 실리콘다이옥사이드(SiO2) 박막의 경우 실리콘다이옥사이드 표면과 알칼리성인 슬러리와의 반응에 의해 수분(H2O)이 침투하기 쉬운 수용성 재질로 변질되어 진다. 상기 변질된 실리콘다이옥사이드막에 수분이 침투하여 상기 실리콘다이옥사이드의 연결고리를 끊어준다. 이렇게 반응이 이루어진 상기 실리콘다이옥사이드층은 연마입자와의 마찰로 인하여 제거되어진다.
금속막 CMP의 메카니즘은 슬러리 내의 산화제에 의해서 금속막 표면상에 화학반응이 일어나서 금속산화막을 형성시키고, 이러한 금속산화막은 패턴 요철부의 가장 상부에서부터 연마입자에 의해 마멸현상에 의해 기계적으로 제거되어진다.
도1은 종래의 반도체소자의 제조방법을 수행하기 위한 개략적인 CMP장치를 나타내는 구성도이다.
먼저 도1을 보면 CMP장치는 하부에 CMP를 수행할 반도체기판(100)을 고정시키며, 회전운동하는 연마헤드(102), 상기 CMP가 수행되는 연마테이블(104), 상기 연마테이블(104) 표면에 위치하며, 슬러리 공급관(106)으로부터 공급되는 슬러리에 의해 상기 웨이퍼와 접촉하여 상기 웨이퍼 상의 박막을 연마시키는 연마패드(108)로 구성된다.
즉, 상기 연마패드(108) 상에 상기 반도체기판(100)이 면접한 상태에서 상기 연마헤드(102)에 의해 상기 반도체기판(100)이 회전하는 가운데 슬러리가 상기 연마패드(108) 상에 공급되면서 상기 슬러리와 상기 반도체기판(100)의 표면이 반응하는 가운데 상기 연마패드(108)에 의해 연마된다.
도2 내지 도7은 종래의 반도체소자의 제조방법에 따라 텅스텐 플러그 형성공정을 설명하기 위한 공정단면도들로서 상기 텅스텐 플러그 부분과 상기 텅스텐 플러그 형성시 얼라인마크의 형성과정을 동시에 나타낸다.
여기서 소자패턴이 형성되는 셀부(C)와 얼라인마크 등이 형성되는 페리부(P)로 나누어 도시하였다.
먼저 반도체기판(110) 상에 절연막으로서 산화막(114)을 형성하는 단계로서, 도2를 참조하면, 소정간격 이격된 다수의 국부패턴(112)이 기형성된 반도체기판(110) 상에 절연막으로서 산화막(114)을 형성한다. 상기 국부패턴(112)은 도전층으로 폴리실리콘 패턴 또는 금속패턴일 수 있다. 상기 산화막(114)은 통상의 화학기상증착방법으로 형성시킨 실리콘다이옥사이드막(SiO2)일 수 있으며, 상기 폴리실리콘 패턴과 금속막 사이의 절연막으로는 일반적으로 PSG(Phosphosilicate) 또는 BPSG(Borophosphosilicate)가 사용된다. 이때 페리부(P)의 상기 얼라인마크(표시안함)가 형성되는 부분에도 상기 산화막(114)이 형성된다.
계속해서 상기 산화막(114)의 평탄화 단계로서, 도3을 참조하면 도1의 CMP장치를 사용하여 상기 국부패턴(112)에 의해 굴곡을 갖는 상기 산화막(114)을 평탄화한다.
계속해서 상기 국부패턴(112) 및 상기 반도체기판(110)이 노출되도록 상기 산화막(114) 상에 콘택홀(116)을 형성시키는 단계로서, 도4를 참조하면, 상기 산화막(114)에 포토레지스트를 도포하여 통상의 사진식각공정을 통하여 상기 국부패턴(112)과 반도체기판(110)이 노출되도록 상기 콘택홀(116)을 형성시킨다. 이때 상기 얼라인마크(118)를 형성하는 상기 콘택홀(116)보다 직경이 큰 콘택홀이 형성된다.
계속해서 상기 콘택홀(116)내부와 상기 산화막(114) 상에 경계금속막(120)을 형성시키는 단계로서, 도5를 참조하면 텅스텐막 형성전에 경계금속막(120)으로 상기 콘택홀(116) 상에 Ti/TiN막을 형성한다. 상기 Ti(120a)막의 형성은 통상의 스퍼터링 방법을 이용한다. 또한 상기 TiN(120b)막의 형성도 마찬가지로 통상의 스퍼터링 또는 화학기상증착방법을 이용할 수 있다. 어느 한 방법에 국한되는 것은 아니다. 상기 경계금속막(120)은 상기 텅스텐막의 콘택저항을 감소시키고, 상기 산화막(114)과 텅스텐막의 접착력을 향상시키는 기능을 한다. 또한, 상기 후속공정의 텅스텐막 제거시 스토퍼(Stopper)층으로 사용될 수 있다. 이때 상기 얼라인마크(118)내에도 경계금속막(120)이 형성된다.
계속해서 상기 콘택홀(116) 상에 텅스텐막(122)을 형성하는 단계로서 도6을 참조하면, 상기 콘택홀(116)을 매몰시키며 소정두께를 갖는 텅스텐막(122)을 상기 산화막(114) 상에 형성한다. 현재 상기 콘택홀(116) 내부만 상기 텅스텐막(122)을 정확하게 매몰시킬 수는 없으며, 따라서, 상기 콘택홀(116)을 매몰시키며 상기 콘택홀(116) 상부로 상기 텅스텐막(122)을 형성시킨다. 이때 상기 얼라인마크(118)내에도 텅스텐막(122)이 형성된다. 상기 얼라인마크(118)는 상기 셀부의 콘택홀(116)보다 직경이 크므로 상기 텅스텐막(122)이 충분히 매몰된다.
계속해서 상기 텅스텐막(122)의 소정두께를 연마하여 제거하는 단계로서, 도7을 참조하면 상기 텅스텐막(122)이 형성된 반도체기판(110)을 도1의 CMP장치의 연마헤드(102)에 상기 텅스텐막(122)이 형성된 반도체기판(110)을 장착한 후, 상기 슬러리공급관(106)으로부터 금속막 슬러리를 공급하면서, 상기 연마헤드(102)를 회전시켜 연마패드(108)에 상기 텅스텐막(122)을 접촉시켜 상기 콘택홀(116)내에 상기 텅스텐막(122)이 존재하도록 상기 경계금속막(120) 상의 상기 텅스텐막(122)을 제거한다. 이때 상기 얼라인마크(118)에는 여전히 텅스텐막(122)이 남아 있다. 상기 얼라인마크(118)내에 남아있는 텅스텐막(112)은 후속공정에서 파티클로 작용하며, 사진공정의 얼라인능력을 감소시킬 수 있다.
상기와 같이 콘택홀내에 텅스텐막을 매몰시키는 텅스텐 플러그 형성시 CMP공정은 현재의 고집적화된 반도체소자의 제조에 필수불가결하나, 상기 CMP공정은 연마제 또는 연마기의 상황에 따라 상기 CMP공정을 수행한 박막에 마이크로스크레치(Microscratch)가 발생하는 문제가 있으며, 텅스텐막 두께의 2 내지 4배의 크기를 갖는 콘택홀을 갖는 얼라인마크(Align Mark) 및 스크라이브라인(Scribe Line) 부위에는 상기 연마제가 남아 후속공정에서 파티클소스로 작용하며, 후속공정에서 사진공정의 얼라인능력을 감소시킨다.
특히, 토폴로지(Topology)가 존재하는 절연막의 상태에서는 반드시 상기 절연막의 평탄화 후, 상기 텅스텐 플러그 공정을 수행하여야한다. 따라서, 유관공정의 추가, 생산성저하, CMP설비의 공정능력을 유지하기 위한 잦은 테스트 웨이퍼에 의한 모니터 및 고가의 부품교환으로 원가가 상승하는 단점이 있다. 또한, 연마를 위하여 연마기가 높은 압력으로 웨이퍼 표면에 접촉하는 관계로 상기 연마기의 마모와 웨이퍼에 가해지는 압력에 의하여 웨이퍼의 브로큰(Broken)이 자주 발생하며, 연마기 등의 부품교환 후, 공정조건을 셋팅하기 위해 장시간의 더미(Dummy) 연마를 해야하는 문제로 설비의 실 가동율이 매우 저조한 문제점이 있다.
또한, 상기 텅스텐 플러그 형성시 드라이 에치백(Dry Etch Back)공정은 패턴의 미세화에 따라 플라즈마의 전기적 차지업(Charge-Up)에 의한 문제로 콘택저항상승 및 트렌지스터에 전기적열화를 가져오는 문제점이 있다
따라서, 상기의 단점을 극복하면서 공정이 용이하고 원가절감 및 생산성을 향상시킬 수 있는 대체공정의 개발이 시급하다.
본 발명의 목적은, 층간절연막의 평탄화공정을 생략할 수 있고, 표면의 마이크로스크레치 발생 및 콘택저항상승을 방지할 수 있는 텅스텐 플러그 및 폴리실리콘 플러그 형성방법 및 단차가 형성되어 있는 반도체소자 패턴상에 상기 단차를 최소화하는 절연막의 형성방법을 포함하는 반도체소자의 제조방법 및 이에 따라 나타난 반도체소자를 제공하는 데 있다.
본 발명의 다른 목적은 텅스텐막, 폴리실리콘막 및 산화막을 수평방향으로 효과적으로 식각할 수 있는 식각방법 및 식각액 조성물을 제공하는 데 있다.
도1은 종래의 반도체소자의 제조방법을 수행하기 위한 개략적인 씨엠피장치의 구성도이다.
도2 내지 도7은 종래의 반도체소자의 제조방법에 따라 텅스텐 플러그의 제조방법을 설명하기 위한 공정단면도들이다.
도8은 식각액 조성물의 조성비에 대한 텅스텐막의 식각속도의 경향을 설명하기 위한 그래프이다.
도9는 본 발명의 반도체소자의 제조방법을 수행하기 위한 개략적인 스핀스프레이장치의 구성도이다.
도10 내지 도15는 본 발명의 반도체소자의 제조방법에 따라 텅스텐 플러그의 제조방법을 설명하기 위한 공정단면도들이다.
도16은 본 발명의 반도체소자의 제조방법에 따라 형성되는 다층구조를 설명하기 위한 공정단면도이다.
도17 내지 도21은 본 발명의 반도체소자의 제조방법에 따라 폴리실리콘 플러그를 통한 셀패드형성 공정을 설명하기 위한 공정단면도들이다.
도22 내지 도26은 본 발명의 반도체소자의 제조방법에 따라 평탄화공정을 설명하기 위한 공정단면도들이다.
※도면의 주요부분에 대한 부호의 설명
100, 110, 220, 250, 270 ; 반도체기판 102 ; 연마헤드
104 ; 연마테이블 106 ; 슬러리공급관
108 ; 연마패드 112, 222 ; 국부패턴
114,224 ; 산화막 116, 226, 260 ; 콘택홀
118, 228 ; 얼라인마크 120, 230; 경계금속막
120a, 230a ; 티타늄막 120b, 230b ; 티타늄나이트라이드막
122 ; 텅스텐막 123, 235 ; 텅스텐 프러그
212 ; 스핀척 213 ; 보울
232 ; 제1텅스텐막 233 ; 제2텅스텐막
214 ; 식각액노즐 252 ; 트렌치분리막
254 ; 스페이서 256 ; 게이트전극
258 ; 제1 절연막 259 ; 제 2 절연막
262 ; 폴리실리콘막 263 ; 폴리실리콘 플러그
272 ; 커패시터전극 274 ; 제1산화막
275 ; 제2산화막 276 ; 제3산화막
278 ; 포토레지스트패턴
상기 본 발명의 목적을 달성하기 위한 반도체소자의 제조방법은 절연막내에 콘택홀이 형성되어 있는 구조물상에 상기 콘택홀을 매몰시키며 상기 절연막상에 소정의 두께를 갖는 텅스텐막을 형성하는 단계 및 상기 텅스텐막이 상기 콘택홀내에만 존재하고 상기 절연막 상에는 잔류하지 않도록 상기 텅스텐막을 소정의 식각액 조성물을 사용하여 스핀식각하는 단계를 구비하여 이루어진다.
상기 콘택홀은 반도체기판상에 형성된 특정의 도전층상에 형성된 것일 수 있으며, 반도체기판상에 직접 형성된 것일 수 있다.
상기 구조물상에 텅스텐막을 형성하기 전에 상기 콘택홀을 포함하여 상기 구조물 전면상에 경계금속막을 형성시키는 단계를 더 구비할 수 있으며, 상기 경계금속막은 Ti, TiN 또는 Ti/TiN이 바람직하다.
상기 식각액 조성물은 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 탈이온수(Deionized Water)를 소정의 비율로 혼합한 것일 수 있다.
상기 식각액 조성물은 산화제 질산(HNO3) 3 내지 55 중량％, 증강제 불화수소(HF) 0.2 내지 35 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있으며, 바람직하게는 산화제 질산(HNO3) 10 내지 45 중량％, 증강제 불화수소(HF) 1 내지 24 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 식각액 조성물에 대한 상기 텅스텐막의 식각속도는 70 내지 22000 Å/min일 수 있다.
상기 식각액 조성물은 산화제 과산화수소(H2O2) 0.2 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 30 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있으며, 바람직하게 산화제 과산화수소(H2O2) 1.0 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 29 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 식각액 조성물에 대한 상기 텅스텐막의 식각속도는 30 내지 12000 Å/min일 수 있다.
상기 스핀식각공정시의 식각액 조성물의 공정온도는 20 내지 90℃ 사이가 바람직하며, 상기 스핀식각은 스핀 스프레이(Spin Spary)방법에 의해 수행될 수 있다.
상기 스프레이되는 식각액 조성물의 분사량은 0.1 내지 2.5 ℓ/min일 수 있으며, 상기 식각액 조성물을 스프레이하는 노즐의 붐스윙(Boom Swing)은 -80 내지 80가 바람직하다.
상기 스핀 스프레이 방법에서 사용되는 스핀척의 회전속도는 200 내지 5000 RPM일 수 있다.
상기 텅스텐막의 스핀식각 단계는 둘이상의 단계로 나누어 수행하는 것이 바람직하다.
상기 텅스텐막의 식각은 식각속도가 빠른 식각액 조성물을 사용하여 식각할 텅스텐막 두께의 40 내지 95％를 식각하는 제 1 식각단계 및 상기 제1식각단계 후, 상기 제1식각단계에서 사용하는 식각액 조성물보다 식각속도가 느린 식각액 조성물을 사용하여 식각할 텅스텐막의 잔여부분을 식각하는 제 2 식각단계를 구비하여 이루어진다.
상기 본 발명의 목적을 달성하기 위한 다른 반도체소자의 제조방법은 절연막내에 콘택홀이 형성되어 있는 구조물상에 상기 콘택홀을 매몰시키며 상기 절연막상에 소정의 두께를 갖는 폴리실리콘막을 형성하는 단계 및 상기 폴리실리콘막이 상기 콘택홀내에만 존재하고 상기 절연막 상에는 잔류하지 않도록 상기 폴리실리콘막을 소정의 식각액 조성물을 사용하여 스핀식각하는 단계를 구비하여 이루어진다.
상기 콘택홀은 반도체기판상에 형성된 특정의 도전층상에 형성될 수 있으며, 상기 반도체기판상에 직접 형성될 수 있다.
상기 식각액 조성물은 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 탈이온수를 소정의 비율로 혼합한 것일 수 있다.
상기 식각액 조성물은 산화제 질산(HNO3) 3 내지 60 중량％, 증강제 불화수소(HF) 0.06 내지 30 중량％ 및 잔량으로 탈이온수가 포함된 것 일 수 있으며, 바람직하게는 산화제 질산(HNO3) 8 내지 45 중량％, 증강제 불화수소(HF) 0.3 내지 12 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 식각액 조성물에 대한 상기 폴리실리콘막의 식각속도는 30 내지 48000 Å/min일 수 있다.
상기 스핀식각공정시의 식각액 조성물의 공정온도는 20 내지 90℃ 사이에서 유지되는 것이 바람직하며, 상기 스핀식각은 스핀 스프레이(Spin Spary)방법에 의해 수행될 수 있다.
상기 스프레이되는 식각액 조성물의 분사량은 0.1 내지 2.5 ℓ/min일 수 있으며, 상기 식각액 조성물을 스프레이하는 노즐의 붐스윙(Boom Swing)은 -80 내지 80일 수 있다.
상기 스핀 스프레이 방법에서 사용되는 스핀척의 회전속도는 200 내지 5000 RPM일 수 있다.
상기 본 발명의 목적을 달성하기 위한 또 다른 반도체소자의 제조방법은 특정의 단차가 형성되어 있는 하부구조상에 상기 하부구조의 단차보다 두껍게 층간절연막을 형성하는 단계 및 상기 층간절연막을 소정의 식각액 조성물을 사용하여 스핀식각하여 평탄화하는 단계를 구비하여 이루어진다.
상기 층간절연막은 산화막일 수 있다.
상기 식각액 조성물은 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 탈이온수를 소정의 비율로 혼합한 것일 수 있다.
상기 식각액 조성물은 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.05 내지 25 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있으며, 바람직하게는 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.5 내지 12 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 식가액 조성물에 대한 상기 산화막의 식각속도는 30 내지 52000 Å/min일 수 있다.
상기 식각액 조성물의 공정온도는 20 내지 90℃가 바람직하며, 상기 스핀식각방법은 스핀스프레이(Spin Spary)방법일 수 있으며, 상기 스프레이되는 식각액 조성물의 분사량은 0.1 내지 2.5 ℓ/min이 바람직하다.
상기 식각액 조성물을 스프레이하는 노즐의 붐스윙(Boom Swing)은 -80 내지 80일 수 있으며, 상기 스핀 스프레이 방법에서 사용되는 스핀척의 회전속도는 200 내지 5000 RPM이 바람직하다.
상기 본 발명의 목적을 달성하기 위한 반도체소자 제조용 식각액 조성물은 반도체기판상의 특정 피식각물질을 스핀식각할 수 있도록 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 완충액(Buffer Solution)을 소정의 비율로 혼합한 것일 수 있다.
상기 피식각물질은 텅스텐막, 구리막, 폴리실리콘막 또는 산화막일 수 있으며, 상기 완충액은 상기 식각액 조성물의 농도, 온도 및 콘택앵글을 제어하는 것으로 탈이온수(Deionized Water)가 바람직하다.
상기 본 발명의 목적을 달성하기 위한 바람직한 반도체소자 제조용 식각액 조성물은 반도체기판상의 특정 피식각물질을 스핀식각할 수 있도록 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.05 내지 35 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 식각액 조성물에 의해 식각되는 피식각물질은 텅스텐막, 구리막, 폴리실리콘 또는 산화막일 수 있다.
상기 본 발명의 목적을 달성하기 위한 바람직한 다른 반도체소자 제조용 식각액 조성물은 반도체기판상의 특정 피식각물질을 스핀식각할 수 있도록 산화제 과산화수소(H2O2) 0.2 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 30 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 식각액 조성물에 의해 식각되는 피식각물질은 텅스텐막 또는 구리막일 수 있다.
본 발명에 의해 형성된 반도체소자는 반도체기판상에 형성된 소정의 소자패턴을 절연시키는 절연막과 상기 소자패턴들을 서로 전기적으로 연결시키는 금속막플러그를 포함하는 셀부와, 상기 셀부를 둘러싸며 상기 셀부내의 절연막과 동일한 절연막에 대하여 상기 금속막플러그 형성을 위한 콘택홀 형성과 동일한 식각과정에 의해 식각형성된 배선용 각종 요철패턴이 구비되는 페리부로 이루어지는 반도체소자에 있어서, 상기 페리부의 요철패턴 내에는 상기 금속막플러그를 형성시 상기 금속막플러그를 형성하는 금속막이 존재하지 않는 요철패턴이 적어도 하나 이상 존재할 수 있다.
상기 금속막은 텅스텐막 또는 구리막인 것이 바람직하다.
이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명은 반도체소자의 제조시 층간절연막의 평탄화공정을 생략할 수 있고, 표면의 마이크로스크레치 발생 및 콘택저항상승을 방지할 수 있는 텅스텐 플러그 및 폴리실리콘 플러그 형성방법 및 단차가 형성되어 있는 반도체소자 패턴상에 상기 단차를 최소화하는 절연막의 형성방법을 포함하는 반도체소자의 제조방법을 제공하는 데 있다.
또한, 텅스텐막, 구리막, 폴리실리콘막 및 산화막을 수평방향으로 효과적으로 식각할 수 있는 식각방법 및 식각액 조성물을 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위한 반도체소자 제조용 식각액 조성물은 반도체기판상의 특정 피식각물질을 스핀식각할 수 있도록 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 완충액(Buffer Solution)가 소정의 비율로 혼합되어 이루어진다. 상기 피식각물질은 텅스텐막, 폴리실리콘막 또는 산화막일 수 있으며, 상기 완충액(Buffer Solution)은 상기 식각액 조성물의 농도, 온도 및 콘택앵글을 제어하는 것으로 탈이온수(Deionized Water)가 바람직하다.
상기 본 발명의 목적을 달성하기 위한 바람직한 반도체소자 제조용 식각액 조성물은 반도체기판상의 특정 피식각물질을 스핀식각할 수 있도록 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.05 내지 35 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 식각액 조성물에 의해 식각되는 박막은 텅스텐막, 구리막, 폴리실리콘막, 또는 산화막일 수 있다.
상기 본 발명의 목적을 달성하기 위한 바람직한 다른 반도체소자 제조용 식각액 조성물은 반도체기판상의 특정 피식각물질을 스핀식각할 수 있도록 산화제 과산화수소(H2O2) 0.2 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 30 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 식각액 조성물에 의해 식각되는 박막은 텅스텐막 또는 구리막일 수 있다.
이하, 상기 식각액 조성물을 사용한 본 발명의 바람직한 반도체소자의 제조방법에 대한 실시예들이 기술되어질 것이다.
이하의 실시예들은 본 발명을 예증하기 위한 것으로서 본 발명의 범위를 국한시키는 것으로 이해되어져서는 안될 것이다.
(제1실시예)
본 실시예는 금속막 플러그 형성방법에 관한 것으로서, 층간절연막의 평탄화공정을 생략할 수 있고, 표면의 마이크로스크레치 발생 및 콘택저항상승을 방지할 수 있다. 상기 금속막은 텅스텐막 또는 구리막일 수 있다.
본 발명의 목적을 달성하기 위한 텅스텐 플러그 형성방법으로서, 반도체소자의 제조방법은 절연막내에 콘택홀이 형성되어 있는 구조물상에 상기 콘택홀을 매몰시키며 상기 절연막상에 소정의 두께를 갖는 텅스텐막을 형성하는 단계 및 상기 텅스텐막이 상기 콘택홀내에만 존재하고 상기 절연막 상에는 잔류하지 않도록 상기 텅스텐막을 소정의 식각액 조성물을 사용하여 스핀식각하는 단계를 구비하여 이루어진다.
상기 텅스텐 플러그는 절연막 상에 콘택홀을 형성한 후, 상기 콘택홀에
막을 매몰시켜 하부층의 도전막과 상부층의 금속배선을 연결시켜주는 것으로서, 상기 텅스텐 플러그는 콘택홀과의 오믹(Ohmic)콘택, 소자들간의 내부적인 전기적연결 등의 기능을 수행한다.
상기 콘택홀은 반도체기판상에 형성된 특정의 도전층상에 형성된 것일 수 있으며, 반도체기판상에 직접 형성된 것일 수 있다.
상기 구조물상에 텅스텐막을 형성하기 전에 상기 콘택홀을 포함하여 상기 구조물 전면상에 경계금속막을 형성시키는 단계를 더 구비할 수 있으며, 상기 경계금속막은 Ti, TiN 또는 Ti/TiN이 바람직하다.
상기 텅스텐막의 식각을 위한 식각액 조성물은 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 탈이온수가 소정의 비율로 혼합한 것일 수 있다.
상기 텅스텐막의 식각을 위한 구체적인 제 1 식각액 조성물은 산화제 질산(HNO3) 3 내지 55 중량％, 증강제 불화수소(HF) 0.2 내지 35 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있으며, 바람직하게는 산화제 질산(HNO3) 10 내지 45 중량％, 증강제 불화수소(HF) 1 내지 24 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 제 1 식각액 조성물에 대한 상기 텅스텐막의 식각속도는 70 내지 22000 Å/min일 수 있다.
상기 텅스텐막의 식각을 위한 구체적인 제 2 식각액 조성물은 산화제 과산화수소(H2O2) 0.2 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 30 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있으며, 바람직하게 산화제 과산화수소(H2O2) 1.0 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 29 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 제 2 식각액 조성물에 대한 상기 텅스텐막의 식각속도는 30 내지 12000 Å/min일 수 있다. 상기 스핀식각공정시의 식각액 조성물의 공정온도는 20 내지 90℃ 사이가 바람직하며, 상기 스핀식각은 스핀 스프레이(Spin Spary)방법에 의해 수행될 수 있다. 상기 스프레이되는 식각액 조성물의 분사량은 0.1 내지 2.5 ℓ/min일 수 있으며, 상기 식각액 조성물을 스프레이하는 노즐의 붐스윙(Boom Swing)은 -80 내지 80가 바람직하다.
상기 붐스윙은 식각액 조성물의 분사노즐이 반도체기판 상을 운동하며 분사하는 운동변위를 나타내는 것으로서, 상기 반도체기판의 중심을 원점으로하여 왼쪽을 (-), 오른쪽을 (+) 방향으로한다. 본 발명에서의 붐스윙은 -80 내지 80으로서 즉, 상기 식각액 조성물 분사노즐이 반도체기판의 원점을 대칭적으로 좌우 80 mm씩 운동하며, 상기 식각액 조성물을 분사한다. 상기 붐스윙은 식각되는 박막의 균일도와 식각속도에 영향을 미치므로 붐스윙을 최적화시키는 것이 바람직하다.
상기 스핀 스프레이 방법에서 사용되는 스핀척의 회전속도는 200 내지 5000 RPM일 수 있다. 상기 스핀스레이방법은 식각할 반도체기판을 회전가능한 스핀척 상에 위치시킨 후, 상기 반도체기판의 상부에 위치한 분사노즐을 통하여 상기 식각액 조성물을 분사시키면서 소정의 회전속도로 상기 스핀척을 회전시켜 상기 반도체기판 상의 텅스텐막을 제거한다. 즉, 상기 스핀스프레이방법을 이용하는 본 발명은 상기 스핀척의 회전에 의한 상기 반도체기판의 원심력과 텅스텐막과 반응성이 우수한 소정의 식각액 조성물을 사용하여 상기 텅스텐막의 수평방향으로의 식각 모멘텀을 증가시켜 상기 반도체기판의 표면을 그라인딩(Grinding)하는 효과를 낸다. 상기 회전속도가 빠를수록 수평방향으로의 식각 모멘텀은 더욱 증가되어 텅스텐막의 식각속도와 균일도가 향상되어 상기 식각되는 텅스텐 표면에 발생할 수 있는 보이드(Void)를 제거할 수 있다.
상기 텅스텐막의 스핀식각 단계는 둘이상의 단계로 나누어 수행하는 것이 바람직하다. 따라서, 구체적인 두단계로 이루어지는 상기 텅스텐막의 식각은 식각속도가 빠른 식각액 조성물을 사용하여 식각할 텅스텐막 두께의 40 내지 95％를 식각하는 제 1 식각단계 및 상기 제1식각단계 후, 상기 제1식각단계에서 사용하는 식각액 조성물보다 식각속도가 느린 식각액 조성물을 사용하여 식각할 텅스텐막의 잔여부분을 식각하는 제 2 식각단계를 구비하여 이루어진다.
상기 제1식각단계에서 사용하는 상기 식각액 조성물은 산화제 질산(HNO3) 3 내지 55 중량％, 증강제 불화수소(HF) 0.2 내지 35 중량％ 및 잔량으로 탈이온수가 포함된 제 1 식각액 조성물일 수 있으며, 상기 제2식각단계에서 사용하는 상기 식각액 조성물은 산화제 과산화수소(H2O2) 0.2 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 30 중량％ 및 잔량으로 탈이온수가 포함된 제 2 식각액 조성물일 수 있다.
도8은 본 발명의 제1식각액 조성물 및 제2식각액 조성물의 조성비에 대한 텅스텐막의 식각속도의 경향을 설명하기 위한 그래프이다.
도8을 참조하면, 그래프 A는 산화제 질산(HNO3), 증강제 불화수소(HF) 및 탈이온수가 혼합된 제1식각액 조성물의 텅스텐막의 식각속도를 나타내는 것으로서, 산화제 질산의 조성비가 증가할 수록 식각속도가 빠름을 나타낸다.
그래프 B는 산화제 과산화수소(H2O2), 증강제 수산화암모늄(NH4OH) 및 탈이온수가 혼합된 제2식각액 조성물의 텅스텐막의 식각속도를 나타내는 것으로서, 산화제 과산화수소의 조성비가 증가할 수록 식각속도가 낮음을 알 수 있다.
도9는 본 발명의 반도체소자의 제조방법을 수행하기 위한 개략적인 스핀스프레이장치의 구성도이다.
도9에서 보는 바와 같이, 반도체기판(210)이 위치하는 스핀척(212), 상기 스핀척(212) 상부에 위치하며, 상기 반도체기판(210)으로 식각액 조성물을 분사시키며, 좌우로 운동가능한 분사노즐(214)이 형성되어 있다. 상기 스핀스프레이장치(200)는 통상의 것으로서 상기 분사노즐(214)의 곁에는 세정액노즐(표시안함)이 형성될 수 있음은 당업자에게는 공지의 사실이다. 또한, 상기 스핀척(212)을 감싸며 공정중 상기 식각액 조성물이 외부로 흩어지는 것을 방지하는 보울(213)이 형성되어 있다.
도10 내지 도14는 본 발명의 제1실시예에 의한 반도체소자의 제조방법에 따라 텅스텐 플러그 형성공정을 설명하기 위한 공정단면도들로서, 상기 텅스텐 플러그 형성과 상기 텅스텐 플러그 형성시 얼라인마크의 형성과정을 나타낸다. 여기서 소자패턴이 형성되는 셀부(C)와 얼라인마크 등이 형성되는 페리부(P)로 나누어 도시화하였다.
먼저 반도체기판 상에 절연막을 형성하는 단계로서, 도10을 참조하면, 소정간격 이격된 다수의 국부패턴(222)이 기형성된 반도체기판(220) 상에 절연막으로서 산화막(224)을 형성한다. 상기 국부패턴(222)은 도전층으로 폴리실리콘 패턴 또는 금속패턴일 수 있다. 상기 산화막(224)은 통상의 화학기상증착방법으로 형성시킨 실리콘다이옥사이드막(SiO2)일 수 있으며, 상기 폴리실리콘 패턴과 금속막 사이의 절연막으로는 일반적으로 PSG(Phosphosilicate) 또는 BPSG(Borophosphosilicate)가 사용된다. 본 실시예의 상기 산화막(224)의 두께는 4000 내지 15000Å일 수 있다. 상기 얼라인마크(표시안함)가 형성되는 페리부(P)에도 상기 산화막(224)이 형성된다.
계속해서 상기 국부패턴(222) 및 상기 반도체기판(220)이 노출되도록 상기 산화막(224) 상에 콘택홀(226)을 형성시키는 단계로서 도11을 참조하면, 상기 산화막(224)에 포토레지스트를 도포하여 통상의 사진식각공정을 통하여 상기 국부패턴(222)과 반도체기판(220)이 노출되도록 상기 콘택홀(226)을 형성시킨다. 이때 상기 얼라인마크(228)를 형성하는 상기 콘택홀(226)보다 직경이 큰 콘택홀이 형성된다.
계속해서 상기 콘택홀(226)내부와 상기 산화막(224) 상에 경계금속막(230)을 형성시키는 단계로서, 도12을 참조하면 텅스텐막 형성전에 경계금속막(230)으로 Ti/TiN막(700/700Å)을 상기 콘택홀(226) 및 상기 산화막(224)상에 형성한다. 상기 Ti(230a)막의 형성은 통상의 스퍼터링 방법을 이용한다. 또한 상기 TiN(230b)막의 형성도 마찬가지로 통상의 스퍼터링 또는 화학기상증착방법을 이용할 수 있다. 어느 한 방법에 국한되는 것은 아니다. 상기 경계금속막(230)은 상기 텅스텐막의 콘택저항을 감소시키고, 상기 산화막(224)과 텅스텐막의 접착력을 향상시키는 기능을 한다. 또한 상기 후속공정의 텅스텐막 제거시 스토퍼(Stopper)층으로 사용될 수 있다. 이때 상기 얼라인마크(228)내에도 경계금속막(230)이 형성될 수 있다.
계속해서 상기 콘택홀(226) 상에 제 1 텅스텐막(232)을 형성하는 단계로서 도13을 참조하면, 상기 콘택홀(226)을 매몰시키며 소정두께를 갖는 제 1 텅스텐막(232)을 4000 내지 7000Å 형성한다. 현재 상기 콘택홀(226) 내부만 상기 제 1 텅스텐막(232)을 정확하게 매몰시킬 수 는 없으며, 따라서, 상기 콘택홀(226)을 매몰시키며 상기 콘택홀(226) 및 상기 산화막(224) 상부로 상기 제 1 텅스텐막(232)을 형성시킨다. 이때 상기 얼라인마크(228)내에도 텅스텐막(232)이 형성될 수 있다. 상기 얼라인마크(228)는 상기 셀부(C)의 콘택홀(226)보다 직경이 크므로 상기 제 1 텅스텐막(232)이 충분히 매몰된다.
계속해서 상기 제 1 텅스텐막(232)의 소정두께를 식각하여 제거하는 제 2 텅스텐막(233)을 형성하는 단계로서 도14를 참조하면, 상기 제 1 텅스텐막(232)이 형성된 반도체기판(220)을 상기 도9의 스핀척(212) 상에 위치시킨 후, 상기 노즐(214)을 통하여 상기 제 1 텅스텐막(232)이 형성되어 있는 상기 반도체기판(220) 상에 산화제 질산(HNO3) 3 내지 55 중량％, 증강제 불화수소(HF) 0.2 내지 35 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있으며, 바람직하게는 산화제 질산(HNO3) 10 내지 45 중량％, 증강제 불화수소(HF) 1 내지 24 중량％ 및 잔량으로 탈이온수가 포함된 식각액 조성물을 0.1 내지 2.5 ℓ/min로 분사시키면서 상기 스핀척(212)을 회전시키며 식각하여 제거한다. 이때 상기 공정온도는 20 내지 90℃이며, 상기 스핀척(212)의 회전속도는 200 내지 5000 RPM이며, 상기 제 1 텅스텐막(232)의 식각속도는 70 내지 22000 Å/min이다. 상기 공정시간은 상기 제 1 텅스텐막(232)의 두께에 따라 다르며, 공정조건에 따라 조정할 수 있다. 여기서 상기 제 1 텅스텐막(232)의 식각두께는 본래 상기 제1텅스텐막(232) 두께의 40 내지 95 ％를 식각하는 것이 바람직하다.
계속해서 상기 경계금속막(230) 상의 상기 제 2 텅스텐막(233)을 식각하여 제거하여 텅스텐 플러그(235)를 형성하는 단계로서, 도15를 참조하면, 상기 경계금속막(230) 상에 제 2 텅스텐막(232)이 남아있는 상기 반도체기판(220)을 상기 도9의 스핀척(212) 상에 위치시킨 후, 상기 노즐(214)을 통하여 상기 제 2 텅스텐막(233)이 형성되어 있는 상기 반도체기판(220) 상에 산화제 과산화수소(H2O2) 0.2 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 30 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있으며, 바람직하게 산화제 과산화수소(H2O2) 1.0 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 29 중량％ 및 잔량으로 탈이온수가 포함된 식각액 조성물을 0.1 내지 2.5 ℓ/min로 분사시키면서 상기 스핀척(212)을 회전시켜 상기 잔여 제2텅스텐막(233)을 제거하여 텅스텐 플러그(235)를 형성시킨다. 이때 상기 식각액 조성물의 공정온도는 20 내지 90℃이며, 스핀척(212)의 회전속도는 400 내지 5000 RPM이며, 상기 식각액 조성물의 식각속도는 30 내지 12000 Å/min이다. 상기 공정시간은 상기 잔여 제2텅스텐막(233)의 두께에 따라 다르며, 공정조건에 따라 조정할 수 있다. 이때 상기 얼라인마크(228)내의 상기 제 2 텅스텐막(233)은 상기 스핀식각에 의해 제거될 수 있다. 즉, 상기 얼라인마크(228)의 크기는 상기 텅스텐 플러그(235)를 형성하는 콘택홀보다 크므로 식각액 조성물을 이용한 스핀식각시 충분히 상기 얼라인마크(228)내로 식각액 조성물이 침수되어 상기 제 2 텅스텐막(233)을 제거된다.
상기와 같이 텅스텐 플러그공정을 2단계로 이원화하여 제1단계에서는 식각속도가 빠른 불화수소와 질산이 혼합된 식각액 조성물을 사용하여 상기 제 1 텅스텐막(232) 두께의 40 내지 95％를 식각하고, 제2단계에서는 식각속도가 느린 과산화수소와 수산화암모늄이 혼합된 식각액 조성물을 사용하여 상기 경계금속막(230) 상의 제 2 텅스텐막(233)을 식각한다. 따라서, 상기 콘택홀(226)을 면접하도록 하여 상기 콘택홀(226) 내부에만 텅스텐막이 존재하도록하여 텅스텐 플러그(235)를 형성한다. 또한 상기 텅스텐 플러그(235)를 형성하기 위하여 상기 제 1 텅스텐막(232)의 제거를 3차, 4차 및 그 이상의 다단계로 나누어 수행할 수 있음은 당연하다.
상기 텅스텐 플러그 형성방법은 종래의 CMP방법처럼 연마기를 일정압력을 가하여 반도체기판에 접촉시킨 상태에서 연마제를 공급하여 연마하는 방법이 아닌 상기 반도체기판의 고속회전력과 금속막과의 반응성이 좋은 식각액 조성물울 사용하여 상기 반도체기판의 고속회전에 의한 원심력에 의한 상기 반도체기판의 수평방향으로의 식각모멘텀을 증가시켜 연마하는 것과 같은 특성을 갖도록한다. 특히, 얼라인마크 및 스크라이브 라인 상의 각종 요철패턴 등과 같은 금속막 두께의 4배 이상의 크기를 갖는 홀패턴부의 금속막이 스핀식각과정에서 제거되어 후속공정의 파티클발생을 억제되고, 얼라인 능력이 향상된다. 따라서, 본 발명에 의한 반도체소자의 제조방법으로 형성된 반도체소자는 반도체기판상에 형성된 소정의 소자패턴을 절연시키는 절연막과 상기 소자패턴들을 서로 전기적으로 연결시키는 금속막플러그를 포함하는 셀부와, 상기 셀부를 둘러싸며 상기 셀부내의 절연막과 동일한 절연막에 대하여 상기 금속막플러그 형성을 위한 콘택홀 형성과 동일한 식각과정에 의해 식각형성된 배선용 각종 요철패턴이 구비되는 페리부로 이루어지는 반도체소자에 있어서, 상기 페리부의 요철패턴 내에는 상기 금속막플러그를 형성시 상기 금속막플러그를 형성하는 금속막이 존재하지 않는 요철패턴이 적어도 하나 이상 존재할 수 있다.
이것은 본 발명에 의해서만 나타나는 것으로서 종래의 공정방법과 구별되는 특징중의 하나이다. 또한 반도체기판의 마이크로스크레치 및 상기 반도체기판의 브로큰 등의 문제를 해결할 수 있다.
또한 상기 반도체기판의 회전력과 상기 식각액 조성물의 공급량, 분사압력, 노즐의 붐스윙의 변화 등을 조정함으로서 식각특성을 쉽게 가변시킬 수 있다.
또한, 종래와 같이 층간절연막을 평탄화시키지 않고서도 양호한 텅스텐 플러그를 형성할 수 있기 때문에 생산성을 향상시킬 수 있으며, 다층구조 형성을 효과적으로 할 수 있다.
도16은 본 발명에 의한 반도체소자의 제조방법으로 형성한 다층구조를 보여준다. 도16에서 보는 바와 같이 도15에서 플러그 형성방법을 연속하여 수행하여 종래의 CMP공정을 수행하지 않고서도 원하는 다층구조(F, S, T)를 형성할 수 있다. 즉, 제 1 층구조(F) 상에 제 2 층구조(S) 형성 후, 평탄화공정의 수행없이도 효율적으로 제 3 층구조(T)를 효과적으로 있다. 여기서 다층구조는 제 3 층구조로 한정하는 것은 아니다. 이는 본 발명의 효과중의 하나로서 반도체소자의 제조방법을 단순하게 하여 생산성을 향상시킬 수 있다.
(제2실시예)
현재 반도체소자의 고집적화에 따라 콘택홀의 깊이는 깊어지고 직경은 작아져 상기 콘택홀 내부로 박막을 충진하는 것이 더욱 어려워지고 있다. 따라서, 상기 콘택홀이 형성될 지점에 패드를 형성시켜 상기 콘택홀의 깊이를 줄여 상기 콘택홀의 프로파일을 향상시킬 수 있다.
상기 목적을 달성하기 위한 본 발명에 의한 반도체소자의 제조방법은 절연막내에 콘택홀이 형성되어 있는 구조물상에 상기 콘택홀을 매몰시키며 상기 절연막상에 소정의 두께를 갖는 폴리실리콘막을 형성하는 단계 및 상기 폴리실리콘막이 상기 콘택홀내에만 존재하고 상기 절연막 상에는 잔류하지 않도록 상기 폴리실리콘막을 소정의 식각액 조성물을 사용하여 스핀식각하는 단계를 구비하여 이루어진다.
상기 콘택홀은 반도체기판상에 형성된 특정의 도전층상에 형성될 수 있으며, 상기 반도체기판상에 직접 형성될 수 있다.
상기 식각액 조성물은 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 탈이온수를 소정의 비율로 혼합한 것일 수 있다. 상기 식각액 조성물은 산화제 질산(HNO3) 3 내지 60 중량％, 증강제 불화수소(HF) 0.06 내지 30 중량％ 및 잔량으로 탈이온수가 포함된 것 일 수 있으며, 바람직하게는 산화제 질산(HNO3) 8 내지 45 중량％, 증강제 불화수소(HF) 0.3 내지 12 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 식각액 조성물에 대한 상기 폴리실리콘막의 식각속도는 30 내지 48000 Å/min일 수 있다. 상기 스핀식각공정시의 식각액 조성물의 공정온도는 20 내지 90℃ 사이에서 유지되는 것이 바람직하며, 상기 스핀식각은 스핀 스프레이(Spin Spary)방법에 의해 수행될 수 있다.
상기 스프레이되는 식각액 조성물의 분사량은 0.1 내지 2.5 ℓ/min일 수 있으며, 상기 식각액 조성물을 스프레이하는 노즐의 붐스윙(Boom Swing)은 -80 내지 80일 수 있다. 상기 스핀 스프레이 방법에서 사용되는 스핀척의 회전속도는 200 내지 5000 RPM일 수 있다.
도17 내지 도21는 본 발명의 반도체소자의 제조방법에 따라 폴리실리콘 플러그를 통한 셀패드형성 공정을 설명하기 위한 공정단면도들이다.
먼저 반도체기판(250) 상의 게이트전극(256) 상에 제 1 절연막(258)을 형성하는 단계로서, 도17을 참조하면 셀(Cell)간의 소자분리를 목적으로하는 트렌치분리막(252)에 의해 활성영역 및 비활성영역으로 구분되어지는 반도체기판(250) 상에 스페이서(254)로 둘러쌓이며, 소정간격 이격되는 복수의 게이트전극(256) 상에 제 1 절연막(258)을 형성한다. 즉, 상기 게이트전극(256) 사이에 셀패드의 형성시 상기 셀패드간의 절연을 위한 제 1 절연막(258)을 형성한다. 상기 제 1 절연막(258)은 BPSG일 수 있다.
계속하여 상기 제 1 절연막(258)을 평탄화시켜 제 2 절연막(259)을 형성시키는 단계로서, 도18를 참조하면 상기 제 1 절연막(258)을 CMP공정을 수행함으로서 평탄화시킨다.
계속하여 상기 평탄화된 제 2 절연막(259)에 콘택홀(260)을 형성하는 단계로서, 도19을 참조하면, 상기 평탄화된 제 2 절연막(259) 상에 상기 게이트전극(256) 및 반도체기판(250)이 노출되도록 상기 콘택홀(260)을 형성한다. 즉, 상기 평탄화된 제 2 절연막(259) 상에 포토레지스트를 도포한 후, 통상의 사진공정을 수행하여 포토레지스트 패턴을 형성한 다음, 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 콘택홀(260)을 형성한다.
계속해서 상기 콘택홀(260) 상에 폴리실리콘막(262)을 형성하는 단계로서, 도20를 참조하면 상기 콘택홀(260)을 매몰시키며 상기 제 2 절연막(259) 상에 소정두께로 폴리실리콘막(262)을 형성한다.
계속해서 상기 폴리실리콘막(262)을 스핀식각하여 폴리실리콘 플러그(263)를 형성하는 단계로서, 도21 참조하면 상기 제 2 절연막(259)의 상부 표면이 노출되고 상기 폴리실리콘막(262)이 상기 콘택홀(260)내에 존재하도록 상기 절연막(258) 상의 폴리실리콘막(262)을 산화제 질산(HNO3) 3 내지 60 중량％, 증강제 불화수소(HF) 0.06 내지 30 중량％ 및 잔량으로 탈이온수가 포함된 것 일 수 있으며, 바람직하게는 산화제 질산(HNO3) 8 내지 45 중량％, 증강제 불화수소(HF) 0.3 내지 12 중량％ 및 잔량으로 탈이온수가 포함된 식각액 조성물을 사용하여 스핀식각한다.
상기 폴리실리콘막(262)이 형성되어 있는 상기 반도체기판(250)을 스핀척 상에 위치시키고 상기 반도체기판(250) 표면으로 상기 산화제 질산(HNO3) 8 내지 45 중량％, 증강제 불화수소(HF) 0.3 내지 12 중량％ 및 잔량으로 탈이온수가 포함된 시각액 조성물을 분사시키면서 상기 스핀척을 소정의 회전속도로 회전시켜 상기 폴리실리콘막(262)을 식각한다. 상기 식각액 조성물의 공정온도는 20 내지 90℃이며, 상기 식각액 조성물의 노즐을 통한 분사량은 0.1 내지 2.5 ℓ/min이며, 상기 노즐의 붐스윙(Boom Swing)은 -80 내지 80이며, 상기 식각액 조성물의 사용시 스핀척의 회전속도는 200 내지 5000 RPM일 수 있다.
상기 식각액 조성물의 폴리실리콘막(262)의 식각속도는 30 내지 48000 Å/min일 수 있다. 상기 공정시간은 상기 폴리실리콘막(262)의 두께에 따라 다르며, 공정조건에 따라 조정할 수 있다. 상기와 같이 형성된 폴리실리콘 플러그(263)는 후속공정의 셀패드로 작용한다.
(제3실시예)
현재 반도체소자의 고집적화에 따른 다층구조에 의해 소자패턴이 형성되는 셀(Cell)부와 셀부 사이의 페리부와는 단차는 더욱 커지고 있는 상황이다. 따라서, 상기 단차가 증가함에 따라 사진공정에서 상기 단차의 상층과 하층의 노광 포커스를 맞추기가 어려워 정확한 패턴 형성을 하기가 어려워지고 있다. 그러므로, 상기 단차를 제거하기 위하여 웨이퍼의 평탄화 기술의 중요성이 대두되고 있다.
상기 단차를 최소화하기 위한 실시예로서 본 발명에 따른 반도체소자의 제조방법은 특정의 단차가 형성되어 있는 하부구조상에 상기 하부구조의 단차보다 두껍게 층간절연막을 형성하는 단계 및 상기 층간절연막을 소정의 식각액 조성물을 사용하여 스핀식각하여 평탄화하는 단계를 구비하여 이루어진다. 상기 층간절연막은 산화막일 수 있다.
상기 식각액 조성물은 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 탈이온수를 소정의 비율로 혼합한 것일 수 있다.
상기 식각액 조성물은 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.05 내지 25 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있으며, 바람직하게는 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.5 내지 12 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있다.
상기 식가액 조성물에 대한 상기 산화막의 식각속도는 30 내지 52000 Å/min일 수 있다.
상기 식각액 조성물의 공정온도는 20 내지 90℃가 바람직하며, 상기 스핀식각방법은 스핀스프레이(Spin Spary)방법일 수 있으며, 상기 스프레이되는 식각액 조성물의 분사량은 0.1 내지 2.5 ℓ/min이 바람직하다.
상기 식각액 조성물을 스프레이하는 노즐의 붐스윙(Boom Swing)은 -80 내지 80일 수 있으며, 상기 스핀 스프레이 방법에서 사용되는 스핀척의 회전속도는 200 내지 5000 RPM이 바람직하다.
도22 내지 도26는 본 발명의 단차를 최소화하기 위한 반도체소자의 제조방법을 설명하기 위한 공정단면도들이다.
먼저 도22를 참조하면, 공정의 진행으로 반도체기판(270) 상에 커페시터극(272) 등이 형성된 반도체소자의 단차를 나타내는 단면도이다. 소자패턴이 형성되는 셀부(C)와 페리부(P)에 소정의 단차(H)가 형성되어 있다. 상기 단차(H)는 후속공정에서 층간절연막의 형성 후, 상기 층간절연막 상에 소자패턴을 형성시 사진공정에서 상기 단차(H)의 하부와 상부를 동시에 만족시키는 최적의 포커스를 맞추기가 어려워 상기 소자패턴에 불량이 발생한다.
도23은 상기 단차(H)가 형성되어 있는 반도체기판(270) 상에 층간절연막으로서 제 1 산화막(274)을 상기 단차(H)보다 두껍게 형성시킨 단면도이다. 즉, 상기 제 1 산화막(274)을 상기 단차(H)가 상쇄하도록 두껍게 형성한다. 상기 제 1 산화막(274)은 BPSG막일 수 있으며, 상기 BPSG막으로 제한하는 것은 아니다. 상기 BPSG막은 화학기상증착(CVD : Chemical Vapour Deposition)방법에 의해 형성시킬 수 있으며, 특히, 저압화학기상증착에 의해 균일한 BPSG막을 형성할 수 있다.
도23은 상기 제 1 산화막(274)을 플로우 평탄화시켜 제 2 산화막(275)을 형성시킨 것을 나타내는 단면도이다. 상기 제 1 산화막(274)을 750℃ 이상의 고온에서 플로우시켜 단차를 최소화하기 위하여 플로우 평탄화시킨다. 이때 셀부(C)의 상기 제 2 산화막(275)의 두께(L2)는 본래의 상기 제 1 산화막(274) 두께보다 낮아졌으며, 단차형성의 경사각 θ1도 완만하다. 그러나 상기 고온 플로우 평탄화에는 한계를 갖는다.
도24는 상기 플로우 평탄화시킨 제 2 산화막(275)을 스핀식각방법을 사용하여 평탄화시켜 제 3 산화막(276)을 형성시킨 것을 나타내는 단면도이다. 상기 상기 플로우 평탄화시킨 제 2 산화막(275)을 갖는 반도체기판(270)을 상기 도9의 스핀척(212) 상에 위치시킨 후, 상기 노즐을 통하여 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.05 내지 25 중량％ 및 잔량으로 탈이온수가 포함된 것일 수 있으며, 바람직하게는 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.5 내지 12 중량％ 및 잔량으로 탈이온수가 포함된 식각액 조성물을 0.1 내지 2.5 ℓ/min로 분사시키면서 상기 스핀척(212)을 회전시켜 상기 제 2 산화막(275)을 평탄화한다. 이때 상기 식각액 조성물의 공정온도는 20 내지 90℃이며, 상기 스핀척(212)의 회전속도는 200 내지 5000 RPM이며, 식각속도는 30 내지 52000 Å/min일 수 있다. 상기 공정시간은 상기 제 2 산화막(275)의 두께에 따라 다르며, 공정조건에 따라 조정할 수 있다. 따라서, 상기 스핀식각에 의해 평탄화된 상기 제 3 산화막(276)을 도24의 제 2 산화막(275)과 비교하여보면 L1 < L3 및 θ1 > θ2로서 스핀식각에 의한 평탄화를 수행함으로서 단차를 최소화할 수 있었다. 상기 스핀척의 회전속도를 증가시킬 수록 θ2가 작아져 단차는 더욱 최소화된다. 상기 회전속도는 무한정 증가에는 한계가 있으므로 본 발명에서 언급하는 회전속도의 증가는 상기 식각액 조성물과 산화막의 반응이 충분히 존재하는 범위를 언급한다. 상기 습식식각에 의하여 제거되는 산화막의 두께는 L2 - L4이다.
도26은 상기 스핀식각에 의해 평탄화된 제 3 산화막(276) 상에 포토레지스트패턴(278)이 형성된 것을 나타내는 단면도이다. 상기 제 3 산화막(276) 상에 포토레지스트를 도포한 후, 사진공정을 수행하여 상기 포토레지스패턴(278)을 형성한다.
따라서, 상기와 같이 본래의 제 1 산화막(274)의 상부와 하부의 단차(H)를 최소화시키므로서 후속공정의 사진공정에서 촛점심도(DOF : Depth Of Focus)를 향상시킬 수 있다.
상술한 바와 같이 제 1 실시예, 제 2 실시예 및 제 3 실시예들이 나타내는 본 발명에 대한 효과를 살펴보면, 상기 금속막 플러그, 폴리실리콘 플러및 층간절연막의 단차최소화 공정시 종래의 CMP방법처럼 반도체기판을 연마패드에 접촉시킨 상태에서 연마제를 공급하면서 연마기를 사용하여 회전운동시키며 물리화학적으로 반도체기판을 전면 연마하는 방법과는 달리 특정의 식각액 조성물울 사용하여 스핀식각방법을 이용함으로서 공정을 단순화시킬 수 있고, 저가의 장비 및 식각액 조성물을 사용함으로서 원가절감을 실현시킬 수 있다.
또한, 텅스텐 플러그 제조시 절연막을 평탄화시키지 않고서도 양호한 텅스텐 플러그를 형성할 수 있기 때문에 생산성을 향상시킬 수 있다. 그리고 얼라인마크 및 스크라이브 라인 상의 각종 요철패턴 등과 같은 텅스텐막 두께의 4배 이상의 크기를 갖는 홀패턴부의 텅스텐막이 식각과정에서 모두 제거되어 후공정의 파티클발생을 억제하고, 얼라인 능력이 향상되며, 연마제에 의한 반도체기판의 마이크로스크레치 등의 문제를 해결할 수 있다. 그리고 상기 반도체기판의 회전력과 상기 식각액 조성물의 공급량, 분사압력, 노즐의 붐스윙의 변화 등을 조정함으로서 식각특성을 쉽게 가변시킬 수 있는 효과가 있다.
따라서, 반도체소자 제조시 제조공정의 단순화, 소자의 신뢰성 향상 및 제조공정의 원가를 절감시킬 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (53)

  1. 절연막내에 콘택홀이 형성되어 있는 구조물상에 상기 콘택홀을 매몰시키며 상기 절연막상에 소정의 두께를 갖는 금속막을 형성하는 단계; 및
    상기 금속막이 상기 콘택홀내에만 존재하고 상기 절연막 상에는 잔류하지 않도록 상기 금속막을 소정의 식각액 조성물을 사용하여 스핀식각하는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 금속막으로 텅스텐막 또는 구리막을 형성할 수 있는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 콘택홀은 반도체기판상에 형성된 특정의 도전층상에 형성된 것임을 특징으로 하는 상기 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 콘택홀은 반도체기판상에 직접 형성된 것임을 특징으로 하는 상기 반도체소자의 제조방법.
  5. 제 2 항에 있어서,
    상기 구조물상에 텅스텐막을 형성하기 전에 상기 콘택홀을 포함하여 상기 구조물 전면상에 경계금속막을 형성시키는 단계를 더 구비하는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 경계금속막은 Ti, TiN 또는 Ti/TiN인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 식각액 조성물은 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 탈이온수(Deionized Water)를 소정의 비율로 혼합한 것임을 특징으로 하는 상기 반도체소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 식각액 조성물은 산화제 질산(HNO3) 3 내지 55 중량％, 증강제 불화수소(HF) 0.2 내지 35 중량％ 및 잔량으로 탈이온수가 포함되어 이루어지는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 식각액 조성물에 대한 상기 텅스텐막의 식각속도는 70 내지 22000 Å/min인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  10. 제 8 항에 있어서,
    상기 식각액 조성물은 바람직하게 산화제 질산(HNO3) 10 내지 45 중량％, 증강제 불화수소(HF) 1 내지 24 중량％ 및 잔량으로 탈이온수가 포함되어 이루어지는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  11. 제 7 항에 있어서,
    상기 식각액 조성물은 산화제 과산화수소(H2O2) 0.2 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 30 중량％ 및 잔량으로 탈이온수가 포함되어 이루어지는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 식각액 조성물의 텅스텐막의 식각속도는 30 내지 12000 Å/min인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  13. 제 11 항에 있어서,
    상기 식각액 조성물은 바람직하게 산화제 과산화수소(H2O2) 1 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 29 중량％ 및 잔량으로 탈이온수가 포함되어 이루어지는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  14. 제 7 항에 있어서,
    상기 스핀식각공정시의 식각액 조성물의 공정온도는 20 내지 90℃ 사이에서 유지되는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  15. 제 1 항에 있어서,
    상기 스핀식각은 스핀 스프레이(Spin Spary)방법에 의해 수행되는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  16. 제 15 항에 있어서,
    상기 스프레이되는 식각액 조성물의 분사량은 0.1 내지 2.5 ℓ/min인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  17. 제 15 항에 있어서,
    상기 식각액 조성물을 스프레이하는 노즐의 붐스윙(Boom Swing)은 -80 내지 80인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  18. 제 15 항에 있어서,
    상기 스핀 스프레이 방법에서 사용되는 스핀척의 회전속도는 200 내지 5000 RPM인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  19. 제 1 항에 있어서,
    상기 텅스텐막의 스핀식각 단계는 둘이상의 단계로 나누어 수행하는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  20. 제 19 항에 있어서,
    상기 텅스텐막의 식각은 식각속도가 빠른 식각액 조성물을 사용하여 식각할 텅스텐막 두께의 40 내지 95％를 식각하는 제 1 식각단계; 및
    상기 제1식각단계 후, 상기 제1식각단계에서 사용하는 식각액 조성물보다 식각속도가 느린 식각액 조성물을 사용하여 식각할 텅스텐막의 잔여부분을 식각하는 제 2 식각단계;
    로 이루어진 것을 특징으로 하는 상기 반도체소자의 제조방법.
  21. 절연막내에 콘택홀이 형성되어 있는 구조물상에 상기 콘택홀을 매몰시키며 상기 절연막상에 소정의 두께를 갖는 폴리실리콘막을 형성하는 단계; 및
    상기 폴리실리콘막이 상기 콘택홀내에만 존재하고 상기 절연막 상에는 잔류하지 않도록 상기 폴리실리콘막을 소정의 식각액 조성물을 사용하여 스핀식각하는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
  22. 제 21 항에 있어서,
    상기 콘택홀은 반도체기판상에 형성된 특정의 도전층상에 형성된 것임을 특징으로 하는 상기 반도체소자의 제조방법.
  23. 제 21 항에 있어서,
    상기 콘택홀은 반도체기판상에 직접 형성된 것임을 특징으로 하는 상기 반도체소자의 제조방법.
  24. 제 21 항에 있어서,
    상기 식각액 조성물은 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 탈이온수를 소정의 비율로 혼합한 것임을 특징으로 하는 상기 반도체소자의 제조방법.
  25. 제 24 항에 있어서,
    상기 식각액 조성물은 산화제 질산(HNO3) 3 내지 60 중량％, 증강제 불화수소(HF) 0.06 내지 30 중량％ 및 잔량으로 탈이온수가 포함되어 이루어지는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  26. 제 25 항에 있어서,
    상기 식각액 조성물에 대한 상기 폴리실리콘막의 식각속도는 30 내지 48000 Å/min인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  27. 제 25 항에 있어서,
    상기 식각액 조성물은 바람직하게 산화제 질산(HNO3) 8 내지 45 중량％, 증강제 불화수소(HF) 0.3 내지 12 중량％ 및 잔량으로 탈이온수가 포함되어 이루어지는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  28. 제 21 항에 있어서,
    상기 스핀식각공정시의 식각액 조성물의 공정온도는 20 내지 90℃ 사이에서 유지되는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  29. 제 21 항에 있어서,
    상기 스핀식각은 스핀 스프레이(Spin Spary)방법에 의해 수행되는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  30. 제 29 항에 있어서,
    상기 스프레이되는 식각액 조성물의 분사량은 0.1 내지 2.5 ℓ/min인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  31. 제 29 항에 있어서,
    상기 식각액 조성물을 스프레이하는 노즐의 붐스윙(Boom Swing)은 -80 내지 80인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  32. 제 29 항에 있어서,
    상기 스핀 스프레이 방법에서 사용되는 스핀척의 회전속도는 200 내지 5000 RPM인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  33. 특정의 단차가 형성되어 있는 하부구조상에 상기 하부구조의 단차보다 두껍게 층간절연막을 형성하는 단계;
    상기 층간절연막을 소정의 식각액 조성물을 사용하여 스핀식각하여 평탄화하는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
  34. 제 33 항에 있어서,
    상기 층간절연막은 산화막인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  35. 제 33 항에 있어서,
    상기 식각액 조성물은 H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 탈이온수를 소정의 비율로 혼합한 것을 특징으로 하는 상기 반도체소자의 제조방법.
  36. 제 35 항에 있어서,
    상기 식각액 조성물은 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.05 내지 25 중량％ 및 잔량으로 탈이온수가 포함되어 이루어지는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  37. 제 34 항에 있어서,
    상기 식각액 조성물의 산화막의 식각속도는 30 내지 52000 Å/min인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  38. 제 36 항에 있어서,
    상기 식각액 조성물은 바람직하게 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.5 내지 12 중량％ 및 잔량으로 탈이온수가 포함되어 이루어지는 것을 특징으로 하는 상기 반도체소자의 제조방법.
  39. 제 33 항에 있어서,
    상기 식각액 조성물의 공정온도는 20 내지 90℃인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  40. 제 33 항에 있어서,
    상기 스핀식각방법은 스핀스프레이(Spin Spary)방법인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  41. 제 40 항에 있어서,
    상기 스프레이되는 식각액 조성물의 분사량은 0.1 내지 2.5 ℓ/min인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  42. 제 40 항에 있어서,
    상기 식각액 조성물을 스프레이하는 노즐의 붐스윙(Boom Swing)은 -80 내지 80인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  43. 제 39 항에 있어서,
    상기 스핀 스프레이 방법에서 사용되는 스핀척의 회전속도는 200 내지 5000 RPM인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  44. H2O2, O2, IO4 -, BrO3, ClO3, S2O8 -, KIO3, H5IO6, KOH 및 HNO3로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 산화제(Oxidant), HF, NH4OH, H3PO4, H2SO4, HCl로 이루어진 그룹 중에서 선택되어진 적어도 하나 이상의 증강제(Enhancer) 및 완충액(Buffer Solution)이 소정의 비율로 혼합되어 이루어진 것을 특징으로 하는 반도체소자 제조용 식각액 조성물.
  45. 제 44 항에 있어서,
    상기 식각액 조성물은 반도체기판상의 특정 피식각물질상에 스프레이하여 스핀식각시 사용되는 것임을 특징으로 하는 상기 반도체소자 제조용 식각액 조성물.
  46. 제 45 항에 있어서,
    상기 피식각물질은 텅스텐막(Tungsten Film), 구리막(Copper Film), 폴리실리콘막(Polysilicon Film) 또는 산화막(Oxide Flim)인 것을 특징으로 하는 상기 반도체소자 제조용 식각액 조성물.
  47. 제 44 항에 있어서,
    상기 완충액(Buffer Solution)은 상기 식각액 조성물의 농도, 온도 및 콘택앵글을 제어하는 것으로 탈이온수(Deionized Water)인 것을 특징으로 하는 상기 반도체소자 제조용 식각액 조성물.
  48. 반도체기판상의 특정 피식각물질을 스핀식각할 수 있도록 산화제 질산(HNO3) 0 내지 60 중량％, 증강제 불화수소(HF) 0.05 내지 35 중량％ 및 잔량으로 탈이온수가 포함되어 이루어지는 것을 특징으로 하는 반도체소자 제조용 식각액 조성물.
  49. 제 48 항에 있어서,
    상기 식각액 조성물에 의해 식각되는 피식각물질은 텅스텐막, 구리막, 폴리실리콘막 또는 산화막인 것을 특징으로 하는 상기 반도체소자 제조용 식각액 조성물.
  50. 반도체기판상의 특정 피식각물질을 스핀식각할 수 있도록 산화제 과산화수소(H2O2) 0.2 내지 30 중량％, 증강제 수산화암모늄(NH4OH) 0 내지 30 중량％, 잔량으로 탈이온수가 포함되어 이루어지는 것을 특징으로 하는 반도체소자 제조용 식각액 조성물.
  51. 제 50 항에 있어서,
    상기 식각액 조성물에 의해 식각되는 피식각물질은 텅스텐막 또는 구리막인 것을 특징으로 하는 상기 반도체소자 제조용 식각액 조성물.
  52. 반도체기판상에 형성된 소정의 소자패턴을 절연시키는 절연막과 상기 소자패턴들을 서로 전기적으로 연결시키는 금속막플러그를 포함하는 셀부와, 상기 셀부를 둘러싸며 상기 셀부내의 절연막과 동일한 절연막에 대하여 상기 금속막플러그 형성을 위한 콘택홀 형성과 동일한 식각과정에 의해 식각형성된 배선용 각종 요철패턴이 구비되는 페리부로 이루어지는 반도체소자에 있어서,
    상기 페리부의 요철패턴 내에는 상기 금속막플러그를 형성시 상기 금속막플러그를 형성하는 금속막이 존재하지 않는 요철패턴이 적어도 하나 이상 존재하는 것을 특징으로 하는 반도체소자.
  53. 제 52 항에 있어서,
    상기 금속막은 텅스텐막 또는 구리막인 것을 특징으로 하는 상기 반도체소자.
KR1019980031544A 1998-06-25 1998-08-03 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자 KR100271769B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1019980031544A KR100271769B1 (ko) 1998-06-25 1998-08-03 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자
US09/325,389 US6232228B1 (en) 1998-06-25 1999-06-04 Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
DE19928570A DE19928570B4 (de) 1998-06-25 1999-06-22 Verfahren zur Herstellung von Halbleitervorrichtungen
NL1012430A NL1012430C2 (nl) 1998-06-25 1999-06-24 Werkwijze voor het vervaardigen van halfgeleidereenheden, een etssamenstelling voor het vervaardigen van halfgeleidereenheden, en daarmee verkregen halfgeleidereenheden.
JP17850599A JP4180741B2 (ja) 1998-06-25 1999-06-24 半導体素子の製造方法
TW087112709A TW478130B (en) 1998-06-25 1999-06-25 Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made thereby
US09/765,407 US20010006246A1 (en) 1998-06-25 2001-01-22 Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
JP2004310392A JP4343084B2 (ja) 1998-06-25 2004-10-26 半導体素子の製造方法
JP2004310391A JP2005057304A (ja) 1998-06-25 2004-10-26 半導体素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980024232 1998-06-25
KR19980024232 1998-06-25
KR1019980031544A KR100271769B1 (ko) 1998-06-25 1998-08-03 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자

Publications (2)

Publication Number Publication Date
KR20000004840A true KR20000004840A (ko) 2000-01-25
KR100271769B1 KR100271769B1 (ko) 2001-02-01

Family

ID=26633814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980031544A KR100271769B1 (ko) 1998-06-25 1998-08-03 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자

Country Status (5)

Country Link
JP (3) JP4180741B2 (ko)
KR (1) KR100271769B1 (ko)
DE (1) DE19928570B4 (ko)
NL (1) NL1012430C2 (ko)
TW (1) TW478130B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372647B1 (ko) * 2000-10-13 2003-02-19 주식회사 하이닉스반도체 다마신 금속게이트 형성방법
KR100641950B1 (ko) * 2000-06-27 2006-11-02 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
KR100860367B1 (ko) * 2006-08-21 2008-09-25 제일모직주식회사 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액
KR100881388B1 (ko) * 2002-11-04 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7780868B2 (en) 2006-09-07 2010-08-24 Siltronic Ag Alkaline etching solution for semiconductor wafers and alkaline etching method

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240424B2 (ja) * 1998-10-23 2009-03-18 エルジー ディスプレイ カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法
US20010054706A1 (en) * 1999-07-19 2001-12-27 Joseph A. Levert Compositions and processes for spin etch planarization
JP2002043201A (ja) * 2000-07-28 2002-02-08 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
WO2002044763A2 (en) * 2000-11-28 2002-06-06 Lightcross, Inc. Formation of a smooth surface on an optical component
JP3609761B2 (ja) 2001-07-19 2005-01-12 三洋電機株式会社 半導体装置の製造方法
KR100536593B1 (ko) * 2002-12-05 2005-12-14 삼성전자주식회사 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법
JP4355201B2 (ja) * 2003-12-02 2009-10-28 関東化学株式会社 タングステン金属除去液及びそれを用いたタングステン金属の除去方法
US7351642B2 (en) 2005-01-14 2008-04-01 Infineon Technologies Richmond, Lp Deglaze route to compensate for film non-uniformities after STI oxide processing
KR100624089B1 (ko) 2005-07-12 2006-09-15 삼성전자주식회사 패턴 형성 방법, 이를 이용한 다중게이트 산화막 및 플래쉬메모리 셀의 제조 방법
KR101264421B1 (ko) 2005-12-09 2013-05-14 동우 화인켐 주식회사 금속막 식각용액
EP1981072A4 (en) * 2006-01-31 2009-01-21 Sumco Corp METAL PROCESS FOR SINGLE WAFER
JP4906417B2 (ja) 2006-07-11 2012-03-28 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8623236B2 (en) 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
JP5047881B2 (ja) * 2007-07-13 2012-10-10 東京応化工業株式会社 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
JP5439466B2 (ja) * 2011-12-26 2014-03-12 富士フイルム株式会社 シリコンエッチング方法、これに用いられるシリコンエッチング液、及びそのキット
KR101554190B1 (ko) 2011-12-27 2015-09-18 후지필름 가부시키가이샤 반도체 기판 제품의 제조방법 및 이것에 이용되는 에칭방법
JP2014146623A (ja) * 2013-01-25 2014-08-14 Fujifilm Corp 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法
JP6454605B2 (ja) * 2015-06-01 2019-01-16 東芝メモリ株式会社 基板処理方法および基板処理装置
JP6917807B2 (ja) * 2017-07-03 2021-08-11 東京エレクトロン株式会社 基板処理方法
JP7398969B2 (ja) 2019-03-01 2023-12-15 東京エレクトロン株式会社 基板処理方法、基板処理装置および記憶媒体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5217995B2 (ko) * 1972-02-18 1977-05-19
JPS524140A (en) * 1975-06-28 1977-01-13 Victor Co Of Japan Ltd Data presentation system
US4345969A (en) * 1981-03-23 1982-08-24 Motorola, Inc. Metal etch solution and method
US4415606A (en) * 1983-01-10 1983-11-15 Ncr Corporation Method of reworking upper metal in multilayer metal integrated circuits
US4806504A (en) * 1986-09-11 1989-02-21 Fairchild Semiconductor Corporation Planarization method
GB2212979A (en) * 1987-12-02 1989-08-02 Philips Nv Fabricating electrical connections,particularly in integrated circuit manufacture
US4804438A (en) * 1988-02-08 1989-02-14 Eastman Kodak Company Method of providing a pattern of conductive platinum silicide
JPH0322428A (ja) * 1989-06-19 1991-01-30 Nec Kyushu Ltd 半導体装置の製造装置
US5279704A (en) * 1991-04-23 1994-01-18 Honda Giken Kogyo Kabushiki Kaisha Method of fabricating semiconductor device
US5486234A (en) * 1993-07-16 1996-01-23 The United States Of America As Represented By The United States Department Of Energy Removal of field and embedded metal by spin spray etching
US5340437A (en) * 1993-10-08 1994-08-23 Memc Electronic Materials, Inc. Process and apparatus for etching semiconductor wafers
KR950019922A (ko) * 1993-12-28 1995-07-24 김주용 다결정실리콘 습식식각용액
US5449639A (en) * 1994-10-24 1995-09-12 Taiwan Semiconductor Manufacturing Company Ltd. Disposable metal anti-reflection coating process used together with metal dry/wet etch
JP3459137B2 (ja) * 1995-04-06 2003-10-20 日曹エンジニアリング株式会社 枚葉式スピンエッチング方法
US5863828A (en) * 1996-09-25 1999-01-26 National Semiconductor Corporation Trench planarization technique
KR100205321B1 (ko) * 1996-12-30 1999-07-01 구본준 크랙방지 패턴을 갖는 반도체소자의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641950B1 (ko) * 2000-06-27 2006-11-02 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
KR100372647B1 (ko) * 2000-10-13 2003-02-19 주식회사 하이닉스반도체 다마신 금속게이트 형성방법
KR100881388B1 (ko) * 2002-11-04 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100860367B1 (ko) * 2006-08-21 2008-09-25 제일모직주식회사 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액
US8043525B2 (en) 2006-08-21 2011-10-25 Cheil Industries, Inc. Wet etching solution
US7780868B2 (en) 2006-09-07 2010-08-24 Siltronic Ag Alkaline etching solution for semiconductor wafers and alkaline etching method

Also Published As

Publication number Publication date
KR100271769B1 (ko) 2001-02-01
TW478130B (en) 2002-03-01
JP2005057304A (ja) 2005-03-03
NL1012430C2 (nl) 2004-10-13
DE19928570B4 (de) 2008-04-10
NL1012430A1 (nl) 2000-01-04
JP2005045285A (ja) 2005-02-17
DE19928570A1 (de) 1999-12-30
JP4343084B2 (ja) 2009-10-14
JP4180741B2 (ja) 2008-11-12
JP2000031114A (ja) 2000-01-28

Similar Documents

Publication Publication Date Title
KR100271769B1 (ko) 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자
US6232228B1 (en) Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US6140233A (en) Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby
JP3494275B2 (ja) 絶縁層内に導電性プラグを形成する方法および酸化物材料の化学的・機械的プレーナリゼーション方法
KR100359552B1 (ko) 반도체 기판의 표면 평탄화 처리 방법 및 절연층에서의 전도성 플러그 생성 방법
US6696759B2 (en) Semiconductor device with diamond-like carbon layer as a polish-stop layer
KR100330024B1 (ko) 금속ｃｍｐ공정에 의한 균열과 부식을 방지할 수 있는반도체소자의 제조방법
US20040253809A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
WO2003017330A2 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
KR100350111B1 (ko) 반도체 장치의 배선 및 이의 제조 방법
US6251789B1 (en) Selective slurries for the formation of conductive structures
JP2004363191A (ja) 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法
KR100269334B1 (ko) 반도체장치의 배선 형성방법
US6274480B1 (en) Method of Fabricating semiconductor device
US7074702B2 (en) Methods of manufacturing semiconductor devices
KR100433937B1 (ko) 반도체 소자의 평탄화 방법
KR100623611B1 (ko) 반도체소자의 화학적기계적연마 방법
KR100332123B1 (ko) 반도체 소자의 연마 방법
TW202125753A (zh) 半導體裝置
KR100310172B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR20010058992A (ko) 화학적기계적 연마 방법을 이용한 반도체 소자 제조 방법
KR20040001917A (ko) 반도체 소자의 평탄화 방법
KR20010061011A (ko) 반도체 소자의 제조 방법
KR20000051036A (ko) 화학 기계적 연마에 의해서 절연막 표면에 발생되는 스크래치에
KR19980048212A (ko) 절연막 평탄화를 이용한 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110729

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee