KR100623611B1 - 반도체소자의 화학적기계적연마 방법 - Google Patents
반도체소자의 화학적기계적연마 방법 Download PDFInfo
- Publication number
- KR100623611B1 KR100623611B1 KR1020000077855A KR20000077855A KR100623611B1 KR 100623611 B1 KR100623611 B1 KR 100623611B1 KR 1020000077855 A KR1020000077855 A KR 1020000077855A KR 20000077855 A KR20000077855 A KR 20000077855A KR 100623611 B1 KR100623611 B1 KR 100623611B1
- Authority
- KR
- South Korea
- Prior art keywords
- chemical mechanical
- plug
- polishing
- mechanical polishing
- film
- Prior art date
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000000126 substance Substances 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000002002 slurry Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims abstract description 37
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 14
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 229910020203 CeO Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims 1
- -1 Cl 2 Chemical compound 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 239000012535 impurity Substances 0.000 description 7
- 239000000356 contaminant Substances 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010979 pH adjustment Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 웨이퍼내 평탄도를 균일하게 유지하도록 한 반도체소자의 화학적기계적연마 방법에 관한 것으로, 반도체기판상에 최상층에 마스크질화막을 포함하는 적층구조의 도전층패턴을 형성하는 단계, 상기 도전층패턴을 포함한 반도체기판상에 플러그용 도전막을 형성하는 단계, 상기 마스크질화막과 상기 플러그용 도전막간의 연마선택비가 우수한 슬러리를 이용하여 상기 플러그용 도전막을 화학적기계적연마하는 단계, 상기 연마된 플러그용 도전막을 선택적으로 제거하여 자기정렬콘택된 플러그를 형성하는 단계, 상기 플러그가 형성된 반도체기판상에 층간절연막을 형성하는 단계, 및 상기 마스크질화막이 드러날때까지 세리아계 슬러리를 이용하여 상기 층간절연막을 화학적기계적연마하는 단계를 포함하여 이루어진다.
화학적기계적연마, 플러그, 마스크질화막, 디싱
Description
도 1a 내지 도 1b는 종래기술에 따른 화학적기계적연마 방법을 도시한 도면,
도 2a 내지 도 2b는 본 발명의 실시예에 따른 화학적기계적연마 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 도전층패턴
23 : 스페이서 24 : 스페이서
25 : 불순물접합층 26 : 플러그용 실리콘
28 : 층간절연막
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 고연마선택비 슬러 리를 이용한 반도체소자의 화학적기계적연마 방법에 관한 것이다.
최근에, 반도체 소자의 집적도가 증가하면서 다층 배선 공정이 실용화됨에 따라, 포토리소그래피(Photolithography) 공정의 마진을 확보하고 배선 길이를 최소화하기 위하여 평탄화(Planarization) 기술이 요구되고 있다. 현재, 하부 구조물을 평탄화시키기 위한 방법으로는 BPSG(Boro-Phospho-Silicate Glass; BPSG)의 리플로우(Reflow), 알루미늄(Al)의 플로우(Flow), SOG(Spin-On Glass; SOG)의 에치백 (Etch-back), 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정 등이 사용되고 있다.
이 중에서, 화학적기계적연마(CMP) 공정은 웨이퍼를 연마하기 위한 연마제인 슬러리(Slurry) 용액 내의 화학적 성분 및 웨이퍼를 연마하는 패드(Pad)와 연마제의 물리적 성분에 의하여 웨이퍼의 표면을 화학적기계적으로 연마하여 평탄화를 실시하는 방법으로서, 리플로우공정이나 에치백 공정으로 달성할 수 없는 넓은 공간 영역의 평탄화 및 저온 평탄화를 달성할 수 있다는 장점 때문에 차세대 반도체 소자에서 유력한 평탄화 기술로 대두되고 있다. 그러나, 슬러리 용액에는 H2O2, pH 조절을 위한 각종 산 또는 염기 등이 포함되어 있으며, 연마제의 주성분은 Al2O3, 실리카(Silica) 등이기 때문에 연마 과정에서 금속이온, 연마제 입자 등의 오염 물질이 흡착될 뿐 아니라 심각하게 손상을 입는 층이 발생되기도 한다. 이와 같이 중금속 오염 입자를 포함하는 오염 물질층과 손상 막질을 제거하기 위해서 CMP 공정 후 세정 공정을 필히 진행하고 있다.
이는 웨이퍼 표면에 오염물질 오염입자가 존재할 경우, 후속 공정시 패턴불량 또는 브릿지 등을 유발시켜 반도체 소자의 수율을 저하시키기 때문이다.
도 1a 내지 도 1b는 종래기술에 따른 반도체소자의 화학적기계적연마 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체기판(11)상에 워드라인 또는 비트라인 등의 다수의 도전층패턴(12), 하드마스크(Hardmask)(13)의 적층구조로 이루어진 패턴을 형성한 후, 도전층패턴(12) 및 하드마스크(13)의 적층구조로 이루어진 패턴의 양측벽에 스페이서(14)를 형성한다. 여기서, 도전층패턴(12)은 텅스텐을 포함한다.
계속해서, 도전층패턴(12) 사이의 반도체기판(11)에 불순물접합층(15)을 형성하는데, 불순물접합층(15)은 LDD(Lightly Doped Drain) 구조일 수 있다. 그리고, 하드마스크(13)는 질화막(Nitride) 또는 산화막(Oxide)일 수 있다.
도전층패턴(12)을 포함한 전면에 폴리실리콘을 증착하고, 자기정렬콘택(Self Aligned Contact; SAC)영역의 폴리실리콘만을 잔류시키기 위해 자기정렬콘택영역을 제외한 영역의 폴리실리콘을 식각하여 불순물접합층(15)에 접하는 폴리실리콘플러그(16)를 형성한다.
도 1b에 도시된 바와 같이, 전면에 층간절연막(17)을 증착한 후 하드마스크(13)를 연마정지막으로 하여 화학적기계적연마하여 인접한 폴리실리콘플러그(16)을 분리시킨다.
이 때, 층간절연막(17)은 산화막을 주로 이용하는데, 이러한 산화막과 폴리실리콘을 화학적기계적연마할 때, 도전층패턴(12) 상부에 사용되는 하드마스크(13) 까지 연마하게 되는데, 장비구조상 발생하는 웨이퍼내 불균일도에 의해서 도전층패턴(12)으로 사용되는 텅스텐(W)이 드러나게 되는 가능성이 크다. 이럴 경우, 연마후 하드마스크(13)로 사용된 질화막 또는 산화막 두께의 과다한 손실(C)로 인해 후속 상부에 형성되는 비트라인콘택(Bitline contact)과의 브릿지(Bridge)를 유발하여 전기적 특성을 떨어뜨리며 수율의 저하를 야기시킬 수 있다.
또한, 화학적기계적연마(CMP) 장비의 특성상 연마후 웨이퍼 모서리 지역이 빨리 연마되는 특성이 있는데, 이 때 게이트 또는 비트라인에 사용된 텅스텐이 과도하게 노출될 수 있으며, 이로 인해 파티클 소스(Particle source)뿐만 아니라 이동하는 이온에 의한 금속불순물 오염의 문제가 있다.
그리고, 연마시 웨이퍼내 완전한 분리를 위해서 어느 정도 과도연마를 하게 되는데, 이 때 폴리실리콘의 디싱(Dishing) 현상(A)이나 층간절연막 디싱 현상(B)에 의한 문제를 노출시켜 공정 마진이 줄어들며 반도체 수율 저하의 주요인으로 작용하는 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 고연마 선택비 슬러리를 사용하여 화학적기계적연마하므로써 웨이퍼내 전면 평탄화가 가능한 반도체소자의 화학적기계적연마 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 반도체소자의 화학적기계적연마 방법은 반도체기판상에 최상층에 마스크질화막을 포함하는 적층구조의 도전층패턴을 형성하는 단계, 상기 도전층패턴을 포함한 반도체기판상에 플러그용 도전막을 형성하는 단계, 상기 마스크질화막과 상기 플러그용 도전막간의 연마선택비가 우수한 슬러리를 이용하여 상기 플러그용 도전막을 화학적기계적연마하는 단계, 상기 연마된 플러그용 도전막을 선택적으로 제거하여 자기정렬콘택된 플러그를 형성하는 단계, 상기 플러그가 형성된 반도체기판상에 층간절연막을 형성하는 단계, 및 상기 마스크질화막이 드러날때까지 세리아계 슬러리를 이용하여 상기 층간절연막을 화학적기계적연마하는 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 상기 플러그용 도전막을 화학적기계적연마하는 단계는, 상기 슬러리의 연마제로서 100㎚∼500㎚ 크기의 SiO2, Al2O3 또는 CeO2 중 어느 하나를 이용하되, 1psi∼10psi의 연마압력과 10rpm∼100rpm의 연마테이블 속도로 이루어지며, 상기 슬러리 연마제의 농도를 1wt%∼20wt%로 조절하고 pH를 2∼13으로 유지하여 이루어지는 것을 특징으로 한다.
바람직하게, 상기 세리아계 슬러리를 이용하여 화학적기계적연마하는 단계는, 상기 세리아계 슬러리의 연마제로서 100㎚∼500㎚ 크기의 CeO2를 이용하되, 1psi∼10psi의 연마압력과 10rpm∼100rpm의 연마테이블 속도로 이루어지며, 상기 슬러리 연마제의 농도를 1wt%∼20wt%로 조절하고 pH를 2∼13으로 유지하면서 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 화학적기계적연마 방법을 도시한 도면으로서 폴리실리콘플러그를 형성하기 위한 자기정렬콘택식각 공정을 도시하고 있다.
도 2a에 도시된 바와 같이, 반도체기판(21)상에 게이트 또는 비트라인 등의 다수의 도전층패턴(22)을 형성하고, 도전층패턴(22)상에 하드마스크(23)를 형성한다. 이 때, 도전층패턴(22)과 하드마스크(23)의 적층구조의 양측벽에 스페이서(24)를 형성하며, 적층구조 하부의 반도체기판(21)에는 트랜지스터의 소스/드레인으로 작용하는 불순물접합층(25)을 형성하되, 불순물접합층(25)은 LDD구조일 수 있다. 그리고, 도전층패턴(22)은 텅스텐(W)을 포함하고, 하드마스크(23)는 질화막 또는 산화막을 이용한다.
한편, 하드마스크(23)로서 질화막(SixNy)을 이용할 경우, 질화막은 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD) 또는 플라즈마화학기상증착법(Plasma Enhanced CVD; PECVD) 중 어느 한 방법을 이용하여 400℃∼800℃에서 300Å∼3000Å의 두께로 증착된다.
계속해서, 전면에 자기정렬콘택(SAC)으로 사용될 플러그용 실리콘(26)을 증착한 다. 이 때, 플러그용 실리콘(26)은 도핑실리콘, 비정질실리콘 또는 폴리실리콘 중 어느 하나이며, 400℃∼1200℃에서 500Å∼5000Å의 두께로 증착된다.
도 2b에 도시된 바와 같이, 실리콘 연마용 슬러리를 이용하여 도전층패턴(22) 상부에 과도 증착된 플러그용 실리콘(26)을 화학적기계적연마하여 평탄화하여 평탄화된 플러그용 폴리실리콘(27)을 형성한다. 이 때, 실리콘 연마용 슬러리의 경우, 연마시 플러그용 실리콘(26)과 하드마스크(23), 특히 질화막간의 연마속도 차이가 커서 연마후 플러그용 실리콘(26)을 완전 제거할 수 있는 반면 도전층패턴(22) 상부에 하드마스크(23)로 사용된 질화막의 경우는 연마가 일어나지 않아 연마 공정이 정지된다. 한편, 실리콘 연마용 슬러리는, 연마시 슬러리내에 포함된 연마제에 의한 기계적연마보다는 실리콘 연마용 슬러리 자체의 화학적성분에 의한 영향 때문에 플러그용 실리콘(26)과 하드마스크(23)간의 연마속도 차이가 발생하는 특성이 있다.
상술한 플러그용 실리콘(26)의 화학적기계적연마 공정은, 1psi∼10psi의 연마압력과 10rpm∼100rpm의 연마테이블 속도로 이루어지며, 실리콘 슬러리 연마제의 농도를 1wt%∼20wt%로 조절하고 슬러리의 pH를 2∼13으로 유지한다. 또한, 슬러리 연마제는 100㎚∼500㎚ 크기의 콜로이달(Colloidal) 형태 또는 퓸드(Fumed) 형태의 연마제, 예컨대 SiO2, Al2O3 또는 CeO2 중 어느 하나를 이용한다.
도 2c에 도시된 바와 같이, 플러그용 실리콘(26)의 화학적기계적연마후 자기정렬콘택으로 사용되지 않은 지역의 플러그용 실리콘(27)을 제거하는데, 이 때 감광막을 이용한 마스크를 사용하여 플러그용 실리콘(27)을 제거한다. 여기서, 플러그용 실리콘(27)의 제거 공정은, 0.3㎛∼3㎛ 두께의 감광막을 도포하고 노광 및 현상으로 감광막을 패터닝하여 마스크를 형성한 후, 마스크를 이용하여 플러그용 폴 리실리콘을 CF4, SF6 등의 플루오린계 가스와 Cl2, CCl4 등의 클로라인계 가스를 이용하여 식각한다.
이러한 자기정렬콘택으로 사용되지 않은 플러그용 실리콘(27) 제거시, 플러그용 실리콘(27)과 하드마스크(23)로 이용된 질화막간의 식각 선택비에 의해서 플러그용 실리콘(27)은 완전 제거되지만, 하드마스크(23)인 질화막은 손실없이 잔류한다.
도 2d에 도시된 바와 같이, 자기정렬콘택(SAC)으로 사용되지 않은 지역의 플러그용 실리콘(26)을 제거한 다음, 갭필(Gapfill) 특성이 우수한 산화막 즉, 층간절연막(28)을 3000Å∼10000Å의 두께로 증착하여 플러그용 실리콘(27)이 제거된 부분을 충분히 매립시킨다.
계속해서, 층간절연막(28)을 증착한 후, 웨이퍼상에 발생된 국부적인 단차를 제거하고 완전 평탄화를 구현하기 위해서 과도 증착된 층간절연막(28)을 세리아계 슬러리, 즉 CeO2 를 사용하여 도전층패턴(22) 상부의 하드마스크(23)이 드러날때까지 화학적기계적연마하여 평탄화된 층간절연막(28a)을 형성한다.
이러한, 세리아계 슬러리를 이용한 화학적기계적연마 공정은, 1psi∼10psi의 연마압력과 10rpm∼100rpm의 연마테이블 속도로 이루어지며, 실리콘 슬러리 연마제의 농도를 1wt%∼20wt%로 조절하고 슬러리의 pH를 2∼13으로 유지한다. 또한, 슬러리 연마제는 100㎚∼500㎚ 크기의 콜로이달(Colloidal) 형태 또는 퓸드(Fumed) 형 태의 연마제, 예컨대 CeO2를 이용한다.
상술한 세리아계 슬러리는 슬러리 자체에 포함된 첨가제(Additive)에 의해서 층간절연막(28)과 하드마스크(23) 또는 층간절연막(28)과 플러그용 실리콘(27)간의 연마선택비가 존재하여 도전층패턴(22) 상부까지 과도 연마를 해도 자기정렬콘택지역의 플러그용 실리콘(27)의 디싱이 일어나지 않으며, 또한 도전층패턴(22) 상부에 형성된 하드마스크(23)의 손실도 발생되지 않는다. 또한 세리아계 슬러리는, 연마제의 크기가 통상의 실리카계 슬러리보다 2∼3배 정도 커서 연마시 층간절연막(28)의 디싱 현상을 방지한다.
이와 같이, 세리아계 슬러리를 사용하여 층간절연막(28)을 화학적기계적연마하여 평탄화하는 경우, 평탄도가 우수하며, 도전층패턴(22) 상부의 하드마스크(23)와 자기정렬콘택지역의 폴리실리콘(27)에 의해서 연마공정이 정지되므로 공정마진이 극대화되어 웨이퍼내 균일도를 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 반도체소자의 화학적기계적연마 방법은 고연마선택비 슬러리를 이용하므로써 공정마진이 극대화되며, 연마후 평탄도가 우수하고 연마균일도를 향상시켜 반도체소자의 수율을 증대시킬 수 있는 효과가 있다.
Claims (6)
- 반도체소자의 제조 방법에 있어서,반도체기판상에 최상층에 마스크질화막을 포함하는 적층구조의 도전층패턴을 형성하는 단계;상기 도전층패턴을 포함한 반도체기판상에 플러그용 도전막을 형성하는 단계;상기 마스크질화막과 상기 플러그용 도전막간의 연마선택비가 우수한 슬러리를 이용하여 상기 플러그용 도전막을 화학적기계적연마하는 단계;상기 연마된 플러그용 도전막을 선택적으로 제거하여 자기정렬콘택된 플러그를 형성하는 단계;상기 플러그가 형성된 반도체기판상에 층간절연막을 형성하는 단계; 및상기 마스크질화막이 드러날때까지 세리아계 슬러리를 이용하여 상기 층간절연막을 화학적기계적연마하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체소자의 화학적기계적연마 방법.
- 제 1 항에 있어서,상기 플러그용 도전막을 화학적기계적연마하는 단계는,상기 슬러리의 연마제로서 100㎚∼500㎚ 크기의 SiO2, Al2O3 또는 CeO2 중 어느 하나를 이용하되, 1psi∼10psi의 연마압력과 10rpm∼100rpm의 연마테이블 속도로 이루어지며, 상기 슬러리 연마제의 농도를 1wt%∼20wt%로 조절하고 pH를 2∼13으로 유지하여 이루어지는 것을 특징으로 하는 반도체소자의 화학적기계적연마방법.
- 제 1 항에 있어서,상기 세리아계 슬러리를 이용하여 화학적기계적연마하는 단계는,상기 세리아계 슬러리의 연마제로서 100㎚∼500㎚ 크기의 CeO2를 이용하되, 1psi∼10psi의 연마압력과 10rpm∼100rpm의 연마테이블 속도로 이루어지며, 상기 슬러리 연마제의 농도를 1wt%∼20wt%로 조절하고 pH를 2∼13으로 유지하면서 이루어지는 것을 특징으로 하는 반도체소자의 화학적기계적연마 방법.
- 제 1 항에 있어서,상기 마스크질화막은 저압화학기상증착법 또는 플라즈마화학기상증착법 중 어느 한 방법을 이용하여 400℃∼800℃에서 300Å∼3000Å의 두께로 형성되는 것을 특징으로 하는 반도체소자의 화학적기계적연마 방법.
- 제 1 항에 있어서,상기 플러그용 도전막은 도핑실리콘, 비정질실리콘 또는 폴리실리콘 중 어느 하나이며, 400℃∼1200℃에서 500Å∼5000Å의 두께로 형성되는 것을 특징으로 하는 반도체소자의 화학적기계적연마 방법.
- 제 1 항에 있어서,상기 자기정렬된 플러그를 형성하는 단계는,상기 연마된 플러그용 도전막을 포함한 전면에 0.3㎛∼3㎛ 두께의 감광막을 도포하고 노광 및 현상으로 감광막을 패터닝하여 마스크를 형성하는 단계; 및상기 마스크를 이용하여 상기 플러그용 도전막을 CF4, SF6 등의 플루오린계 가스 또는 Cl2, CCl4 등의 클로라인계 가스를 이용하여 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체소자의 화학적기계적연마 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000077855A KR100623611B1 (ko) | 2000-12-18 | 2000-12-18 | 반도체소자의 화학적기계적연마 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000077855A KR100623611B1 (ko) | 2000-12-18 | 2000-12-18 | 반도체소자의 화학적기계적연마 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020048643A KR20020048643A (ko) | 2002-06-24 |
| KR100623611B1 true KR100623611B1 (ko) | 2006-09-12 |
Family
ID=27682850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000077855A KR100623611B1 (ko) | 2000-12-18 | 2000-12-18 | 반도체소자의 화학적기계적연마 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100623611B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100881837B1 (ko) * | 2002-12-30 | 2009-02-03 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지 노드 컨택 형성 방법 |
| CN111599677B (zh) * | 2019-02-21 | 2023-08-01 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133102A (en) * | 1998-06-19 | 2000-10-17 | Wu; Shye-Lin | Method of fabricating double poly-gate high density multi-state flat mask ROM cells |
-
2000
- 2000-12-18 KR KR1020000077855A patent/KR100623611B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133102A (en) * | 1998-06-19 | 2000-10-17 | Wu; Shye-Lin | Method of fabricating double poly-gate high density multi-state flat mask ROM cells |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020048643A (ko) | 2002-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6626968B2 (en) | Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same | |
| JP4452009B2 (ja) | 化学機械的研磨方法 | |
| KR100271769B1 (ko) | 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자 | |
| US6716732B2 (en) | Method for fabricating a contact pad of semiconductor device | |
| KR100570060B1 (ko) | 반도체소자의 랜딩플러그콘택 형성 방법 | |
| WO2000002235A1 (en) | Method of planarizing integrated circuits | |
| US7030019B2 (en) | Semiconductor device fabrication method | |
| KR100623611B1 (ko) | 반도체소자의 화학적기계적연마 방법 | |
| KR100254567B1 (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
| KR100256055B1 (ko) | 평탄화 개선을 위한 반도체 장치 제조 방법 | |
| KR100414731B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| US7186655B2 (en) | Method for manufacturing semiconductor device | |
| KR100829598B1 (ko) | 고 평탄화 화학 기계적 연마 방법 및 반도체 소자의제조방법 | |
| KR100269334B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100492897B1 (ko) | 폴리실리콘 슬러리를 이용한 폴리실리콘 플러그 형성방법 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| KR101034598B1 (ko) | 반도체소자의 랜딩플러그콘택 형성 방법 | |
| KR19990035869A (ko) | Ｃｍｐ를 이용한 집적 회로내의 다중 레벨 금속화 구조의 평탄화 방법 | |
| KR100400324B1 (ko) | 반도체소자의 제조방법 | |
| KR100487917B1 (ko) | 반도체소자의 화학적 기계적 연마방법 | |
| KR20080010996A (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
| KR20020089998A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100451986B1 (ko) | 반도체 소자의 저장전극 콘택 플러그 형성방법 | |
| KR20030001146A (ko) | 반도체 소자 제조 방법 | |
| KR100576462B1 (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |