KR20000004232A - 반도체 소자의 콘택 홀 형성 방법 - Google Patents

반도체 소자의 콘택 홀 형성 방법 Download PDF

Info

Publication number
KR20000004232A
KR20000004232A KR1019980025662A KR19980025662A KR20000004232A KR 20000004232 A KR20000004232 A KR 20000004232A KR 1019980025662 A KR1019980025662 A KR 1019980025662A KR 19980025662 A KR19980025662 A KR 19980025662A KR 20000004232 A KR20000004232 A KR 20000004232A
Authority
KR
South Korea
Prior art keywords
contact hole
insulating film
film
forming
semiconductor device
Prior art date
Application number
KR1019980025662A
Other languages
English (en)
Inventor
양기홍
이우봉
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980025662A priority Critical patent/KR20000004232A/ko
Publication of KR20000004232A publication Critical patent/KR20000004232A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
식각 공정시 마스크로 이용된 감광막을 제거하는 과정에서 절연막의 표면 및 콘택홀 내에 잔류되는 찌꺼기로 인해 발생되는 불량을 방지하기 위함.
3. 발명의 해결 방법의 수단
감광막을 제거한 후 이온 주입 공정을 실시하여 절연막의 표면 및 콘택홀의 내벽을 소수성에서 친수성으로 변화시킨 후 세정 공정을 실시함.

Description

반도체 소자의 콘택홀 형성 방법
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 식각 공정시 마스크로 이용된 감광막을 제거하는 과정에서 발생되는 폴리머(Polymer)성의 찌꺼기로 인해 발생하는 불량을 방지하기 위한 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 접합부와 도전층 또는 도전층 간에는 절연막이 형성되며, 접합부와 도전층 또는 도전층 간의 접속은 절연막에 형성되는 콘택홀을 통해 이루어진다. 이와 같이 접합부와 도전층간의 전기적인 접속을 위해 형성하는 콘택홀 형성 공정은 DRAM과 같은 반도체 메모리 소자의 동작 특성을 결정짓는 중요한 요소로 작용한다. 그러면 종래 반도체 소자의 콘택홀 형성 방법을 도 1(a) 및 도 1(b)를 통해 설명하면 다음과 같다.
종래에는 도 1(a)에 도시된 바와 같이 접합부(12)가 형성된 반도체 기판(11)상에 절연막(13) 및 감광막(14)을 순차적으로 형성한 후 콘택 마스크를 이용한 사진 및 식각 공정으로 감광막(14)을 패터닝한다. 그리고 패터닝된 감광막(14)을 마스크로 이용한 식각 공정으로 절연막(13)을 식각하여 접합부(12)가 노출되도록 콘택홀(15)을 형성한다.
이후, 도 1(b)에 도시된 바와 같이 상기 감광막(4)을 제거한다. 그런데 이때 절연막(13)의 표면 및 콘택홀(15)의 내부에는 폴리머성의 찌꺼기(16)가 잔류되는데, 이와 같은 찌꺼기(16)는 절연막(13)의 표면이 소수성이기 때문에 이후 실시되는 BN 세정 및 NF 세정 공정에 의해서도 쉽게 제거되지 않는다. 그러므로 찌꺼기(16)가 그대로 잔류된 상태에서 콘택홀(15)을 통해 도전층간의 접속이 이루어지는 경우, 도전층간의 접촉저항이 증가되거나 단락이 발생된다. 이러한 문제는 반도체 소자의 고집적화에 따른 콘택홀의 단차 증가에 따라 심하게 발생되는데, 심한 경우 찌꺼기(16)에 의해 콘택홀이 막히는 현상도 발생된다. 한편, 찌꺼기(16)가 잔류되지 않도록 하기 위하여 콘택홀(15) 형성시 과도 식각을 실시하는 경우에는 상기 콘택홀(15) 내벽이 과도 식각되어 콘택홀(15)의 모양이 불량해지고, 하부 도전층과의 거리가 단축되어 소자의 동작시 누설전류가 발생된다.
따라서, 본 발명은 감광막을 제거한 후 이온 주입 공정을 실시하여 절연막의 표면을 소수성에서 친수성으로 변화시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는 데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택 홀 형성 방법은 접합부가 형성된 반도체 기판상에 절연막 및 감광막을 순차적으로 형성한 후 콘택 마스크를 이용한 사진 및 식각 공정으로 상기 감광막을 패터닝하는 단계와, 상기 단계로부터 패터닝된 상기 감광막을 마스크로 이용한 식각 공정으로 상기 절연막을 식각하여 상기 접합부가 노출되도록 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 감광막을 제거하는 단계와, 상기 단계로부터 폴리머성의 찌꺼기가 잔류된 상기 절연막의 표면에 인(P) 이온을 주입하여 소수성인 상기 절연막의 표면을 친수성으로 변화시키는 단계와, 상기 단계로부터 상기 찌꺼기가 제거되도록 세정 공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 및 도 1(b)는 종래 반도체 소자의 콘택홀 형성 방법을 설명하기 위해 도시한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위해 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 반도체 기판 12, 22: 접합부
13, 23: 절연막 14, 24: 감광막
15, 25: 콘택홀 16, 26: 찌꺼기
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2(a)는 접합부(22)가 형성된 반도체 기판(21)상에 절연막(23) 및 감광막(24)을 순차적으로 형성한 후 콘택 마스크를 이용한 사진 및 식각 공정으로 감광막(24)을 패터닝하고, 패터닝된 감광막(24)을 마스크로 이용한 식각 공정으로 절연막(23)을 식각하여 접합부(22)가 노출되도록 콘택홀(25)을 형성한 상태의 단면도이다.
도 2(b)는 상기 감광막(24)을 제거한 후 1차 세정(BN 세정) 공정을 실시한 상태의 단면도인데, 절연막(23)의 표면 및 콘택홀(25)의 내부에 폴리머성의 찌꺼기(26)가 잔류된다.
도 2(c)는 소수성인 상기 절연막(23)의 표면에 인(P) 이온을 주입하는 상태도로서, 인(P) 이온에 의해 절연막(23)의 표면 및 콘택홀(25)의 내벽이 소수성에서 친수성으로 변화된다. 이 이온 주입 공정시 도즈량은 1.0E10 내지 5.0E14 이온/□가 되도록 하고, 이온 주입 에너지는 20 내지 90KeV가 되도록 하며, 절연막(23)의 표면에 대하여 10 내지 40。의 경사각과, 15 내지 40。의 회전각을 가지며 주입되도록 한다.
도 2(d)는 2차 세정(NF 세정) 공정을 실시한 상태의 단면도로서, 이온 주입에 의해 절연막(23)의 표면 및 콘택홀(25)의 내벽이 소수성에서 친수성으로 변화됨에 따라 세정 공정에 의해 찌꺼기(26)가 완전히 제거된 것을 알 수 있다.
상술한 바와 같이 본 발명에 의하면 감광막을 제거한 후 이온 주입 공정을 실시하여 절연막의 표면 및 콘택홀의 내벽을 소수성에서 친수성으로 변화시킨 후 세정 공정을 실시하므로써 폴리머성의 찌꺼기가 완전히 제거된다. 따라서 찌꺼기의 잔류로 인한 콘택홀의 막힘 또는 도전층간의 접속불량이 방지되어 소자의 전기적 특성 저하가 방지된다. 또한, 콘택홀을 형성한 후 CD SEM 장비를 이용하여 상기 콘택홀의 크기를 측정할 때 잔류된 찌꺼기에 의해 발생되는 노이즈(Noise)성의 신호가 발생되지 않아 콘택홀의 정확한 크기 측정이 가능해 진다.

Claims (4)

  1. 반도체 소자의 콘택홀 형성 방법에 있어서,
    접합부가 형성된 반도체 기판상에 절연막 및 감광막을 순차적으로 형성한 후 콘택 마스크를 이용한 사진 및 식각 공정으로 상기 감광막을 패터닝하는 단계와,
    상기 단계로부터 패터닝된 상기 감광막을 마스크로 이용한 식각 공정으로 상기 절연막을 식각하여 상기 접합부가 노출되도록 콘택홀을 형성하는 단계와,
    상기 단계로부터 상기 감광막을 제거하는 단계와,
    상기 단계로부터 폴리머성의 찌꺼기가 잔류된 상기 절연막의 표면에 인(P) 이온을 주입하여 소수성인 상기 절연막의 표면을 친수성으로 변화시키는 단계와,
    상기 단계로부터 상기 찌꺼기가 제거되도록 세정 공정을 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 세정 공정은 NF 세정 공정인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  3. 제 1 항에 있어서, 상기 이온 주입 공정시 도즈량은 1.0E10 내지 5.0E14 이온/㎠이고, 이온 주입 에너지는 20 내지 90KeV인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  4. 제 1 항에 있어서, 상기 이온 주입 공정시 상기 이온이 상기 절연막의 표면에 대하여 10 내지 40。의 경사각과, 15 내지 40。의 회전각을 가지며 주입되도록 하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
KR1019980025662A 1998-06-30 1998-06-30 반도체 소자의 콘택 홀 형성 방법 KR20000004232A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025662A KR20000004232A (ko) 1998-06-30 1998-06-30 반도체 소자의 콘택 홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025662A KR20000004232A (ko) 1998-06-30 1998-06-30 반도체 소자의 콘택 홀 형성 방법

Publications (1)

Publication Number Publication Date
KR20000004232A true KR20000004232A (ko) 2000-01-25

Family

ID=19542049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025662A KR20000004232A (ko) 1998-06-30 1998-06-30 반도체 소자의 콘택 홀 형성 방법

Country Status (1)

Country Link
KR (1) KR20000004232A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544970B1 (ko) * 1999-02-19 2006-01-24 액셀리스 테크놀로지스, 인크. 포토레지스트 애시 잔류물의 제거 방법
KR100691934B1 (ko) * 2000-12-21 2007-03-08 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100544970B1 (ko) * 1999-02-19 2006-01-24 액셀리스 테크놀로지스, 인크. 포토레지스트 애시 잔류물의 제거 방법
KR100691934B1 (ko) * 2000-12-21 2007-03-08 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법

Similar Documents

Publication Publication Date Title
US6930038B2 (en) Dual damascene partial gap fill polymer fabrication process
KR20000004232A (ko) 반도체 소자의 콘택 홀 형성 방법
JP2007110069A (ja) コンタクトホール形成方法
KR100759215B1 (ko) 반도체소자의 커패시터 및 그 제조방법
CN109273432B (zh) 用于通孔的cdsem检测的对准标记及其制造方法
KR100691934B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990052529A (ko) 반도체소자의 도전 라인 형성방법
KR100333726B1 (ko) 반도체소자제조방법
JP3173652B2 (ja) 半導体装置およびその製造方法
KR100226726B1 (ko) 반도체소자의 배선형성 방법
KR100405934B1 (ko) 반도체 소자의 콘택홀 제조 방법
KR100546210B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
KR20020011014A (ko) 반도체 소자의 콘택 형성방법
KR100475882B1 (ko) 반도체 소자의 평탄화 방법
KR100265340B1 (ko) 반도체소자 제조방법
JP2690635B2 (ja) 半導体装置の製造方法
KR20010063078A (ko) 캐패시터의 제조방법
KR100244404B1 (ko) 반도체소자의 콘택홀 형성방법
KR0137566B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100223766B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100280549B1 (ko) 커패시터 제조방법
KR20030055802A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
KR19990043724A (ko) 반도체소자의 제조방법
KR100557562B1 (ko) 반도체소자의 제조방법
KR100379511B1 (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination