KR20000004223A - 반도체 소자의 콘택 홀 형성 방법 - Google Patents
반도체 소자의 콘택 홀 형성 방법 Download PDFInfo
- Publication number
- KR20000004223A KR20000004223A KR1019980025653A KR19980025653A KR20000004223A KR 20000004223 A KR20000004223 A KR 20000004223A KR 1019980025653 A KR1019980025653 A KR 1019980025653A KR 19980025653 A KR19980025653 A KR 19980025653A KR 20000004223 A KR20000004223 A KR 20000004223A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- stop layer
- forming
- etch stop
- junction region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 콘택 홀 형성 방법에 관한 것이다.
2. 발명이 이루고자하는 기술적 과제
콘택 홀을 형성하기 위한 과도 식각으로 접합 영역이 일정 깊이로 손실되어 접합 누설이 발생되고, 이로 인해 소자의 신뢰성이 저하된다.
3. 발명의 해결 방법의 요지
접합 영역 상부에 식각 정지층을 형성한 후 식각 공정을 실시하고, 식각 정지층을 제거하므로써 접합 영역의 손실 없이 콘택 홀을 형성한다.
Description
본 발명은 반도체 소자의 콘택 홀 형성 방법에 관한 것으로, 특히 접합 영역 상부에 식각 정지층을 형성한 후 콘택 홀을 형성하므로써 과도 식각에 의한 접합 영역의 손실을 방지할 수 있는 반도체 소자의 콘택 홀 형성 방법에 관한 것이다.
반도체 메모리 소자의 제조 공정에서 이온 주입 기술로 형성하는 접합 영역(junction region)은 메모리 소자의 고집적화 추세에 따라 그 형성 깊이가 점점 얕아지고 있다. 따라서, 기존에 사용되는 건식 식각 공정으로 콘택홀을 형성하는 기술은 이미 한계점에 도달하여 새로운 공정 개발이 요구되고 있다. 접합 영역의 깊이(Xj)는 디자인 룰의 감소에 따라 [표 1]의 추세로 감소하고 있다.
| 디자인 룰 | 제품 | Xj(N+접합 영역) | Xj(P+접합 영역) |
| 0.35㎛ | 16M | 0.15㎛ | 0.18㎛ |
| 0.25㎛ | 64M | 0.12㎛ | 0.15㎛ |
| 0.18㎛ | 256M | 0.07㎛ | 0.10㎛ |
기존의 건식 식각에 의한 콘택홀 형성 방식을 접합 영역의 깊이(Xj)가 0.1㎛ 이하인 접합 영역에 적용할 경우 접합 영역을 노출시키기 위한 식각 과정에서 절연막을 콘택홀의 기저부에서 완전히 제거하기 위해 과도 식각을 실시하므로 약 0.05㎛의 접합 손실이 발생되고, 후속 오믹 콘택을 형성하기 위한 실리사이드 공정시 티타늄과 접합 영역의 실리콘이 반응에 의해 약 0.05㎛의 접합 손실이 발생된다. 결국 접합 영역의 대부분이 소모되어 오믹이 형성되지 않거나 오믹이 형성된다 하여도 매우 심각한 접합 누설(junction leakage)을 야기하게 된다.
얕은 접합에서 누설을 최소화하기 위한 목적으로 현재 개발중인 기술로는 기존의 건식 식각에 의한 콘택홀 형성 기술을 그대로 사용하고, 얕아진 접합 영역의 깊이 대신 접합 영역의 계면위에 실리콘 에피층을 선택적으로 증착하여 접합 영역의 높이를 높이는 방법이 고려되고 있다. 이에 의해 건식 식각에 의한 콘택홀 형성시 과도 식각에 의해 발생되는 접합 영역의 손실을 상쇄한다.
접합 영역의 깊이가 0.1㎛ 이하인 반도체 소자의 콘택 홀을 형성하기 위한 종래의 방법을 도 1을 참조하여 설명한다. 반도체 기판(11) 상부의 선택된 영역에 게이트(12)를 형성하고, 각 게이트(12)의 측벽에 스페이서(13)를 형성한다. 게이트 사이의 노출된 반도체 기판(11)상에 고농도 불순물을 이온 주입하여 접합 영역(14)을 형성한다. 전체 구조 상부에 절연막(15)을 형성한 후 절연막(15)의 선택된 영역을 식각하여 접합 영역(14)을 노출시키는 콘택 홀(16)을 형성한다. 그런데, 접합 영역(14)를 완전히 노출시키기 위해 과도 식각을 실시하면 접합 영역이 약 0.05㎛ 정도 유실된다. 이를 도면 부호 A로 표시하였다.
도 2는 종래의 방법으로 콘택 홀을 형성한 후의 SEM 사진으로서, 도 1에 도시한 바와 같이 접합 영역의 깊이가 약 0.06㎛ 정도 유실됨을 알 수 있다(부호 ④로 표기).
상술한 바와 같이 콘택 홀을 형성할 때 과도 식각으로 유실된 접합 영역에 의해 접합 누설이 발생되고, 이로 인해 소자의 신뢰성이 저하된다.
따라서, 본 발명은 접합 영역의 유실을 방지하여 접합 누설의 발생을 억제하므로써 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택 홀 형성 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명은 게이트 및 접합 영역이 형성된 반도체 기판의 상기 접합 영역의 상부에 식각 정지층을 형성하는 단계와, 전체 구조 상부에 절연막을 형성한 후 상기 식각 정지층이 노출될 때까지 상기 절연막을 식각하여 콘택 홀을 형성하는 단계와, 상기 식각 정지층을 제거하여 접합 영역을 노출시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1은 종래의 반도체 소자의 콘택 홀 형성 방법을 설명하기 위한 소자의 단면도.
도 2는 종래의 방법에 의해 콘택 홀을 형성한 후의 단면 SEM 사진.
도 3(a) 내지 도 3(c)는 본 발명에 따른 반도체 소자의 콘택 홀 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 및 21 : 반도체 기판 12 및 22 : 게이트
13 및 23 : 스페이서 14 및 24 : 접합 영역
15 및 27 : 절연막 16 및 28 : 콘택 홀
25 : 식각 정지층 26 : 감광막 패턴
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3(a) 내지 도 3(d)는 본 발명에 따른 반도체 소자의 콘택 홀 형성 방법을 설명하기 위한 소자의 단면도이다.
도 3(a)를 참조하면, 반도체 기판(21) 상부의 선택된 영역에 게이트(22)를 형성하고, 각 게이트(22) 측벽에 스페이서(23)를 형성한다. 게이트(22) 사이의 반도체 기판(21)상에 고농도 불순물을 이온 주입하여 접합 영역(24)을 형성한다. 전체 구조 상부에 식각 정지층(25)을 증착한 후 그 상부의 선택된 영역에 감광막 패턴(26)을 형성한다.
식각 정지층(25)은 SiON 또는 SiN을 사용하며, 감광막 패턴(26)은 접합 영역(24) 상부에 형성한다.
도 3(b)를 참조하면, 감광막 패턴(26)을 마스크로 식각 공정을 실시하여 식각 정지층(25)을 제거한 후 감광막 패턴(26)을 제거한다. 이렇게 하면 접합 영역(24) 상부에만 식각 정지층(25)이 잔류하게 된다. 전체 구조 상부에 절연막(27)을 형성한다. 절연막(27)의 선택된 영역을 식각하여 콘택 홀(28)을 형성한다.
식각 정지층(25)은 불소를 함유한 식각 가스를 이용한 건식 식각 공정에 의해 제거한다. 불소를 함유한 식각 가스로는 CHF3, CF4, NF3, SF4가스 등이 사용된다.
식각 정지층(25)으로 인해 콘택 홀(28)을 형성하기 위해 과도 식각을 실시하여도 접합 영역(24)에는 손실이 발생되지 않는다. 또한, 콘택 홀(28)의 사이즈보다 식각 정지층(25)의 사이즈를 크게하여 약간의 오정렬이 발생하여도 콘택 홀(28)이 식각 정지층(25)을 벗어나지 못하게 한다.
콘택 홀(28)은 CHF3, CF4, NF3, SF4가스 등을 이용한 RIE법에 의해 형성한다.
도 3(c)은 콘택 홀(28)을 형성한 후 식각 정지층(25)을 인산(H2PO4) 용액에 디핑하여 제거하여 접합 영역(24)을 노출시킨 상태의 단면도이다.
상술한 바와 같이 본 발명에 의하면 접합 영역 상부에 식각 정지층을 형성한 후 콘택 홀을 형성하므로써 과도 식각에 의한 접합 영역의 손실을 방지하고, 이로 인해 접합 누설을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.
Claims (6)
- 게이트 및 접합 영역이 형성된 반도체 기판의 상기 접합 영역의 상부에 식각 정지층을 형성하는 단계와,전체 구조 상부에 절연막을 형성한 후 상기 식각 정지층이 노출될 때까지 상기 절연막을 식각하여 콘택 홀을 형성하는 단계와,상기 식각 정지층을 제거하여 접합 영역을 노출시키는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
- 제 1 항에 있어서, 상기 식각 정지층은 SiON 및 SiN 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
- 제 1 항에 있어서, 상기 식각 정지층은 불소를 함유한 식각 가스를 이용한 건식 식각 공정에 의해 상기 접합 영역 상부에만 잔류하는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
- 제 3 항에 있어서, 상기 불소를 함유한 식각 가스는 CHF3, CF4, NF3, SF4가스 중 어느 하나인 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
- 제 1 항에 있어서, 상기 식각 정지층의 사이즈는 상기 콘택 홀의 사이즈보다 큰 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
- 제 1 항에 있어서, 상기 식각 정지층은 인산 용액에 의해 제거되는 것을 특징으로 하는 반도체 소자의 콘택 홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025653A KR20000004223A (ko) | 1998-06-30 | 1998-06-30 | 반도체 소자의 콘택 홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025653A KR20000004223A (ko) | 1998-06-30 | 1998-06-30 | 반도체 소자의 콘택 홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000004223A true KR20000004223A (ko) | 2000-01-25 |
Family
ID=19542040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025653A KR20000004223A (ko) | 1998-06-30 | 1998-06-30 | 반도체 소자의 콘택 홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000004223A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632623B1 (ko) * | 2002-07-02 | 2006-10-09 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
-
1998
- 1998-06-30 KR KR1019980025653A patent/KR20000004223A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632623B1 (ko) * | 2002-07-02 | 2006-10-09 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372103B1 (ko) | 반도체소자의소자분리방법 | |
| US5913133A (en) | Method of forming isolation layer for semiconductor device | |
| KR20000004223A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR100370154B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100271661B1 (ko) | 반도체 소자 제조방법 | |
| KR100760949B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100223930B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100252859B1 (ko) | 반도체 소자의 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR20060079608A (ko) | 반도체 소자의 제조 방법 | |
| KR100525114B1 (ko) | 반도체소자의 제조방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR100259362B1 (ko) | 반도체소자의 제조방법 | |
| KR100252908B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| KR101019697B1 (ko) | 반도체 소자의 제조방법 | |
| KR100192432B1 (ko) | 반도체 소자 제조방법 | |
| KR20010008839A (ko) | 반도체 장치의 셀프-얼라인 콘택 형성방법 | |
| KR0172552B1 (ko) | 반도체 소자의 제조방법 | |
| KR20000021278A (ko) | 트렌치 소자 분리 방법 | |
| KR20040002121A (ko) | 반도체 소자의 필드 영역 형성 방법 | |
| KR100223333B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100460704B1 (ko) | 에스램의바텀게이트형박막트랜지스터제조방법 | |
| KR100223282B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR0148611B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060072962A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |