KR19990085682A - 셀 영역내에 경계 표시자를 포함하는 반도체 소자의 제조방법 - Google Patents

Abstract

셀 영역 내에서의 미스얼라인을 쉽게 확인할 수 있는 경계 표시자를 포함하는 반도체 소자의 제조 방법에 관하여 제공한다. 본 발명에서는 반도체 기판의 셀 영역 내에서 필드 영역과 활성 영역을 형성하는 단계와, 상기 활성 영역에서 필드 영역까지 연장되는 게이트 전극층을 형성하는 단계를 포함하고, 상기 게이트 전극층 형성 단계에서는 상기 게이트 전극층 형성과 동시에 상기 활성 영역과 필드 영역의 경계 부분에서 상기 게이트 전극층으로부터 소정의 방향으로 돌출되는 경계 표시자를 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.

Description

셀 영역 내에 경계 표시자를 포함하는 반도체 소자의 제조 방법

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 셀 영역 내에서의 미스얼라인을 쉽게 확인할 수 있는 경계 표시자를 포함하는 반도체 소자의 제조 방법에 관한 것이다.

반도체 소자의 제조 공정에서는 웨이퍼상에서 사진, 식각, 이온 주입, 확산 공정이 반복적으로 행해진다. 이와 같은 반도체 소자의 제조 공정에 있어서, 각각의 적층막 상부에 소정 패턴을 형성하기 위한 사진 공정을 행할 때 형성하고자 하는 패턴을 하부막과 정확하게 얼라인시키는 일은 대단히 중요하다.

각 층의 사진 공정 후에 얼라인 상태를 확인하기 위하여 현재 사용되고 있는 방법으로서, 패터닝하고자 하는 막 위에 형성한 포토레지스트막의 미스얼라인 상태를 마이크로스코프(micro scope)로 최대 500배 확대하여 확인하고, 미스얼라인이 소정의 허용치 이상으로 발생된 경우에는 재작업을 행하기도 한다. 또한, 정확한 얼라인 상태를 사진 공정의 장치로 보정하기도 한다.

그리고, 포토레지스트막을 노광시킨 후 이루어지는 검사(ADI: After Development Inspection) 및 패턴을 식각한 후 이루어지는 검사(ACI: After Cleaning Inspection)를 통하여 패턴의 얼라인 상태를 확인하기도 한다.

상기와 같은 방법에 의한 일련의 정 얼라인 보정 작업에서는 얼라인 척도(align key)가 반도체 칩의 셀 영역 내에 형성되어 있는 것이 아니라 대부분 스크라이브 라인 또는 칩의 주변 영역에 배치되어 있다. 이로 인해, 데이타 저장 영역인 셀 영역 내에서의 정확한 얼라인 여부를 확인하기가 쉽지 않다.

예를 들면, 반도체 제품의 동작 활성층인 활성 영역 패턴은 사진 공정의 얼라인시 가장 기준되는 층으로서, 상부층은 이 활성 영역에 조준되어 형성된다.

이 때, 활성 영역 위에 두 번째로 패터닝된 게이트 전극층이 활성 영역과 정확하게 얼라인되었는지 확인하는 종래의 방법으로서 칩의 외부에 있는 척도인 마이크로스코프를 사용하여 최대 500배까지 확대하여 정 얼라인 여부를 판단한다.

상기한 종래의 방법에 의하면, 실제로 셀 영역 내부에서 어느 정도 정확하게 얼라인되었는지 확인하기가 쉽지 않고, 따라서 통상적으로 확인 절차를 생략하는 경우가 많으며, 얼라인 키에 의한 정 얼라인 여부를 작업자가 마이크로스코프에 의하여 10 내지 50배 검사한 결과를 신뢰하기는 어렵다. 이와 같은 문제는 소자가 더욱 고집적화되고 설계 패턴이 점차 작아지면서 더욱 심각하게 된다.

본 발명의 목적은 셀 영역 내에서 미스얼라인 여부를 쉽게 확인할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.

도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 레이아웃도이다.

도 2는 본 발명의 제2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 레이아웃도이다.

상기 목적을 달성하기 위하여 본 발명에서는 반도체 기판의 셀 영역 내에서 필드 영역과 활성 영역을 형성하는 단계와, 상기 활성 영역에서 필드 영역까지 연장되는 게이트 전극층을 형성하는 단계를 포함하고, 상기 게이트 전극층 형성 단계에서는 상기 게이트 전극층 형성과 동시에 상기 활성 영역과 필드 영역의 경계 부분에서 상기 게이트 전극층으로부터 소정의 방향으로 돌출되는 경계 표시자를 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.

상기 경계 표시자는 상기 활성 영역과 필드 영역의 경계 부분에서 상기 게이트 전극층으로부터 활성 영역의 방향 또는 필드 영역의 방향으로 돌출된다.

본 발명에 의하면, 기존의 게이트 전극층 설계에서 약간의 설계 변경만으로 용이하게 경계 표시자를 형성할 수 있다. 그리고, 셀 영역 내에서의 CD 측정시에 미스얼라인을 확인하게 되고, CD 측정은 수 천 내지 수 만 배에 이르는 고배율로 확대된 상태에서 이루어지므로, 더욱 신뢰성 있게 미스얼라인을 확인할 수 있다.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 레이아웃도이다. 도 1에는 셀 어레이 영역의 일부만이 도시되어 있다.

도 1을 참조하면, 먼저 반도체 기판의 셀 영역 내에서 필드 영역(2)에 의하여 활성 영역(1)을 한정한다. 그 후, 상기 활성 영역(1)에서 필드 영역(2)까지 연장되어 형성되는 게이트 전극층(3)을 형성한다. 이 때, 상기 게이트 전극층(3) 형성시 상기 활성 영역(1)과 필드 영역(2)의 경계 부분에서 상기 게이트 전극층(3)으로부터 상기 필드 영역(2)쪽으로 돌출되는 부분(5)을 동시에 형성한다. 상기 돌출되는 부분(5)은 셀 영역에서의 경계 표시자 역할을 하는 것이다. 따라서, 본 발병의 방법에 의하면 셀 영역에서의 미스얼라인 확인을 위한 경계 표시자를 게이트 전극층(3) 형성과 동시에 형성한다. 상기 돌출되는 부분(5)에 의하여 상기 필드 영역(2)의 상부에 형성되는 경계 표시자는 상기 게이트 전극층(3)이 트랜지스터로서 정상적으로 작동하는 데 아무런 영향을 주지 않을 정도의 사이즈로 형성된다.

상기와 같이 경계 표시자가 형성된 소자에서의 미스얼라인 확인은 상기 게이트 전극층(3)의 CD(Critical Dimension) 측정시 인라인(in-line) SEM에 의하여 수 천배 내지 수 만배 확대된 상태에서 행해진다. 이 때, 하부의 활성 영역(1)과 필드 영역(2)은 확실히 구분될 수 있으므로, 상기 팔드 영역(2)의 상부에서 게이트 전극층(3)과 함께 형성되는 경계표시자가 정위치에서 어느 정도 이동되었는지를 용이하게 비교 판단할 수 있다.

도 2는 본 발명의 제2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 레이아웃도이다. 도 2에는 셀 어레이 영역의 일부만이 도시되어 있다.

도 2를 참조하면, 먼저 반도체 기판의 셀 영역 내에서 필드 영역(12)과 활성 영역(11)을 형성한다. 그 후, 상기 활성 영역(11)에서 필드 영역(12)까지 연장되어 형성되는 게이트 전극층(13)을 형성한다. 이 때, 상기 게이트 전극층(13) 형성시 상기 활성 영역(11)과 필드 영역(12)의 경계 부분에서 상기 게이트 전극층(13)으로부터 상기 활성 영역(11)쪽으로 돌출되는 부분(15)을 동시에 형성한다. 상기 돌출되는 부분(15)은 셀 영역에서의 경계 표시자 역할을 하는 것이다. 따라서, 본 발병의 방법에 의하면 셀 영역에서의 미스얼라인 확인을 위한 경계 표시자를 게이트 전극층(13) 형성과 동시에 형성한다. 상기 돌출되는 부분(15)에 의하여 상기 활성 영역(11) 상부에 형성되는 경계 표시자는 상기 게이트 전극층(13)이 트랜지스터로서 정상적으로 작동하는 데 아무런 영향을 주지 않을 정도의 사이즈로 형성된다.

상기와 같이 경계 표시자가 형성된 소자에서의 미스얼라인 확인은 상기 게이트 전극층(13)의 CD(Critical Dimension) 측정시 인라인(in-line) SEM에 의하여 수 천배 내지 수 만배 확대된 상태에서 행해진다. 이 때, 하부의 활성 영역(11)과 필드 영역(12)은 확실히 구분될 수 있으므로, 상기 활성 영역(11)의 상부에서 게이트 전극층(3)과 함께 형성되는 경계표시자가 정위치에서 어느 정도 이동되었는지를 용이하게 비교 판단할 수 있다.

상기 실시에에서는 경계 표시자를 게이트 전극층 형성시에 적용하는 것으로 설명하였으나, 후속 공정에서 행해지는 패턴 형성을 위한 사진 공정에서는 어느 공정에서도 마찬가지로 적용될 수 있다.

상기한 바와 같이, 본 발명에 따른 반도체 소자의 제조 방법에서는 게이트 전극층 형성시 활성 영역과 필드 영역의 경계 부분에서 게이트 전극층으로부터 필드 영역 또는 활성 영역쪽으로 돌출되는 부분을 동시에 형성함으로써 경계 표시자를 형성한다. 이와 같이 형성하면, 상기 돌출되는 부분에 의하여 형성된 경계 표시자가 X축 및 Y축으로 이동된 미스얼라인 상태를 정확하게 확인할 수 있다. 따라서, 반도체 소자의 제조시 게이트 전극층 형성 단계에서 조기에 미스얼라인을 확인할 수 있고 이로 인한 공정 손실을 조기에 발견하여 대처할 수 있다.

본 발명에 의한 방법에서는 기존의 게이트 전극층 설계에서 약간의 설계 변경만으로 용이하게 경계 표시자를 형성할 수 있다. 그리고, 셀 영역 내에서의 CD 측정시에 미스얼라인을 확인하게 되고, CD 측정은 수 천 내지 수 만 배에 이르는 고배율로 확대된 상태에서 이루어지므로, 더욱 신뢰성 있게 미스얼라인을 확인할 수 있다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (3)

1. 반도체 기판의 셀 영역 내에서 필드 영역과 활성 영역을 형성하는 단계와,

   상기 활성 영역에서 필드 영역까지 연장되는 게이트 전극층을 형성하는 단계를 포함하고,

   상기 게이트 전극층 형성 단계에서는 상기 게이트 전극층 형성과 동시에 상기 활성 영역과 필드 영역의 경계 부분에서 상기 게이트 전극층으로부터 소정의 방향으로 돌출되는 경계 표시자를 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
2. 제1항에 있어서, 상기 경계 표시자는 상기 활성 영역과 필드 영역의 경계 부분에서 상기 게이트 전극층으로부터 활성 영역의 방향으로 돌출되는 것을 특징으로 하는 반도체 소자의 제조 방법.
3. 제1항에 있어서, 상기 경계 표시자는 상기 활성 영역과 필드 영역의 경계 부분에서 상기 게이트 전극층으로부터 필드 영역의 방향으로 돌출되는 것을 특징으로 하는 반도체 소자의 제조 방법.