KR100263324B1 - 오버레이 스티칭 체크방법 - Google Patents

오버레이 스티칭 체크방법 Download PDF

Info

Publication number
KR100263324B1
KR100263324B1 KR1019970082075A KR19970082075A KR100263324B1 KR 100263324 B1 KR100263324 B1 KR 100263324B1 KR 1019970082075 A KR1019970082075 A KR 1019970082075A KR 19970082075 A KR19970082075 A KR 19970082075A KR 100263324 B1 KR100263324 B1 KR 100263324B1
Authority
KR
South Korea
Prior art keywords
pattern
vernier
plate
vernier pattern
stitching
Prior art date
Application number
KR1019970082075A
Other languages
English (en)
Other versions
KR19990061785A (ko
Inventor
강완순
Original Assignee
이중구
삼성테크윈주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이중구, 삼성테크윈주식회사 filed Critical 이중구
Priority to KR1019970082075A priority Critical patent/KR100263324B1/ko
Publication of KR19990061785A publication Critical patent/KR19990061785A/ko
Application granted granted Critical
Publication of KR100263324B1 publication Critical patent/KR100263324B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Abstract

오버레이 스티칭 체크방법이 개시된다.
개시된 오버레이 스티칭 체크방법은, 소정의 패턴이 새겨지는 플레이트상에 연속된 숏을 새기고 상기 플레이트를 언로딩시키며, 다시 상기 플레이트를 로딩시키고 상기 연속된 숏에 노광을 시키는 단계와; 소정의 테스트 레티클을 마련하여 상기 테스트 레티클상에 새겨진 제 1패턴에 제 1차노광과, 상기 제 1패턴의 일측에 구비된 제 2패턴에 제 2차노광을 실시하여 제 1버니어 패턴을 형성시키는 단계와; 상기 플레이트에 상기 제 1버니어 패턴이 형성된 위치를 중심으로 하여 상기 제 1버니어 패턴과, 상기 제 1버니어 패턴의 일측에 구비된 다른 패턴에 노광을 실시하여 다수의 버니어 패턴을 형성시키는 단계와; 상기 제 1버니어 패턴의 좌우측에 형성된 제 2버니어 패턴과, 제 3버니어 패턴을 읽어 오버레이 스티칭에 대한 데이터를 얻어내는 단계;를 포함하는 것을 그 특징으로 한다.
본 발명에 따르면, 노광장비 자체의 에러를 발견하여 수율향상을 꾀할 수 있는 이점이 있다.

Description

오버레이 스티칭 체크방법
본 발명은 오버레이 스티칭 체크(Overlay Stitching Check)방법에 관한 것으로서, 보다 상세하게는 노광장비의 특성을 복합적으로 평가할 수 있는 오버레이 스티칭 체크방법에 관한 것이다.
반도체 기억소자나 LCD(Liquid Crystal Display; 액정표시소자)와 같은 평판 디스플레이(Display)를 제조하는 노광장비에서는 노광장비 자체 평가를 위한 여러 시험 항목들을 가지고 있다. 노광장비의 일반적인 구성은, 도 1에 도시된 바와 같이 찍고자 하는 패턴(Pattern)이 새겨져 있는 레티클(Reticle)(11)과 상기 패턴이 새겨지는 글래스 또는 플레이트(이하 플레이트)(12)와 상기 레티클(11)과 플레이트(12) 사이에 설치되는 투영광학계(13)가 포함되어 이루어진다.
상기 레티클(11)이 플레이트(12)에 비해 매우 작기 때문에 스텝 엔 리피트(Step and Repeat) 방식으로 움직이면서 상기 레티클(11)의 상을 플레이트(12)에 여러번 노광해야 한다. 그래서, 상기 레티클(11)의 로테이션(Rotation)된 정도와, 원하는 곳으로 정확히 이동하는 지의 스텝핑(Stepping) 정도와, 상기 레티클상의 패턴을 플레이트에 옮길 때 숏(Shot)과 숏간의 이음(Stitching)(S)정도와, 상기 플레이트(12)상에 하나의 레이어(Layer) 위에 다른 하나의 레이어가 오버레이되는 정도 등의 여러 시험 항목들이 있게 된다.
도 2에는 시험 항목들 간의 포함관계를 나타낸 도면이 개략적으로 도시되어 있다.
도면을 참조하면, 첫째, 레티클 관련 에러는, 이 레티클 자체 제작오차와 레티클 로테이션(R/R)(21)이 등이 있고, 두번째, 광학계 관련에러로 디스토션(Distortion)(22)과, 배율에러 등이 있으며, 세 번째, 플레이트 관련 에러에는 스텝핑(23)과, 플레이트 로테이션 등이 있다. 여기에 여러 가지 요소가 복합되어 발생되는 이음정밀도 오차인 스티칭(24)과, 오버레이 스티칭(25) 등이 있다. 이중 실제 공정상에서 가장 중요하게 여기는 것은 오버레이 스티칭이다. 그 이유는 각 요소들의 에러를 포함하고 있으며, 공정상의 에러까지 포함하고 있기 때문이다.
도 3a 내지 도 3b에 도시된 바와 같이, 실제 게이트 레이어 위에 소스(Source)/드레인(Drain) 레이어를 적층한다. 예를 들면, 우선 게이트 패턴(31)이 새겨져 있는 레티클(32)을 장착한다. 그리고, 상기 게이트 패턴(31)을 플레이트에 스텝 엔드 리피트 방식으로 노광을 한다. 이어서, 현상 및 에칭공정 등을 하고, 다시 플레이트를 로딩하여 상기 게이트 패턴 위에 상기 소스/드레인 패턴(33)을 적층시킨다.
상술한 바와 같은 과정은 어떤 하나의 층을 노광했을 때의 에러 예컨대, 스티칭 에러와 다시 그 위에 적층시켰을 때 발생되는 에러 예를 들어, 오버레이 스티칭이 모두 포함되어 있다. 실제 공정상에서는 상기 오버레이 스티칭이 매우 중요해진다. 그리고, 실제 노광된 패턴을 이용하여 이 오버레이 스티칭을 체크하고 있다.
통상 테스트 레티클(Test Reticle) 상에는 여러 가지 종류의 마크들이 구비되고, 이 마크들을 중첩하여 버니어(Vernier) 패턴을 형성시킨다. 도 4에 도시된 바와 같이, 상기 테스트 레티클(44)상에 일렬로 늘어선 어미자 패턴(41)과, 아들자 패턴(42)을 마련한다. 이어서, 상기 테스트 레티클(44)을 그대로 노광한 다음, 플레이트를 이동시켜 정확히 상기 아들자 패턴(42)위치에 상기 어미자 패턴(41)을 옮겨 버니어 패턴(43)을 형성시킨다.
이와 같은 과정을 반복하면서 상기 플레이트상에 새겨진 하나의 숏안의 상하 및 좌우에 버니어 패턴이 형성된다. 이 버니어 패턴 값을 읽어 스티칭 정도를 체크한다. 하나의 레이어상의 스티칭정도가 아닌 다층구조상의 오버레이 스티칭을 체크하는데 현재 많이 이용되고 있는 방법은, 실제 노광된 패턴을 사용하여 하부와 상부층간의 오버랩된 정도를 임계치수(CD; Critical Dimension) 측정 등을 하여 평가하고 있다.
그러나, 실제 노광된 패턴을 가지고 오버레이 스티칭을 체크할 때 노광된 패턴에 손상이 생길 수 있고, 상기 임계치수 측정을 하는데 많은 시간이 소요된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 테스트 레티클에 간단한 패턴을 넣어 오버레이 스티칭 정도를 간단히 체크하므로서, 노광장비 자체의 에러를 발견하여 수율향상을 꾀할 수 있는 오버레이 스티칭 체크방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 노광장비의 구성도를 나타낸 개략적인 도면,
도 2는 시험항목들간의 포함관계를 나타낸 개략적인 도면,
도 3a 내지 도 3b는 레티클상의 패턴을 플레이트상에 적층되는 과정을 설명하기 위한 개략적인 도면,
도 4는 플레이트상에 버니어 패턴을 형성하는 과정을 나타낸 개략적인 도면,
도 5a 내지 도 5b는 테스트 레티클상에 오버레이 스티칭 체크용 버니어 패턴을 형성하는 과정을 나타낸 개략적인 도면,
도 6 내지 도 8은 본 발명에 따른 오버레이 스티칭 체크방법을 실시하기 위한 버니어 패턴을 형성시키는 과정을 나타낸 도면들이다.
<도면의 주요부분에 대한 부호의 설명>
61, 61'. 테스트 레티클 62, 64, 72, 74. 어미자 패턴
63, 65, 73, 75. 아들자 패턴 76, 76'. 제 1버니어 패턴
73a'. 제 2버니어 패턴 73b'. 제 3버니어 패턴
74a'. 제 4버니어 패턴
상기와 같은 목적을 달성하기 위한 본 발명의 오버레이 스티칭 체크방법은, 소정의 패턴이 새겨지는 플레이트상에 연속된 숏을 새기고 상기 플레이트를 언로딩시키며, 다시 상기 플레이트를 로딩시키고 상기 연속된 숏에 노광을 시키는 단계와; 소정의 테스트 레티클을 마련하여 상기 테스트 레티클상에 새겨진 제 1패턴에 제 1차노광과, 상기 제 1패턴의 일측에 구비된 제 2패턴에 제 2차노광을 실시하여 제 1버니어 패턴을 형성시키는 단계와; 상기 플레이트에 상기 제 1버니어 패턴이 형성된 위치를 중심으로 하여 상기 제 1버니어 패턴과, 상기 제 1버니어 패턴의 일측에 구비된 다른 패턴에 노광을 실시하여 다수의 버니어 패턴을 형성시키는 단계와; 상기 제 1버니어 패턴의 좌우측에 형성된 제 2버니어 패턴과, 제 3버니어 패턴을 읽어 오버레이 스티칭에 대한 데이터를 얻어내는 단계;를 포함하는 것을 그 특징으로 한다.
본 발명에 있어서, 상기 제 1버니어 패턴을 형성시키는 단계후, 상기 플레이트를 언로딩하고, 다시 로딩하여 실제 공정과 같은 프로세스를 진행시키는 단계를 더 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 제 1버니어 패턴이 3중 노광되어 상기 제 2버니어 패턴과 상기 제 3버니어 패턴이 형성되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 5a 내지 도 5b에는 본 발명에 따른 오버레이 스티칭 체크방법이 실현될 수 있도록 하는 오버레이 스티칭 체크용 버니어 패턴 형성과정의 과정도가 개략적으로 도시되어 있다.
도면을 각각 참조하면, 실제 공정상의 조건까지를 고려하여 노광장비의 성능을 평가해 보려할 때, 오버레이 스티칭을 체크한다. 이러한 체크를 하기 위해서는 테스트 레티클상에 체크 패턴을 넣어 용이하게 평가할 수 있도록 한다. 이를 위해서, 테스트 레티클(51)의 좌측에는 어미자 패턴(52)을 구성시키고, 상기 테스트 레티클의 우측에는 아들자 패턴(53)을 구성시킨다. 그리고, 상기 어미자 패턴(52)중 마지막 패턴(52')은 아들자 패턴으로 한다.
도 5a에 도시된 바와 같이, 상기 어미자 패턴(52) 4개와, 아들자 패턴(53) 4개는 동일한 패턴으로 구성된다. 이와 같은 상기 어미자 패턴(52)과 아들자 패턴(53)을 조합하여 도 5b에 도시된 바와 같이, 최종적으로 상기 어미자 패턴(52)과 아들자 패턴(53)이 중첩되는 위치의 좌우측에 오버레이 스티칭 체크용 버니어 패턴(54)이 생성되도록 한다. 도면에 지시된 참조표시 DL은 오버레이되는 부분을 나타낸 것이다.
상술한 바와 같은 버니어 패턴을 형성시켜 오버레이 스티칭을 체크하는 과정을 보다 상세히 설명하면 다음과 같다.
우선, 실제 공정상 방법과 동일한 과정을 거쳐서 버니어 패턴을 형성시켜야 한다. 즉, 도면에 도시하지는 않았으나 하나의 플레이트상에 연속된 숏을 새기고 상기 플레이트를 언로딩(Unloading)시키며, 다시 상기 플레이트가 배치된 플레이트 스테이지에 로딩(Loading)시킨다. 이어서, 상기 플레이트상에 연속된 숏을 노광한다. 이는, 첫 번째 레이어와 두 번째 레이어의 오버레이된 정도를 볼 수 있도록 프로세스(Process)를 구성한다.
그리고, 도 5a에 도시된 바와 같은 테스트 레티클(61, 61')을 도 6에 도시된 바와 같이 마련하여, 어미자 패턴(62, 62')의 일측에 구비된 아들자 패턴(63)을 1차노광을 실시한다. 이어서, 상기 아들자 패턴(65)의 일측에 마련된 어미자 패턴(64, 64')에 대하여 2차노광을 실시한다. 이와 같이 1, 2차노광을 실시하면 도 7에 도시된 바와 같은 플레이트(71)상에 제 1버니어 패턴(76)이 형성된다.
이어서, 상기 플레이트(71)를 언로딩하고, 그리고 다시 로딩하여 실제 공정과 같은 프로세스를 진행시킨다. 그리고, 상기 로딩된 플레이트(71)에 상기 제 1버니어 패턴(77)이 형성된 위치를 중심으로 하여 제 1버니어 패턴(77)과, 각각의 패턴(73a, 73b, 74a)에 노광을 실시한다.
그러면, 도 8에 도시된 바와 같이 최종적으로 상기 제 1버니어 패턴(77')의 기준선(DL)을 중심으로 하여 각각 좌우측에 다른 제 2버니어 패턴(73a'), 제 3버니어 패턴(73b'), 제 4버니어 패턴(74a')들이 형성된다. 그리고, 상기 제 1버니어 패턴(77')은 3중 노광되어 버니어 패턴을 읽기가 불가능하다. 따라서, 상기 제 1버니어 패턴(77')의 좌우측의 다른 제 3버니어 패턴(73b')과 제 4버니어 패턴(74a')을 각각 읽어 오버레이 스티칭에 대한 데이터를 얻어낸다.
상술한 바와 같은 본 발명에 따른 오버레이 스티칭 체크방법은 다음과 같은 효과를 가진다.
플레이트의 불량을 좌우하는 스티칭을 테스트 레티클상에 간단한 버니어 패턴을 넣어 오버레이 스티칭 정도를 쉽게 체크할 수 있으며, 노광장비 자체의 에러를 발견하여 수율향상을 꾀할 수 있는 효과가 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시 예가 가능하다는 점을 이해할 것이다.
따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (3)

  1. 소정의 패턴이 새겨지는 플레이트상에 연속된 숏을 새기고 상기 플레이트를 언로딩시키며, 다시 상기 플레이트를 로딩시키고 상기 연속된 숏에 노광을 시키는 단계와;
    소정의 테스트 레티클을 마련하여 상기 테스트 레티클상에 새겨진 제 1패턴에 제 1차노광과, 상기 제 1패턴의 일측에 구비된 제 2패턴에 제 2차노광을 실시하여 제 1버니어 패턴을 형성시키는 단계와;
    상기 플레이트에 상기 제 1버니어 패턴이 형성된 위치를 중심으로 하여 상기 제 1버니어 패턴과, 상기 제 1버니어 패턴의 일측에 구비된 다른 패턴에 노광을 실시하여 다수의 버니어 패턴을 형성시키는 단계와;
    상기 제 1버니어 패턴의 좌우측에 형성된 제 2버니어 패턴과, 제 3버니어 패턴을 읽어 오버레이 스티칭에 대한 데이터를 얻어내는 단계;를 포함하는 것을 특징으로 하는 오버레이 스티칭 체크방법.
  2. 제 1항에 있어서,
    상기 제 1버니어 패턴을 형성시키는 단계후, 상기 플레이트를 언로딩하고, 다시 로딩하여 실제 공정과 같은 프로세스를 진행시키는 단계를 더 포함하는 것을 특징으로 하는 오버레이 스티칭 체크방법.
  3. 제 1항에 있어서,
    상기 제 1버니어 패턴이 3중 노광되어 상기 제 2버니어 패턴과 상기 제 3버니어 패턴이 형성되는 것을 특징으로 하는 오버레이 스티칭 체크방법.
KR1019970082075A 1997-12-31 1997-12-31 오버레이 스티칭 체크방법 KR100263324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970082075A KR100263324B1 (ko) 1997-12-31 1997-12-31 오버레이 스티칭 체크방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970082075A KR100263324B1 (ko) 1997-12-31 1997-12-31 오버레이 스티칭 체크방법

Publications (2)

Publication Number Publication Date
KR19990061785A KR19990061785A (ko) 1999-07-26
KR100263324B1 true KR100263324B1 (ko) 2000-09-01

Family

ID=19530734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970082075A KR100263324B1 (ko) 1997-12-31 1997-12-31 오버레이 스티칭 체크방법

Country Status (1)

Country Link
KR (1) KR100263324B1 (ko)

Also Published As

Publication number Publication date
KR19990061785A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
EP0466335B1 (en) Process of manufacturing semiconductor devices
JP2007504664A (ja) Xイニシアティブレイアウト設計のためのパターン認識および方法のための構造
IE57546B1 (en) Method of fabricating a photomask pattern
JPH09166866A (ja) フォトマスクの目合わせマーク及び半導体装置
JP2022078075A (ja) 露光システムアライメントおよび較正方法
US5095511A (en) Apparatus for verifying pattern data used in a step-and-repeat process for producing the same patterns regularly arranged on a substance
KR100263324B1 (ko) 오버레이 스티칭 체크방법
KR100577568B1 (ko) 오버레이 측정방법 및 그에 사용되는 오버레이 마크
KR100699109B1 (ko) 반도체 제조용 노광장비의 정렬도 측정마크 및 측정방법
CN117111398B (zh) 光罩制程偏差的监控方法及监控系统
US6962762B2 (en) Exposure positioning in photolithography
KR100271125B1 (ko) 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법
KR100263323B1 (ko) 반도체 노광장비의 정렬 정밀도 측정방법
CN100399529C (zh) 用于曝光机器的检测装置及检测方法
KR100644068B1 (ko) 포토리소그라피용 마스크
JPH10312049A (ja) レチクル
US20030211411A1 (en) Method for monitoring focus in lithography
KR20030016458A (ko) 오버레이 장비에서의 툴 인듀스 시프트 데이터 인터록 방법
KR100620727B1 (ko) 반도체 검사 장치
KR100375290B1 (ko) 웨이퍼 패턴 오차의 요인 해석 방법 및 사진 제판용마스크의 제조 장치
KR20030000990A (ko) 반도체 기판의 오버레이 측정방법
KR0141946B1 (ko) 반도체 노광장비의 정렬도 검사장치
KR100688721B1 (ko) 반도체 제조 공정에서의 오버레이 측정 방법
KR100284101B1 (ko) 반도체 웨이퍼의 오버레이 마크
JPS60192945A (ja) マスク・プリント方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee