KR19990079838A - 키폰시스템의 와치도그 처리회로 - Google Patents

키폰시스템의 와치도그 처리회로 Download PDF

Info

Publication number
KR19990079838A
KR19990079838A KR1019980012654A KR19980012654A KR19990079838A KR 19990079838 A KR19990079838 A KR 19990079838A KR 1019980012654 A KR1019980012654 A KR 1019980012654A KR 19980012654 A KR19980012654 A KR 19980012654A KR 19990079838 A KR19990079838 A KR 19990079838A
Authority
KR
South Korea
Prior art keywords
watchdog
cpu
bmc
phone system
signal
Prior art date
Application number
KR1019980012654A
Other languages
English (en)
Inventor
이갑영
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019980012654A priority Critical patent/KR19990079838A/ko
Publication of KR19990079838A publication Critical patent/KR19990079838A/ko

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

본 발명은 키폰시스템에 관한 것으로, 특히, WTIB(Wireless Terminal Interface Board)에서 사용되는 BMC(Burst Mode Controller)를 이용하여 와치도그를 처리함으로써 CPU의 오동작을 정확하게 감지하여 CPU를 초기화시키는 키폰시스템의 와치도그 처리회로에 관한 것이다.
종래에는 CPU에서 일정한 시간간격으로 단안정 멀티바이브레이터에 와치도그 트리거신호를 주어야만 WTIB보드는 정상적인 동작을 수행하고 있음을 알게 된다. 따라서, 단안정 멀티바이브레이터가 반드시 추가가 되어야만 와치도그를 처리할 수 가 있게 되며, 와치도그가 발생했을 경우 외부적으로 와치도그의 발생을 나타낼 수 있는 방법이 없다.
본 발명은 키폰시스템의 WTIB에서 사용되는 BMC의 레지스터를 이용하여 와치도그를 처리함으로써 단안정 멀티바이브레이터를 필요로하지 않고, 와치도그신호가 발생했을 경우, LED를 점등하여 사용자는 와치도그가 발생했음을 용이하게 인지할 수 있다.

Description

키폰시스템의 와치도그 처리회로
본 발명은 키폰시스템에 관한 것으로, 특히, WTIB(Wireless Terminal Interface Board)에서 사용되는 BMC(Burst Mode Controller)를 이용하여 와치도그를 처리함으로써 CPU의 오동작을 정확하게 감지하여 CPU를 초기화시키는 키폰시스템의 와치도그 처리회로에 관한 것이다.
종래의 키폰시스템에서 와치도그 처리회로는 첨부된 도면 도1에 도시된 바와 같이, CPU(10), 단안정 멀티바이브레이터(20) 및 리셋부(30)를 구비한다.
CPU(10)는 프로그램이 정상적으로 실행되면 일정한 시간간격으로 와치도그 트리거신호를 발생시켜 단안정 멀티바이브레이터(20)측으로 인가한다.
단안정 멀티바이브레이터(20)는 CPU(10)로 부터 일정한 시간간격으로 와치도그 트리거신호가 인가되면 저항(R)과 콘덴서(C)에 따른 시간상수에 따라 와치도그 신호를 발생시켜 리셋부(30)로 출력한다.
리셋부(30)는 단안정 멀티바이브레이터(20)로부터 와치도그 신호가 인가됨에 따라 이에 대응하여 CPU(10)측으로 리셋신호를 발생하여 출력한다.
전술한 바와 같이 구성되는 종래의 키폰시스템에서 와치도그 처리장치의 동작을 설명하면 다음과 같다.
먼저, 키폰시스템이 동작함에 따라, CPU(10)는 일정한 시간 간격으로 와치도그 신호를 발생하여 단안정 멀티바이브레이터(20)측으로 인가한다. 이 때, 단안정 멀티바이브레이터(20)는 CPU(10)로부터 인가되는 와치도그 트리거신호의 간격이 저항(R)과 콘덴서(C)의 시간 상수보다 작을시에는 단안정 멀티바이브레이터(20)의 출력값은 변화가 되지 않음에 따라 리셋부(30)에 영향을 주지 않게 된다. 그러나, CPU(10)로부터 인가되는 와치도그 트리거신호의 간격이 저항(R)과 콘덴서(C)에 따른 시간 상수보다 클 때는 단안정 멀티바이브레이터(20)의 출력값은 변화되는 바, 이는 CPU(10)가 정상적으로 동작하지 않음을 의미하므로 리셋부(30)는 CPU(10)에 리셋신호를 인가함으로써 CPU(10)는 리셋이 되어 프로그램이 재기동된다.
전술한 바와 같이 종래에는 CPU에서 일정한 시간간격으로 단안정 멀티바이브레이터에 와치도그 트리거신호를 주어야만 WTIB보드는 정상적인 동작을 수행하고 있음을 알게 된다. 따라서, 단안정 멀티바이브레이터가 반드시 추가가 되어야만 와치도그를 처리할 수 가 있게 되며, 와치도그가 발생했을 경우 외부적으로 와치도그의 발생을 나타낼 수 있는 방법이 없다.
본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 키폰시스템의 WTIB에서 사용되는 BMC의 레지스터를 이용하여 와치도그를 처리함으로써 단안정 멀티바이브레이터를 필요로하지 않고, 와치도그신호가 발생했을 경우, LED를 점등하여 사용자에게 인지시키는 키폰시스템의 와치도그 처리회로를 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, 키폰시스템에 있어서, 프로그램이 정상적으로 실행되면 일정한 시간간격으로 소정의 데이터를 출력하는 CPU와; 상기 CPU로 부터 일정한 시간간격으로 소정의 데이터를 인가받고, 해당 데이터가 일정한 시간간격으로 인가되지 않으면 와치도그 신호를 발생시켜 출력하는 BMC와; 상기 BMC로부터 와치도그 신호가 인가됨에 따라 이에 대응하여 상기 CPU측으로 리셋신호를 발생하여 출력하는 리셋부를 구비하는 것을 특징으로 한다.
한편, 상기 BMC로 부터 와치도그 신호가 인가되면 출력단에 연결된 LED를 점등하고, 상기 CPU가 리셋되면 클리어되어 상기 LED를 소등하는 D플립플롭을 구비하는 것을 특징으로 한다.
도 1은 종래의 키폰시스템의 와치도그처리장치의 회로도.
도 2는 본 발명에 따른 키폰시스템의 와치도그처리장치의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : CPU(Central Processing Unit) 20 : 단안정 멀티바이브레이터
30 : 리셋부 40 : BMC(Burst Mode Controller)
50 : D플립플롭 60 : LED
R : 저항 C : 콘덴서
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
본 발명에 따른 키폰시스템의 와치도그 처리회로는 첨부된 도면 도2에 도시된 바와 같이, CPU(10), BMC(40), 리셋부(30), D플립플롭(50) 및 LED(60)를 구비한다.
CPU(10)는 프로그램이 정상적으로 실행되면 일정한 시간간격으로 특정 데이터를 BMC(40)내부의 레지스터에 인가한다.
BMC(40)는 CPU(10)로 부터 일정한 시간간격으로 특정 데이터를 인가받고, 해당 데이터가 인가되지 않으면 와치도그 신호를 발생시켜 리셋부(30) 및 D플립플롭(50)으로 출력한다.
리셋부(30)는 BMC(40)로부터 와치도그 신호가 인가됨에 따라 이에 대응하여 CPU(10)측으로 리셋신호를 발생하여 출력한다.
D플립플롭(50)은 BMC(40)로부터 와치도그 신호가 인가됨에 따라 LED(60)를 점등하여 와치도그가 발생했음을 사용자에게 인지시킨다.
전술한 바와 같이 구성되는 본 발명의 동작을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
일반적으로 WTIB는 키폰시스템의 주장치에 연결되어 무선키폰 또는 휴대용 단말기를 사용할 수 있도록 해주는 장치로서, 하나의 시스템에는 하나의 WTIB보드를 사용할 수 있다.
먼저, 키폰시스템이 동작하게 되면, CPU(10)는 주기적으로 BMC(40)내부의 레지스터에 특정데이터를 쓰게된다. 이 때, CPU(10)가 주 작업을 하는 도중 어떤 요인에 의해 정상적인 동작을 하지 않고 무한 루프를 수행하게 되어 BMC(40)의 레지스터에 특정 데이터를 일정시간 이내에 쓰지 않으면 BMC(40)는 와치도그신호를 발생하게 되는 바, 즉, 예를들어 CPU(10)가 BMC(40)의 레지스터에 특정 데이터를 쓴 후 약9초내에 특정데이터를 BMC(40)의 레지스터에 다시 쓰지 않으면 BMC(40)는 CPU(10)가 정상적인 동작을 수행하지 않음을 인지하고, 와치도그 신호를 발생하게 된다. 따라서, BMC(40)로부터 발생된 와치도그 신호는 리셋부(30) 및 D플립플롭(50)으로 인가되어 리셋부(30)는 CPU(10)를 리셋하고, D플립플롭(50)은 LED(60)를 점등함으로써, 사용자에게 와치도그가 발생했음을 인지시킨다.
한편, 와치도그의 발생에 따른 처리가 정상적으로 이루어지고 CPU(10)가 리셋이 되면 리셋신호는 D플립플롭(50)의 클리어단자에 인가되어 LED(60)는 소등함으로써, 사용자는 와치도그에 따라 CPU(10)가 리셋되어 재기동되었음을 인지하게 된다.
전술한 바와 같이, 본 발명은 키폰시스템의 WTIB에서 사용되는 BMC의 레지스터를 이용하여 와치도그를 처리함으로써 단안정 멀티바이브레이터를 필요로하지 않고, 와치도그신호가 발생했을 경우, LED를 점등하여 사용자는 와치도그가 발생했음을 용이하게 인지할 수 있다.

Claims (2)

  1. 키폰시스템에 있어서, 프로그램이 정상적으로 실행되면 일정한 시간간격으로 소정의 데이터를 출력하는 CPU(10)와; 상기 CPU(10)로 부터 일정한 시간간격으로 소정의 데이터를 인가받고, 해당 데이터가 일정한 시간간격으로 인가되지 않으면 와치도그 신호를 발생시켜 출력하는 BMC(40)와; 상기 BMC(40)로부터 와치도그 신호가 인가됨에 따라 이에 대응하여 상기 CPU(10)측으로 리셋신호를 발생하여 출력하는 리셋부(30)를 구비하는 것을 특징으로 하는 키폰시스템의 와치도그 처리회로.
  2. 제 1 항에 있어서,
    상기 BMC(40)로 부터 와치도그 신호가 인가되면 출력단에 연결된 LED(60)를 점등하고, 상기 CPU(10)가 리셋되면 클리어되어 상기 LED(60)를 소등하는 D플립플롭(50)을 구비하는 것을 특징으로 하는 키폰시스템의 와치도그 처리회로.
KR1019980012654A 1998-04-09 1998-04-09 키폰시스템의 와치도그 처리회로 KR19990079838A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980012654A KR19990079838A (ko) 1998-04-09 1998-04-09 키폰시스템의 와치도그 처리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980012654A KR19990079838A (ko) 1998-04-09 1998-04-09 키폰시스템의 와치도그 처리회로

Publications (1)

Publication Number Publication Date
KR19990079838A true KR19990079838A (ko) 1999-11-05

Family

ID=65861111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980012654A KR19990079838A (ko) 1998-04-09 1998-04-09 키폰시스템의 와치도그 처리회로

Country Status (1)

Country Link
KR (1) KR19990079838A (ko)

Similar Documents

Publication Publication Date Title
US6279048B1 (en) System wake-up based on joystick movement
US7685448B2 (en) Computer system sleep/awake circuit
EP1172730A3 (en) One-chip system large-scale integrated circuit including processor circuit and its pheripheral circuits
US5590363A (en) Circuit for detection of co-processor unit presence and for correction of its absence
KR19990079838A (ko) 키폰시스템의 와치도그 처리회로
KR930017341A (ko) 원격제어기의 데이타 수신제어장치 및 방법
KR200172902Y1 (ko) 스위칭센싱로직
JP2729121B2 (ja) 演算処理装置
KR200174981Y1 (ko) 트랙볼 마우스에서의 웨이크 업 장치(apparatus for waking-up track ball mouse)
JPS56164467A (en) Cash register
JP2854194B2 (ja) マイクロコンピュータの発振クロック判定装置
DE69716484D1 (de) Vorrichtung zur überwachung eines computers
KR100487241B1 (ko) 인쇄회로기판의버전관리방법및장치
JP2006215706A (ja) マイクロコンピュータおよびウェイクアップ検出方法
JPS5937882Y2 (ja) エラ−表示装置
JPS62200414A (ja) ハンドヘルドコンピユ−タ
KR100280453B1 (ko) 플래시메모리장치
JP3406418B2 (ja) 電源異常割込信号検出回路
KR0136345B1 (ko) 터치음 발생회로
KR0172321B1 (ko) 인터페이스 회로
JPH033043A (ja) 半導体装置
JPH077690U (ja) 遊技機の電源オーバー検出回路
JPS6278616A (ja) 電源断時におけるスタンバイ制御方式
JPH04218822A (ja) 機器制御用のマイクロプロセッサ
JPH06332577A (ja) システムのリセット要因識別方式

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application