KR0172321B1

KR0172321B1 - 인터페이스 회로

Info

Publication number: KR0172321B1
Application number: KR1019930012214A
Authority: KR
Inventors: 이병용
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1993-06-30
Filing date: 1993-06-30
Publication date: 1999-03-30
Also published as: KR950001503A

Abstract

본 발명은 인터페이스 회로에 관한 것으로, 호스트 컴퓨터와 ASIC으로 이루어진 메모리 콘트롤러를 통해 직접 데이터 및 콘트롤신호의 송,수신을 수행하면서 상기 메모리 콘트롤러를 경유하면서 래치된 데이터를 마이크로 프로세서에서 읽어들이도록 함으로써 호스트 컴퓨터로 부터의 데이터를 래치시키면서 입력받아 빠른 데이터의 수신이 가능하고, 마이크로 프로세서에서는 래치되었던 데이터를 읽어들이면서 정확한 데이터의 송,수신이 이루어지도록 한 것이다.

Description

인터페이스 회로

제1도는 종래의 인터페이스 회로의 개략적인 구성을 나타낸 블록도.

제2도는 본 발명의 개략적인 구성을 나타낸 블록도.

제3도는 본 발명의 동작 상태를 나타내는 주요신호의 타임챠트.

* 도면의 주요부분에 대한 부호의 설명

10 : 호스트 컴퓨터 11 : 인터페이스 회로

12 : 메모리 콘트롤러 13 : 핸드 세이크부

14 : 래치부 15 : 마이크로 프로세서

16 : 데이터 독출부 17 : 인터럽트발생부

본 발명은 인터페이스 회로에 관한 것으로, 특히 인터페이스 전용 프로세서를 사용하지 않고 메모리 콘트롤러에서 래치시키면서 마이크로 프로세서에서 읽어들이도록 하여 정확한 데이터의 송,수신이 이루어지도록 한 인터페이스 회로에 관한 것이다.

종래에는 인터페이스 회로를 구성할 때 복잡한 주변회로와 인터페이스 전용의 프로세서로 이루어지고, 인터페이스 전용 프로세서를 경유하여 호스트 컴퓨터와의 데이터 송,수신이 이루어지도록 하였었다.

즉, 제1도에 개략적으로 도시한 것과 같이 컴퓨터와 프린터, 모니터 등의 기기를 상호접속하면서 프로그램이 가능한 프로그램머블 주변 인터페이스 소자(Programmable Peripheral Interface Device)인 인터페이스 전용 프로세서(2)를 마이크로 프로세서(1a)와 ASIC(Application Specific Integrated Circuit)(1b)로 이루어진 인터페이스 회로(1)에 접속하여 콘트롤신호(Control)를 주고 받으면서 데이터(DATA)의 상호교환을 수행하고, 상기의 인터페이스 전용 프로세서(2)를 통하여 호스트 컴퓨터(3)와 데이터(DATA)를 상호교환하면서 스트로브신호(STROBE), 비지신호(BUSY) 및 응답신호(ACK) 등을 제어신호로 주고받도록 하였었다.

그러나 상기와 같은 종래의 인터페이스 회로에 의하여서는 호스트 컴퓨터(3)로부터 전송되는 데이터 또는 콘트롤 신호를 인터페이스 회로(1)에서 직접 전달받아 디코드(Decode)함으로써 데이터의 전송속도가 빠르면서 복잡한 경우에는 정확한 데이터 즉, 프로토콜(Protocol) 상에 맞지않는 에러데이터(Error Data)를 수신하는 경우가 종종 발생하였다.

즉, 인터페이스 회로(1)에서 데이터와 함께 수신되는 스트로브신호(STROBE)가 로우인 동안 데이터를 읽고 호스트 컴퓨터(3)에 비지신호(BUSY)의 하이를 출력하는 핸드 세이크(hand shake) 프로토콜 방식에 의해 데이터와 콘트롤신호를 주고 받을 때 데이터(또는 스토로브신호)를 받자마자 빠른 속도로 응답 데이터(또는 비지신호)를 전송하게 되고, 이에 따라 외부적인 노이즈(Noise)의 영향을 받기 쉽고 처리속도가 빠르므로 인터페이스 회로의 마이크로 프로세서에서 오동작을 일으키는 경우가 빈번하였다.

이에 따라 본 발명은 메모리 콘트롤러와 마이크로 프로세서로 구성하고 일단 래치시킨 데이터를 마이크로 프로세서에서 읽어들여 정확한 데이터의 송,수신이 이루어지도록 한 인터페이스 회로를 제공하는 것을 그 목적으로 한다.

이와같은 목적을 달성하기 위한 본 발명은 호스트 컴퓨터와 ASIC으로 이루어진 메모리 콘트롤러를 통해 직접 데이터 및 콘트롤신호의 송,수신을 수행하면서 상기 메모리 콘트롤러를 경유하면서 래치된 데이터를 마이크로 프로세서에서 읽어들이도록 함으로써 호스트 컴퓨터로 부터의 데이터를 래치시키면서 입력받아 빠른 데이터의 수신이 가능하고, 마이크로 프로세서에서는 래치되었던 데이터를 읽어들이면서 정확한 데이터의 송,수신이 이루어지도록 한 것이다.

이하 본 발명을 첨부도면에 의거 상세히 기술하여보면 다음과 같다.

호스트 컴퓨터(10)의 입,출력단(I/O PORT)에 인터페이스 회로(11)를 연결하되, 상기 호스트 컴퓨터(10)의 입,출력단(I/O PORT)을 통해 스트로브신호(STROBE)와 함께 데이터(DATA1)를 입력받는 상기 인터페이스 회로(11)의 메모리 콘트롤러(12)는 상기의 스트로브신호(STROBE)에 의해 핸드 세이크부(13)에서 비지신호(BUSY)를 하이로 출력하는 동시에 래치부(14)에서는 마이크로 프로세서(15)로 부터 입력되는 데이터(DATA2)를 래치시키도록 한다.

상기의 비지신호(BUSY)가 하이로 출력될 때 같이 입력받는 인터페이스 회로(11)의 마이크로 프로세서(15)에서 상기 래치부(14)에 래치된 데이터(DATA2)를 데이터 독출부(16)에서 정확하게 읽도록하고, 모두 읽은 다음에는 인터럽트발생부(17)에서 비지 콘트롤신호(BUSY-CON : Busy Control Signal)를 상기 메모리 콘트롤러(12)의 핸드 세이크부(13)에 트리거신호로 출력하여 비지신호(BUSY)가 로우로 바뀌도록 한다.

이와같이 구성한 본 발명의 인터페이스 회로는 메모리 콘트롤러(12)를 데이터를 주고 받을 때 전송의 완료 및 수행을 알리는 신호선들을 사용하여 마치 악수를 하는 것과 같이 효과적으로 데이터를 읽거나 쓰도록 한 핸드 세이크부와 입출력되는 데이트를 래치시켰다가 출력하는 래치부를 포함하는 ASIC(Application Specific Integrated Circuit : 응용 목적용 집적회로)로 구성한 것으로서, 호스트 컴퓨터(10)에서 입출력포트(I/O PORT)를 통하여 데이터(DATA1)와 콘트롤신호의 스트로브신호(STROBE)를 제3도의 (a)와 (b)에 도시한 것과 같이 출력하여 인터페이스 회로(11)의 메모리 콘트롤러(12)에 입력되도록 하면, 상기의 스트로브신호(STROBE)의 로우가 입력되는 핸드 세이크부(13)에서는 제3도의 (c)와 같은 비지신호(BUSY)를 하이로 출력하여 지금 데이터를 입력받는 중이므로 다른 신호의 입력이 불가하다는 뜻을 호스트 컴퓨터(10)를 비롯한 다른 관련기기에 출력하는 한편, 스트로브신호(STROBE)를 동시에 입력받는 래치부(14)에서는 입력되는 데이터(DATA1)를 래치시킨다.

그리고 상기의 비지신호(BUSY)를 동시에 입력받는 마이크로 프로세서(15)의 데이터 독출부(16)에서는 제3도의 (e)와 같이 래치되었던 데이터(DATA2)를 정확하게 읽어들이고 완료후에는 인터럽트발생부(17)를 통해 비지콘트롤신호(BUSY-CON)를 트리거신호의 상태로 상기 메모리 콘트롤러(12)의 핸드 세이크부(13)로 출력하여 비지신호(BUSY)를 로우로 변환시키면서 다음의 데이터(2'nd)를 입력받을 수 있도록 한다.

따라서 본 발명의 인터페이스 회로에 의하여서는 호스트 컴퓨터로 부터의 데이터를 빨리 래치시키면서 입력받고 래치된 상태의 데이터를 정확하게 읽어들이도록 함으로써 데이터의 송,수신이 정확하고 쉽게 이루어짐은 물론, 별도의 인터페이스가 없어도 간단한 데이터의 송,수신이 이루어지도록 한 것이다.

Claims

인터페이스 회로에 있어서, 호스트 컴퓨터(10)로 부터 콘트롤신호와 데이터를 입력받아 데이터를 래치시키는 메모리 콘트롤러(12)와, 상기 메모리 콘트롤러(12)로 부터의 응답신호에 따라 래치된 데이터를 정확히 읽어들이는 마이크로 프로세서(15)로 구성됨을 특징으로 하는 인터페이스 회로.
제1항에 있어서, 상기 메모리 콘트롤러(12)는 호스트 컴퓨터(10)로 부터의 스트로브신호(STROBE)의 로우 입력에 따라 핸드 세이크부(13)에서 비지신호(BUSY)를 하이로 출력하면서 래치(14)에 데이터(DATA1)를 래치시키도록 한 것을 특징으로 하는 인터페이스 회로.
제2항에 있어서, 상기 마이크로 프로세서(15)는 상기 메모리 콘트롤러(12) 부터의 비지신호(BUSY)를 입력받는 데이터 독출부(16)에서 래치되었던 데이터(DATA2)를 읽어들이고 완료후에는 인터럽트발생부(17)를 통해 비지콘트롤신호(BUSY-CON)를 출력하도록 한 것을 특징으로 하는 인터페이스 회로.