KR100284054B1 - 마이콤과 메인 시스템의 데이터 전송방법 및 장치 - Google Patents

마이콤과 메인 시스템의 데이터 전송방법 및 장치 Download PDF

Info

Publication number
KR100284054B1
KR100284054B1 KR1019980000536A KR19980000536A KR100284054B1 KR 100284054 B1 KR100284054 B1 KR 100284054B1 KR 1019980000536 A KR1019980000536 A KR 1019980000536A KR 19980000536 A KR19980000536 A KR 19980000536A KR 100284054 B1 KR100284054 B1 KR 100284054B1
Authority
KR
South Korea
Prior art keywords
data
main system
microcomputer
data transmission
signal
Prior art date
Application number
KR1019980000536A
Other languages
English (en)
Other versions
KR19990065297A (ko
Inventor
강재식
김양훈
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980000536A priority Critical patent/KR100284054B1/ko
Priority to TW088100058A priority patent/TW419923B/zh
Priority to JP11004097A priority patent/JPH11316735A/ja
Priority to US09/228,557 priority patent/US6405260B2/en
Publication of KR19990065297A publication Critical patent/KR19990065297A/ko
Application granted granted Critical
Publication of KR100284054B1 publication Critical patent/KR100284054B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Communication Control (AREA)
  • Microcomputers (AREA)
  • Bus Control (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

본 발명은 메인 시스템과의 인터페이스 관련 로직을 가지고 있지 않는 마이콤을 시스템에 적용시키도록 하고, 리모콘에 사용된 마이콤과의 데이터 전송을 키보드 제어기를 통하지 않고 표준화된 시스템 입출력 포트를 통하여 처리하고, 전송상의 문제를 감지하기 위하여 에러 감지 비트를 활용하여 메인 시스템과 마이콤 모두 감지할 수 있도록 하는 한편, 한번에 처리할 수 있는 데이터의 크기를 늘림으로써, 시스템의 전송속도를 향상시키도록 하는 마이콤과 메인 시스템의 데이터 전송방법 및 장치에 관한 것이다.
이와 같은 본 발명은 메인 시스템에서 마이콤으로 데이터를 전송하고자 할 경우 이를 검지하여 전송 제어신호를 발생하는 신호 제어수단; 신호 제어수단의 제어신호에 따라 데이터 전송여부를 마이콤에게 알려주는 데이터 송신 검출부; 및 신호 제어수단의 제어에 따라 전송하고자 하는 데이터를 메인 시스템에서 해당 포트를 통하여 읽어가도록 일정주기 래치하는 이중버퍼를 포함하는 것을 특징으로 한다.

Description

마이콤과 메인 시스템의 데이터 전송방법 및 장치 (Method and apparatus for data transceiver of microprocessor and main system)
본 발명은 마이콤(Micom)과 메인 시스템의 인터페이스 장치에 관한 것으로서, 보다 상세하게는 메인 시스템과의 인터페이스 관련 로직을 가지고 있지 않는 마이콤을 메인 시스템에 적용시키도록 하고, 마이콤을 통하여, 리모콘과 서로 다른 키보드 제어기를 사용하더라고, 불필요한 수정사항 없이 적용하도록 하고, 한번에 처리할 수 있는 데이터의 크기를 늘림으로써, 메인 시스템의 전송속도를 향상시키도록 하는 마이콤과 메인 시스템의 데이터 전송방법 및 장치에 관한 것이다.
종래의 시스템 인터페이스 장치는 메인 시스템(11)과, 키보드(14)로부터 전송된 정보를 키보드 제어기(12)를 통하여 메인 시스템(11)으로 전송하고, 리모콘(도면에 미도시)으로부터의 적외선 신호를 수신하는 적외선 수신부(16) 및 버튼 어레이(Button Array)(15)의 버튼 선택신호를 메인 시스템(11)으로 전송하는 마이콤(13)으로 구성된다.
이와 같이 구성된 종래 기술에 따른 시스템 인터페이스 장치는 마이콤(13)이 처리한 키 스캔 값을 키보드 제어기로 전송하고, 키보드(14)는 이 값을 다시 키보드 제어기(12)를 통하여 메인 시스템(11)으로 전송하고, 메인 시스템(11)에서 값을 분석하여 어떤 키가 눌려졌는지를 알게 된다.
그러나, 종래 기술에 따른 시스템 인터페이스는 각각의 키보드 제어기마다 마이콤이 받은 스캔값을 메인 시스템에 전송할 때 스캔값을 변경하여 다른 값을 변경하여 다른 값을 전송하므로 표준화시킬 수 없었고, 마이콤과 키보드가 서로 데이터를 전송할 때 한번에 1비트씩 처리하기 때문에 전송속도가 떨어져서 전체 시스템 속도를 떨어뜨리는 문제점이 있었다.
따라서, 본 발명은 상기한 종래기술의 문제점을 개선하고자 하여 메인 시스템과의 인터페이스 관련 로직을 가지고 있지 않는 마이콤을 메인 시스템에 적용시키도록 하고, 리모콘에 사용된 마이콤과의 데이터 전송을 키보드 제어기를 통하지 않고 표준화된 시스템 입출력 포트를 통하여 처리하고, 전송상의 문제를 감지하기 위하여 에러 감지 비트를 활용하여 메인 시스템과 마이콤 모두 감지할 수 있도록 하는 한편, 한번에 처리할 수 있는 데이터의 크기를 늘림으로써, 메인 시스템의 전송속도를 향상시키도록 하는 마이콤과 메인 시스템의 데이터 전송장치를 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 개인용 컴퓨터와 리모콘 마이콤의 데이터 전송장치의 블록 구성도이고,
도 2는 본 발명에 따른 마이콤과 메인 시스템의 데이터 전송장치의 개략적인 블록 구성도이고,
도 3은 본 발명에 따른 마이콤 보드의 전체 블록 구성도이고,
도 4는 도 3에서 주요 부분에 대한 상세 회로 구성도이고,
도 5a 내지 도 5c는 본 발명에 따른 마이콤과 메인 시스템의 명령어 및 데이터 전송과정의 흐름도 이다.
〈 도면의 주요 부분에 대한 부호의 설명 〉
101 : 메인 시스템 122 : 신호 제어부
120 : 마이콤 123 : 데이터 송신 검출부
124 : 이중버퍼
상기한 본 발명의 목적을 달성하기 위한 마이콤과 메인 시스템의 데이터 전송방법은 메인 시스템에서 마이콤에 소정의 크기로 명령어 및 데이터를 전송할 경우, 송신한 명령어 및 데이터가 마이콤에서 정확히 수신했는지를 확인한 후, 다음 명령어 및 데이터를 송신하는 데이터 전송과정; 및 상기 마이콤으로부터 전송된 데이터를 메인 시스템에서 수신할 경우, 명령어에 대한 마이콤의 응답에 따라 다음 데이터를 수신하는 데이터 수신과정을 포함하여 된 것을 특징으로 한다.
상기한 본 발명의 목적을 달성하기 위한 마이콤과 메인 시스템의 데이터 전송장치는 메인 시스템에서 마이콤으로 데이터를 전송하고자 할 경우 이를 검지하여 전송 제어신호를 발생하는 신호 제어수단; 상기 신호 제어수단의 제어신호에 따라 데이터 전송여부를 마이콤에게 알려주는 데이터 송신 검출부; 및 상기 신호 제어수단의 제어에 따라 전송하고자 하는 데이터를 메인 시스템이 해당 포트를 통하여 읽어가도록 일정주기 래치하는 이중버퍼를 포함하는 것을 특징으로 한다.
이와 같이 이루어진 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 마이콤과 메인 시스템의 데이터 전송장치의 개략적인 블록 구성도로서, 메인 시스템(PC)(101)과, 사용자의 조작에 의한 버튼 어레이(103)와의 데이터의 전송을 제어하는 마이콤 보드(102)로 구성된다.
여기서 마이콤 보드(102)는 시스템 인터페이스부(System Interface)(110)와 마이콤(120) 상호간의 데이터 및 명령어를 송/수신 및 제어하는 데이터 송신 검출부(111) 및 이중버퍼(112)와, 전원 스위치(SW)의 조작을 검지하여 상기 마이콤(120)에 전송하는 스위치 검지부(113)와, 외부 전화회선을 통하여 데이터를 송/수신할 경우 해당 링 신호를 상기 마이콤(120)에 전송하는 팩스/모뎀(114)과, 상기 마이콤(120)으로부터 전송된 음성 데이터를 처리하는 사운드 카드(115)로 전송하는 멀티플렉서(116)와, 키 스캔 데이터를 처리하는 버튼 어레이(117)와, 상기 사용자에 의하여 각종 데이터 및 명령어를 입력하는 키보드(118)와, 상기 마이콤(120)으로부터의 제어신호에 따라 전원 제어신호를 발생하는 전원 제어부(119)와, 상기 마이콤(120)의 제어에 따라 해당 발광소자를 구동시키는 발광소자 구동부(121)로 구성된다.
도 4는 본 발명의 실시예에 따른 마이콤과 메인 시스템의 데이터 전송장치의 블록 구성도로서, 이에 도시된 바와 같이 메인 시스템에서 마이콤(120)으로 데이터를 전송하고자 할 경우 이를 검지하여 전송 제어신호를 발생하는 신호 제어부(122), 상기 신호 제어부(122)의 제어신호에 따라 데이터 전송여부를 마이콤(120)에게 알려주는 데이터 송신 검출부(123), 및 상기 신호 제어부(122)의 제어에 따라 전송하고자 하는 데이터를 메인 시스템이 해당 포트를 통하여 읽어가도록 일정주기 래치하는 이중버퍼(124)로 구성된다.
이와 같이 구성된 본 발명의 작용을 도 2 내지 도 5c를 참조하여 보다 상세히 설명하면 다음과 같다.
메인 시스템(101)이 마이콤(120)으로 데이터를 전송하고자 할 경우, 'GPIO*'와 'IOW*' 신호가 액티브되면 시스템 데이터(SD)가 이중버퍼(124)에 래치되고 플립플롭이 클리어 되어 마이콤(120)에게 메인 시스템(101)이 데이터를 전송했다는 것을 알려주게 된다. 마이콤(120)이 'M_IOW' 신호를 인지하면 'MRD*' 출력을 액티브시켜 이중버퍼(124)에 래치된 데이터를 읽고, 다음 시스템 데이터 전송을 위하여 플립플롭을 세트시키고, 읽어들인 데이터를 분석하게 된다.
수신된 데이터를 분석하여 그에 해당되는 응답을 메인 시스템(101)에 전송하고자할 때는 데이터 송신 검출부(111)와 마이콤(120)의 라인에 해당되는 데이터를 출력한 뒤 'MWR'을 액티브시켜 이중버퍼(124)에 데이터를 래치시켜 놓으면, 메인 시스템(101)이 해당 포트를 통하여 이중버퍼(124)로부터 데이터를 읽어가게 된다.
여기서, 'GPIO*'는 사용하고자 하는 IO 어드레스(Input/Output Address)를 디코딩하여 메인 시스템에서 그 번지를 가리킬 때 액티브 상태가 된다. 'MB_5V*'신호는 메인 시스템을 사용하지 않더라도 항상 동작되고 있는 마이콤(120)의 오동작을 막기 위한 것이고, 신호 제어부(122)의 저항(R1)(C1)은 표준 ISA IO(Industry Standard Architecture IO) 사이클 실행시 발생할 수 있는 타이밍을 조절하기 위한 로직이며, 메인 시스템(101)이 마이콤(120)의 데이터를 읽어갈 경우 이중버퍼(124)의 데이터 출력시간을 연장시켜 주기 위한 것이다.
다음은 메인 시스템(101)이 마이콤(120)으로부터 데이터를 받거나 또는 메인 시스템(101)이 마이콤(120)에게 데이터 또는 명령어를 전송할 때, 해당 크기를 용도와 마이콤(120)의 포트한계에 따라 적당하게 구성할 수 있으나, 바람직하게는 도 5a 내지 도 5c에 도시된 바와 같이, 데이터의 크기를 5비트로 하고, 그 크기를 1바이트를 기준으로 설계한다.
즉, 5비트 중 4비트는 실제 사용되어질 데이터 정보로 사용되고, 1비트는 메인 시스템(101)과 마이콤(120)의 데이터 전송시 에러를 검출하는 에러비트로 사용된다. 만일, 전송 데이터를 1 바이트로 구성하면 2번의 데이터 전송이 완전히 이루어져야만 한 사이클을 완성하게 되고, 2바이트로 구성하면 4번의 사이클이 이루어져야 만 한번의 정보 데이터를 전송하게 된다.
도 5a는 메인 시스템(101)이 마이콤(120)에 명령어를 송신할 경우의 데이터 흐름도로서, 이에 도시된 바와 같이, 메인 시스템(101)이 1바이트의 명령을 보낼 경우, 처음에 에러비트를 '0'으로 하여 송신하고, 명령어는 'D0∼D3'으로 송신하게 된다.
마이콤(120)이 이를 수신한 후 '00000'을 메인 시스템(101)에게 응답하면, 메인 시스템(101)은 마이콤(120)에서 전송된 데이터를 확인하여 처음 송신한 명령어가 정상적으로 수신된 것으로 판단하고, 메인 시스템(101)은 나머지 'D4∼D7'을 마이콤(120)으로 송신하게 된다.
이때, 마이콤(120)은 다시 '10101'을 메인 시스템(101)으로 전송하여 명령어를 정확히 수신하였다는 응답을 송신하게 된다. 이와 같이 마이콤(120)은 두 번의 명령 데이터를 조합하여 해당되는 명령을 실행하게 된다.
메인 시스템(101)이 마이콤(120)으로부터 데이터를 받을 때는 도 5b에 도시한 바와 같이, 메인 시스템(101)에서 마이콤(120)으로 '10000'을 송신하면, 그 응답으로 마이콤(120)으로부터 데이터 'D0∼D3'을 수신한다. 메인 시스템(101)에서는 해당 데이터를 수신한 후 다음 데이터 송신을 요청(10101)을 하면, 마이콤(120)에서 해당 데이터(D4∼D7)를 메인 시스템(101)으로 송신하게 된다.
반대로, 메인 시스템(101)에서 마이콤(120)에 데이터를 전송할 때에는 도 5c에 도시된 바와 같이, 메인 시스템(101)에서 데이터를 마이콤(120)으로 전송함에 따라, 마이콤(120)에서는 데이터를 정확히 수신했다는 응답 '0000'을 하고, 이를 확인한 메인 시스템(101)에서는 계속해서 마이콤(120)으로 데이터(D4∼D7)를 전송하게 된다.
이상에서 설명한 바와 같이 본 발명은 메인 시스템과의 인터페이스 관련 로직을 가지고 있지 않는 마이콤을 메인 시스템에 적용시킴으로써, 메인 시스템과의 인터페이스를 구현할 수 있으며, 키보드 제어기의 종류에 관계없이 표준화된 입출력 포트를 통하여 처리함으로써, 메인 시스템에 리모콘 및 간단한 입력장치를 적용시킬 수 있으며, 키보드와 키보드 제어기 사이의 동작을 가로채지 않음으로서 간헐적으로 발생할 수 있는 오동작을 방지하고, 아이비엠(IBM) 계열 컴퓨터의 호환성을 유지할 수 있으며, 리모콘을 사용함으로 인한 메인 시스템의 속도가 저하되는 것을 방지할 수 있는 효과가 있다.

Claims (4)

  1. 메인 시스템과 마이콤과의 데이터 및 명령어를 전송하는 과정;
    메인 시스템에서 마이콤으로 명령어 및 데이터를 전송하기 위해 메인 시스템의 제어신호로 이중 버퍼에 기록하고, 데이터 송신 검출부에서 마이콤에게 이중 버퍼의 데이터 존재 여부를 인식시켜 주면 마이콤은 그 이중 버퍼로부터 데이터 및 명령어를 읽어오는 과정; 및
    마이콤에서 메인 시스템으로 명령어 및 데이터를 전송하기 위해 마이콤이 이중 버퍼에 데이터 및 명령어를 쓰면 메인 시스템이 제어신호에 의해 이중 버퍼의 데이터 및 명령어를 읽어가는 과정을 포함하여 된 것을 특징으로 하는 마이콤과 메인 시스템의 데이터 전송방법.
  2. 제 1 항에 있어서,
    상기 메인 시스템에서 1바이트의 명령 및 데이터를 송신할 경우 1비트의 에러비트와, 4비트의 명령어 및 데이터로 이루어짐을 특징으로 하는 마이콤과 메인 시스템의 데이터 전송방법.
  3. 메인 시스템에서 마이콤으로 데이터를 전송하고자 할 경우 이를 검지하여 전송 제어신호를 발생하는 신호 제어수단;
    상기 신호 제어수단의 제어신호에 따라 데이터 전송여부를 마이콤에게 알려주는 데이터 송신 검출부; 및
    상기 신호 제어수단의 제어에 따라 전송하고자 하는 데이터를 메인 시스템이 해당 포트를 통하여 읽어가도록 일정주기 래치하는 이중버퍼를 포함하는 것을 특징으로 하는 마이콤과 메인 시스템의 데이터 전송장치.
  4. 제 3 항에 있어서,
    상기 신호 제어수단은 'GPIO*'와 'IOW*' 신호가 액티브됨에 따라 메인 시스템 데이터를 상기 이중버퍼에 기록시키고, 상기 데이터 송신 검출부를 제어하여 메인 시스템으로부터 마이콤으로 데이터를 전송했다는 것을 인지시킴을 특징으로 하는 마이콤과 메인 시스템의 데이터 전송장치.
KR1019980000536A 1998-01-12 1998-01-12 마이콤과 메인 시스템의 데이터 전송방법 및 장치 KR100284054B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980000536A KR100284054B1 (ko) 1998-01-12 1998-01-12 마이콤과 메인 시스템의 데이터 전송방법 및 장치
TW088100058A TW419923B (en) 1998-01-12 1999-01-05 Data transmission apparatus and method thereof
JP11004097A JPH11316735A (ja) 1998-01-12 1999-01-11 デ―タ伝送装置及びその方法
US09/228,557 US6405260B2 (en) 1998-01-12 1999-01-12 Data transmission method and apparatus for interfacing between main system and microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980000536A KR100284054B1 (ko) 1998-01-12 1998-01-12 마이콤과 메인 시스템의 데이터 전송방법 및 장치

Publications (2)

Publication Number Publication Date
KR19990065297A KR19990065297A (ko) 1999-08-05
KR100284054B1 true KR100284054B1 (ko) 2001-03-02

Family

ID=19531284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980000536A KR100284054B1 (ko) 1998-01-12 1998-01-12 마이콤과 메인 시스템의 데이터 전송방법 및 장치

Country Status (4)

Country Link
US (1) US6405260B2 (ko)
JP (1) JPH11316735A (ko)
KR (1) KR100284054B1 (ko)
TW (1) TW419923B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050223126A1 (en) * 2004-03-31 2005-10-06 Chu Li W Buffer controller between memories and method for the same
KR100843105B1 (ko) * 2006-08-23 2008-07-02 주식회사 아이피에스 컴퓨터 기반 제어기, 제어 시스템, 및 제어 방법
US7934045B2 (en) * 2009-06-09 2011-04-26 International Business Machines Corporation Redundant and fault tolerant control of an I/O enclosure by multiple hosts
CN102933443B (zh) * 2011-06-07 2015-11-25 大星电机工业株式会社 双控制器系统的错误检测装置和方法
US8456917B1 (en) * 2011-11-29 2013-06-04 Elpida Memory, Inc. Logic circuit for a semiconductor memory device, and method of managing an operation in the semiconductor memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979732A (en) * 1975-02-18 1976-09-07 Motorola, Inc. Asynchronous status interlock circuit for interface adaptor
US4485470A (en) * 1982-06-16 1984-11-27 Rolm Corporation Data line interface for a time-division multiplexing (TDM) bus
KR910001743B1 (ko) * 1986-11-28 1991-03-22 미쓰비시덴기 가부시기가이샤 데이타 멀티 플렉스 전송 장치
JP2778222B2 (ja) * 1990-08-15 1998-07-23 日本電気株式会社 半導体集積回路装置
US5386585A (en) * 1993-02-03 1995-01-31 Intel Corporation Self-timed data pipeline apparatus using asynchronous stages having toggle flip-flops
US5790567A (en) * 1995-08-28 1998-08-04 California Institute Of Technology Parallel processing spacecraft communication system

Also Published As

Publication number Publication date
TW419923B (en) 2001-01-21
US6405260B2 (en) 2002-06-11
US20020010802A1 (en) 2002-01-24
KR19990065297A (ko) 1999-08-05
JPH11316735A (ja) 1999-11-16

Similar Documents

Publication Publication Date Title
US5991546A (en) System and method for interfacing manually controllable input devices to a universal computer bus system
US6721819B2 (en) Flash memory card with enhanced operating mode detection and user-friendly interfacing system
KR960701527A (ko) Pda용 적외선 원격 제어 장치
US7752342B2 (en) Interface integrated circuit device for a USB connection
KR100281525B1 (ko) 자동감지기능을 갖는 컴퓨터시스템
KR100477637B1 (ko) 컴퓨터의 도킹 시스템
EP0537287A1 (en) Method and coupler for interfacing a portable data carrier with a host processor
JP2010086524A (ja) 省電力機能を有するブリッジ装置
US5278958A (en) Method and apparatus for selecting a keyboard on a computer system
KR100284054B1 (ko) 마이콤과 메인 시스템의 데이터 전송방법 및 장치
US7124235B2 (en) USB apparatus with switchable host/hub functions and control method thereof
KR100239716B1 (ko) 소형 컴퓨터 시스템 인터페이스 콘트롤러의 진단 테스트 장치
US6240520B1 (en) Power on/off control device for computer
KR0167644B1 (ko) 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템
US20060197675A1 (en) Remote control interface framework using an infrared module and a method thereof
US5146584A (en) Keyboard interface system allowing a synchronous keyboard to communicate with a host processor asynchronously by manipulating the keyboard clock's state
US6052381A (en) Arrangement and method for communication
KR0172321B1 (ko) 인터페이스 회로
KR0174979B1 (ko) 상이한 중앙처리장치간의 인터페이스 기능을 갖는 시스템 및 그 제어방법
KR100238763B1 (ko) 노트북 피시의 확장용 플로피 디스크 드라이브 자동 인식장치
KR100328628B1 (ko) 패스북 프린터의 핸드 쉐이킹 방법
KR100202700B1 (ko) 피엘씨의 멀티 입력용 장치 및 방법
JPS63164554A (ja) デ−タ速度自動認識システム
KR20010063803A (ko) 비디오 코덱 기능을 지원하는 멀티미디어카드
KR20050017048A (ko) 휴대용 전자기기에서의 유에스비 절환 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100929

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee