KR19990066475A - 오디오코덱용 보간디지털필터 - Google Patents

오디오코덱용 보간디지털필터 Download PDF

Info

Publication number
KR19990066475A
KR19990066475A KR1019980002416A KR19980002416A KR19990066475A KR 19990066475 A KR19990066475 A KR 19990066475A KR 1019980002416 A KR1019980002416 A KR 1019980002416A KR 19980002416 A KR19980002416 A KR 19980002416A KR 19990066475 A KR19990066475 A KR 19990066475A
Authority
KR
South Korea
Prior art keywords
data
signal
parallel
digital filter
filtering
Prior art date
Application number
KR1019980002416A
Other languages
English (en)
Other versions
KR100300032B1 (ko
Inventor
임재용
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019980002416A priority Critical patent/KR100300032B1/ko
Priority to US09/197,471 priority patent/US6160502A/en
Priority to DE19854188A priority patent/DE19854188B4/de
Priority to JP11015500A priority patent/JPH11330910A/ja
Publication of KR19990066475A publication Critical patent/KR19990066475A/ko
Application granted granted Critical
Publication of KR100300032B1 publication Critical patent/KR100300032B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 보간디지털필터에 관한 것으로, 특히 256FS의 주클럭을 갖는 오디오코덱 시스템에서 비트직렬방법을 이용한 오디오코덱용 보간디지털필터에 관한 것이다.
본 발명은, 위상동기루프(PLL)을 이용하지 않고, 1FS의 샘플링주파수에 32비트의 데이터를 8FS의 샘플링주파수에 32비트를 갖는 데이터로 변환하는 비용이 저렴하고 시스템의 부피도 감소된 오디오코덱의 보간디지털필터를 제공할 수 있다. 이를 위하여 본 발명은, 간단한 스위칭수단을 이용하여 256FS의 주클럭에서도 32비트의 데이터를 8FS의 샘플링 주파수를 갖는 데이터로 변환할 수 있는 시스템을 구현하였다.

Description

오디오코덱용 보간디지털필터
본 발명은 보간디지털필터에 관한 것으로, 특히 256FS의 주클럭을 가진 오디오코덱 시스템에서 비트직렬 방법을 이용한 오디오코덱용 보간디지털필터에 관한 것이다.
도면과 함께 종래의 오디오코덱용 보간디지털필터를 살펴보면 다음과 같다.
도 1은, 종래의 오디오코덱용 보간디지털필터로서, 병렬데이터(DIN)를 입력받아서 직렬데이터(C1)를 출력하는 병렬직렬 변환기(101)와, 상기 직렬데이터(C1)를 입력해서 2배의 샘플링주파수로 양자화한 제 1샘플링신호(C2)를 출력하는 제 1업샘플링부(102)와, 상기 제 1샘플링신호(C2)를 필터링하여 제 1필터링신호(C3)를 출력하는 제 1디지털필터(103)와, 상기 제 1필터링신호(C3)를 2배의 샘플링주파수로 양자화한 제 2샘플링신호(C4)를 출력하는 제 2업샘플링부(104)와, 상기 제 2샘플링신호(C3)를 필터링하여 제 2필터링신호(C5)를 출력하는 제 2디지털필터(105)와, 상기 제 2필터링신호(C5)를 입력해서 병렬데이터(DOUT)를 출력하는 필터부(106)가 직렬 연결되어 있다.
상기 필터부(106)는, 상기 제 2필터링신호(C5)를 입력해서 제 3샘플링신호(C6)를 출력하는 제 3업샘플링부(201)와, 상기 제 3샘플링신호(C6)를 입력해서 제 3필터링신호(C7)를 출력하는 제 3디지털필터(202)와, 상기 제 3필터링신호(C7)를 입력해서 병렬데이터(DOUT)를 출력하는 직렬병렬 변환기(203)가 직렬연결 되어있고, 도 2에 상세하게 도시되어 있다.
도 2에 도시한 바와 같이, 상기 제 3업샘플링부(201)는, 상기 제 2필터링신호(C5)를 하나의 입력단자에 입력받는 멀티플렉서(2)와, 상기 멀티플렉서(2)의 직렬데이터 형태의 출력신호(C6)를 2회 지연시켜 형성한 출력신호(C61)를 상기 멀티플렉서(2)의 다른 입력단자에 궤환 입력하는 2지연부(4)로 구성된다. 그밖에 제 1 및 제 2 업샘플링부(102),(104)는 상기 제 3업샘플링부(201)와 동일하게 구성된다.
상기 제 3디지털필터(202)는, 상기 제 3샘플링신호(C6)를 입력해서 제 1아답터출력신호(C71)를 출력하는 제 1아답터(6) 및 제 2아답터출력신호(C73)를 출력하는 제 2아답터(12)와, 상기 아답터들(6), (12)은 제 3샘플링신호(C6)가 스테레오데이터(왼쪽데이터 및 오른쪽 데이터)이기 때문에, 제 1아답터(6)에 부속되어 각각 왼쪽과 오른쪽 데이터를 지연하는 지연부(8), (10)와, 제 2아답터(12)에 부속되어 각각 왼쪽과 오른쪽 데이터를 지연하는 지연부(14), (16)와, 상기 지연부들(8), (10), (14), (16)을 상기 각 아답터들(6), (12)에게 연결하는 스위치(SW1), (SW2)와, 상기 제 1아답터(6)의 출력신호(C71)를 소정 지연시켜 지연출력신호(C72)를 형성하는 지연부(18)와, 상기 출력신호(C72) 및 상기 제 2아답터출력신호(C73)를 가산하여 가산신호(C7)를 출력하는 가산기(20)로 구성된다. 그밖에, 상기 제 1 및 제 2디지털필터(103), (105)는, 상기 제 3디지털 필터(202)와 동일하게 구성된다.
종래의 보간디지털필터의 동작을 도 3과 함께 설명하면 다음과 같다.
도 3은, 종래의 보간디지털필터에서 샘플링데이터의 변환과정을 도시한 표로서, 32비트의 병렬데이터를 8배의 샘플링주파수로 양자화한 8FS의 데이터열을 형성하는 과정을 나타낸 것이다.
도에 나타낸 바와 같이, 행은 샘플링시간(t)을 나타내고, 열은 보간디지털필터에서 각 블록의 입출력신호를 나타낸다.
입력되는 32비트의 병렬데이터가 8배의 샘플링주파수로 양자화한 8FS의 직렬데이터로 처리되려면, 상기 입력데이터가 스테레오신호(왼쪽 및 오른쪽 데이터열을 LiRi로 표시할 수 있으며, i= 1, 2 . . .이다.)이므로, 주클럭의 주파수는 512FS로 공급되어야 한다. 즉 제 1입력데이터(L1R1)와 다음 제 2입력데이터(L2R2) 사이에서 8회의 샘플링이 일어나야 하기 때문에, 각 샘플링데이터 사이의 시간(Tp)은 32 × 2 × 8 이므로 512FS가 되는 것이다.
병렬데이터(DIN)를 입력받은 병렬직렬 변환기(101)의 출력신호(C1)는 제 1데이터열(L1R1, L2R2 . . .)이 되고, 상기 제 1데이터열(L1R1, L2R2 . . .)이 제 1업샘플링부(102) 및 제 1디지털필터(103)를 통과하면서 형성된 출력신호(C3)는, 초기 데이터열(C1)의 2배의 양자화된 샘플링신호로서, 새로운 제 2데이터열(L21R21, L22R22, . . .)로 된다. 상기 제 2데이터열(L21R21, L22R22, . . .)은 다시 제 2업샘플링부(104)와 제 2디지털필터(105)를 통과하면서 출력신호(C5)로 되고, 상기 출력신호(C5)는, 초기의 출력신호(C1)의 4배인 4FS의 제 3데이터열(L31R31, L32R32, L33R33, L34R34, L35R35, . . .)로 된다. 상기 4FS의 제 3데이터열(L31R31, L32R32, L33R33, L34R34, L35R35, . . .)은 제 3업샘플링부(201)에 의하여 초기의 출력신호(C1)의 8배인 8FS의 제 4데이터열(L41R41, L42R42, L43R43, L44R44, L45R45, L46R46, L47R47, L48R48, . . .)로 됨으로써 32비트를 처리할 수 있다.
따라서 1FS의 32비트 데이터는 8FS의 32비트데이터로 처리될수 있지만, 상기 방법은 위상동기루프(PLL)를 이용해야만 512FS의 주클럭을 공급할 수 있기 때문에, 비용이 많이 소요될 뿐만 아니라, 시스템의 부피가 커지는 문제점이 발생된다.
본 발명의 목적은, 상기 종래의 기술에서 이용되는 위상동기루프를 사용함으로써 발생하는 비용이 많이 소요되고 부피가 커지는 문제점을 해결하여, 256FS의 주클럭에서도 32비트 데이터를 8FS 데이터열로 처리할 수 있는 오디오코덱용 보간디지털필터를 제공하는데 있다.
도 1은 종래의 오디오코덱용 보간디지털필터.
도 2는 도 1의 블록(106)의 상세도.
도 3은 도 1의 데이터 흐름도.
도 4는 본 발명의 오디오코덱용 보간디지털필터.
도 5는 도 4의 블록(306)의 상세도.
도 6은 도 5의 데이터 흐름도.
***** 도면의 주요 부분에 대한 부호 설명 *****
2: 멀티플렉서
4, 8, 10, 14, 16, 18, 24, 26, 30, 32, 34: 지연부
6, 12, 22, 28: 아답터 20: 가산기
36, 38, 203: 직렬병렬변환기
101, 301: 병렬직렬 변환기 106, 306: 필터부
102, 104, 201, 302, 304: 업샘플링부
103, 105, 202, 303, 305: 디지털필터
본 발명은 종래의 위상동기루프(PLL)를 이용한 보간디지털필터의 문제점을 해결하기 위한 것으로서, 이하 도면을 참조하여 본 발명의 구성을 상세히 설명하면 다음과 같다.
도 4는 본 발명의 오디오코덱용 보간디지털필터로서, 입력된 병렬데이터(DIN)를 직렬데이터(D1)로 변환하는 병렬직렬변환기(301)와, 상기 직렬데이터(D1)를 2배의 양자화된 데이터열로 변환하여 제 1샘플링신호(D2)를 출력하는 제 1업샘플링부(302)와, 상기 제 1업샘플링신호(D2)를 필터링하여 제 1필터링신호(D3)를 출력하는 제 1디지털필터(303)와, 상기 제 1필터링신호(D3)를 2배의 샘플링주파수로 양자화한 데이터열로 변환하여 제 2샘플링신호(D4)를 출력하는 제 2업샘플링부(304)와, 상기 제 2샘플링신호(D4)를 필터링하여 제 2필터링신호(D5)를 출력하는 제 2디지털 필터(305)와, 상기 제 2필터링신호(D5)를 입력해서 출력데이터(DOUT)를 출력하는 필터부(306)가 직렬 연결되어 있다.
상기 병렬직렬변환기(301)는 종래의 병렬직렬변환기(101)와 동일하고, 상기 제 1 및 제 2업샘플링부(302),(304)는 종래의 업샘플링부(102), (104), (201)와 동일하며, 상기 제 1 및 제 2디지털필터(303),(305)는 종래의 디지털필터(103), (105), (202)와 동일하게 구성된다.
도 5는, 종래의 보간디지털필터에서 필터부(106) 대신에, 본 발명의 의하여 구성된 도 4의 필터부(306)를 상세하게 도시한 것으로서, 상기 제 2디지털필터(305)의 출력신호(D5)를 입력해서 제 3아답터출력신호(D6)를 출력하는 제 3아답터(22) 및 제 4아답터출력신호(D9)를 출력하는 제 4아답터(28)와, 상기 아답터들(22), (28)이 입력하는 데이터열이 스테레오신호(왼쪽 및 오른쪽 데이터)이기 때문에, 왼쪽과 오른쪽 데이터를 각각 지연하기 위하여, 제 3아답터(22)에 부속된 지연부(24), (26)와, 제 4아답터(28)에 부속된 지연부(30), (32)와, 상기 지연부들(24), (26), (30), (32)을 상기 아답터들(22), (28)에게 연결하는 스위치(SW3), (SW4)와, 상기 제 3아답터(22)의 출력신호(D6)을 소정 지연시켜 지연신호(D7)를 형성하는 지연부(34)와, 상기 지연신호(D7)를 제 1병렬데이터(D8)로 변환시키는 제 1직렬병렬변환기(36)와, 상기 제 4아답터출력신호(D9)를 제 2병렬데이터(D10)로 변환시키는 제 2직렬병렬변환기(38)와, 상기 각 직렬병렬변환기(36), (38)의 출력신호(D8),(D10)를 교대로 연결하여 출력데이터(DOUT)를 형성하는 스위치(SW5)로 구성된다.
본 발명의 보간디지털필터의 동작을 다음 도 6과 함께 설명하면 다음과 같다.
도 6은, 본 발명에 의하여 구성된 보간디지털필터에서 샘플링데이터의 변환과정을 도시한 표로서, 32비트의 병렬데이터를 8배의 샘플링주파수로 양자화한 8FS의 데이터열을 형성하는 과정을 나타낸 것이다.
도에 나타낸 바와 같이, 행은 주클럭이 512FS일 때의 샘플링시간(t) 및 256FS일 때의 샘플링시간(t')을 각각 나타내고, 열은 보간디지털필터에서 각 블록의 입출력 신호를 나타낸다.
병렬데이터(DIN)를 입력받는 병렬직렬변환기(301)는, 출력신호(D1)를 1/32 초마다 제 1데이터열(L1R1, L2R2 . . .)을 출력하고, 상기 제 1데이터열(L1R1, L2R2 . . .)은 제 1업샘플링부(302)와 제 1디지털필터(303)를 통과하면서 출력신호(D3)로 된다. 상기 출력신호(D3)는 1/64 초마다 초기의 제 1데이터열(D1)의 2배인 2FS 의 제 2데이터열(L21R21, L22R22 . . .)로 된다. 계속해서, 상기 2FS의 제 2데이터열(L21R21, L22R22 . . .)을 입력받은 제 2업샘플링부(304)와 제 2디지털필터(305)는 초기의 제 1데이터열(D1)의 4배인 4FS의 제 3데이터열(L31R31, L32R32, L33R33, L34R34 . . .)을 1/128 초마다 형성한다. 이때, 필터부(306)에서, 상기 4FS의 제 3데이터열(L31R31, L32R32, L33R33, L34R34 . . .)은 제 1직렬병렬변환기(36)로부터 4FS의 제 4데이터열(x, L42R42, L44R44, L46R46, L48R48 . . .)로 변환된 제 1병렬데이터(D8)로 되고, 제 2직렬병렬변환기(38)로부터 4FS의 제 5데이터열(L41R41, L43R43, L45R45, L47R47, L49R49 . . .)로 변환된 제 2병렬데이터(D10)로 된다. 따라서, 256FS의 주클럭 주파수로 동작하는 스위치(SW5)는, 각 직렬병렬변환기(36), (38)로부터 출력되는 제 1 및 제 2병렬데이터(D8), (D10)를 교대로 스위칭함으로써, 출력신호(DOUT)를 8FS의 제 6데이터열(L41R41, L42R42, L43R43, L44R44, L45R45, L46R46, L47R47, L48R48,. . .)을 생성한다.
따라서, 본 발명은 512FS의 주클럭 주파수를 공급하기 위하여 위상동기루프(PLL)를 이용하지 않고, 256FS의 주클럭에서 동작하는 스위치(SW5)를 이용하여 간단하게 1FS의 32비트 데이터를 8FS의 32비트 데이터열로 변환할 수 있다.
본 발명은 256FS의 주클럭에서 동작하는 간단한 스위치를 이용하여, 1FS의 32비트 데이터를 8FS의 32비트 데이터열로 처리함으로써, 위상동기루프(PLL)를 이용한 종래의 보간디지털필터 시스템보다 비용을 절감할 수 있을 뿐만 아니라 시스템의 아드웨어를 줄일 수 있다.

Claims (4)

  1. 병렬데이터(DIN)를 직렬데이터(D1)로 변환하는 병렬직렬 변환기(301)와,
    상기 직렬데이터(D1)를 업샘플링하여 그 직렬데이터(D1)의 수가 증가된 제 1업샘플링신호(D2)를 출력하는 제 1업샘플링부(302)와,
    상기 업샘플링신호(D2)를 필터링하여 제 1필터링신호(D3)를 출력하는 제 1디지털필터(303)와,
    상기 제 1필터링신호(D3)를 업샘플링하여 그 제 1필터링신호(D3)의 데이터 수가 증가된 제 2샘플링신호(D4)를 출력하는 제 2업샘플링부(304)와,
    상기 제 2샘플링신호(D4)를 필터링하여 제 2필터링신호(D5)를 출력하는 2디지털필터(305)와,
    상기 제 2필터링신호(D5)를 입력해서 그 제 2필터링신호의 수가 증가된 병렬신호(DOUT)를 출력하는 필터부(306)로 구성되는 것을 특징으로 하는 오디오코덱용 보간디지털필터.
  2. 제 1항에 있어서,
    상기 필터부(306)는,
    상기 제 2필터링신호(D5)를 입력하여 복수개의 지연부(24), (26)에 스우칭하는 제 1스위치(SW3)를 갖는 제 3아답터(22)와,
    상기 제 3아답터(22)의 제 3아답터출력신호(D6)를 지연시켜 지연신호(D7)를 출력하는 지연부(34)와,
    상기 지연신호(D7)를 병렬로 변환하여 제 1병렬데이터(D8)를 출력하는 제 1직렬병렬변환기(36)와,
    상기 제 2필터링신호(D5)를 입력하여 복수개의 지연부(30), (32)에 스위칭하는 제 2스위치(SW4)를 갖고, 제 4아답터출력신호(D9)를 출력하는 제 4아답터(28)와,
    상기 제 4아답터출력신호(D9)를 병렬로 변환하여 제 2병렬데이터(D10)를 출력하는 제 2병렬변환기(38)와,
    상기 제 1병렬데이터(D8)와 제 2병렬데이터(D10)를 스위칭하여 제 3병렬데이터출력신호(DOUT)를 형성하는 제 3스위치(SW5)로 구성되는 것을 특징으로 하는 오디오 코덱용 보간디지털필터.
  3. 제 2항에 있어서,
    상기 제 1스위치(SW3)와 제 2스위치(SW4)는,
    상기 스테레오데이터신호를 구분하여 각각 왼쪽데이터와 오른쪽데이터를 지연시키도록 스위칭하는 것을 특징으로 하는 오디오코덱용 보간디지털필터.
  4. 제 2항에 있어서,
    상기 제 3스위치(SW5)는,
    주클럭의 주파수에 동작하고, 상기 각각 제 1병렬데이터와 제 2병렬데이터를 교대로 스위칭하여 그 제 1병렬데이터와 제 2병렬데이터가 가진 주파수보다 샘플링주파수가 증가시키는 것을 특징으로 하는 오디오코덱용 디지털필터.
KR1019980002416A 1998-01-26 1998-01-26 오디오코덱용보간디지털필터 KR100300032B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980002416A KR100300032B1 (ko) 1998-01-26 1998-01-26 오디오코덱용보간디지털필터
US09/197,471 US6160502A (en) 1998-01-26 1998-11-23 Interpolation digital filter for audio CODEC
DE19854188A DE19854188B4 (de) 1998-01-26 1998-11-24 Digitales Interpolationsfilter für einen Audio-Codec
JP11015500A JPH11330910A (ja) 1998-01-26 1999-01-25 補間ディジタルフィルタ―

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980002416A KR100300032B1 (ko) 1998-01-26 1998-01-26 오디오코덱용보간디지털필터

Publications (2)

Publication Number Publication Date
KR19990066475A true KR19990066475A (ko) 1999-08-16
KR100300032B1 KR100300032B1 (ko) 2001-09-22

Family

ID=19532180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002416A KR100300032B1 (ko) 1998-01-26 1998-01-26 오디오코덱용보간디지털필터

Country Status (4)

Country Link
US (1) US6160502A (ko)
JP (1) JPH11330910A (ko)
KR (1) KR100300032B1 (ko)
DE (1) DE19854188B4 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310566B1 (en) * 1999-02-24 2001-10-30 Thomson Licensing S.A. Digital data sample rate conversion system with delayed interpolation
US6487573B1 (en) * 1999-03-26 2002-11-26 Texas Instruments Incorporated Multi-rate digital filter for audio sample-rate conversion
JP2003522450A (ja) * 2000-02-07 2003-07-22 シーメンス メディカル ソリューションズ ユーエスエー インコーポレイテッド サンプリングレートの最適化方法
US6396421B1 (en) * 2001-07-31 2002-05-28 Wind River Systems, Inc. Method and system for sampling rate conversion in digital audio applications
US6870492B1 (en) * 2004-04-08 2005-03-22 Broadcom Corporation Method of near-unity fractional sampling rate alteration for high fidelity digital audio

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4588979A (en) * 1984-10-05 1986-05-13 Dbx, Inc. Analog-to-digital converter
JP2592810B2 (ja) * 1986-09-30 1997-03-19 株式会社東芝 サンプルレート変換回路
JP3044739B2 (ja) * 1990-04-16 2000-05-22 ヤマハ株式会社 デジタル信号のサンプリング周波数の変換方法
US5589830A (en) * 1994-11-02 1996-12-31 Advanced Micro Devices, Inc. Stereo audio codec
US5598158A (en) * 1994-11-02 1997-01-28 Advanced Micro Devices, Inc. Digital noise shaper circuit

Also Published As

Publication number Publication date
US6160502A (en) 2000-12-12
DE19854188A1 (de) 1999-09-09
JPH11330910A (ja) 1999-11-30
KR100300032B1 (ko) 2001-09-22
DE19854188B4 (de) 2005-06-16

Similar Documents

Publication Publication Date Title
US5748126A (en) Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling
US5392044A (en) Method and apparatus for digitizing a wide frequency bandwidth signal
US6658310B1 (en) Method of entering audio signal, method of transmitting audio signal, audio signal transmitting apparatus, and audio signal receiving and reproducing apparatus
US6041339A (en) Efficient decimation filtering
US4725972A (en) Method and apparatus for the transmission of time discrete signals between systems operating at different sampling rates
JP2003504774A (ja) 集積化オーディオミキサ
GB2271905A (en) Sampling rate conversion
JPH07202634A (ja) プログラム可能な分割法または補間法係数を備えたデータコンバータ
US5892694A (en) Sample rate conversion between asynchronous digital systems
US5786779A (en) Digital-to-analog converter which uses a sigma-delta modulation
JPH07245593A (ja) Ｆｉｆｏ付きデータ変換器
KR100300032B1 (ko) 오디오코덱용보간디지털필터
JPS60501486A (ja) フィルタ及びそれを用いるデータ伝送システム
US5652585A (en) Multiple function analog-to-digital converter with multiple serial outputs
US4510598A (en) Digital transmultiplexer
GB2177565A (en) Digital signal processing device working with continuous bit streams
US5835031A (en) Facility and method for transmitting digitized signals
JPS6243205A (ja) 間引きフイルタ
KR100789892B1 (ko) 아날로그 필터
JP3384262B2 (ja) オーディオデータの入力方式
CN115085693B (zh) 一种多通道多相内插处理架构
JP2973736B2 (ja) ディジタル電話用ｃｏｄｅｃ
JPH09153821A (ja) 直並列変換方式
CA1195003A (en) Arrangement for converting the sampling frequencies of n time discrete or digital signals
KR20040016127A (ko) 타임-인터리브 밴드패스 델타-시그마 변조기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 17

EXPY Expiration of term