KR19990065101A - 반도체 장치의 층간 절연막 형성방법 - Google Patents

Abstract

웨이퍼의 휨을 방지할 수 있는 반도체 장치의 층간 절연막 형성방법이 개시되어 있다. 먼저 하부 금속 배선이 형성된 반도체 기판을 준비한다. 이어서, 상기 반도체 기판상에 고밀도 플라즈마를 이용하여, 상기 하부 금속 배선의 두께보다 더 두껍게 하부 절연막을 형성한다. 상기 하부 절연막상에 상부 절연막을 형성한다.

Description

반도체 장치의 층간 절연막 형성방법

본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 다층 배선 구조에서 금속 배선 위에 층간 절연막을 형성하는 방법에 관한 것이다.

반도체 소자가 고집적화됨에 따라, 전기적인 신호를 전달하는 금속 배선을 형성하는 기술이 매우 중요해지고 있다. 고집적 반도체 소자에 있어, 집적도를 증가시키고 동작 속도를 개선시키기 위한 금속 배선 형성기술로는 다층 배선 구조가 사용되고 있다.

현재 반도체 장치의 다층 배선 구조 형성 공정에 있어서 금속 배선의 사이가 점점 좁아짐에 따라, 금속 배선의 어스펙트비가 1.5 이상되는 곳에서는 통상적인 화학 기상 증착(이하 CVD; Chemical Deposition Vapor) 방법으로는 금속 배선 사이의 좁은 공간을 채우는 특성이 떨어진다.

또한, 금속 배선의 형성으로 말미암아 웨이퍼에 인장 응력(tensile stress)이 발생하여 이를 보상할 필요성이 대두되고 있다.

본 발명이 이루고자 하는 기술적 과제는 상기 문제점을 해결하여, 금속 배선 의 인장 응력을 보상할 수 있는 층간 절연막의 제조방법을 제공하는 것이다.

도 1a 내지 도 1c는 본 발명의 일실시예에 따른 층간 절연막의 제조방법을 설명하기 위한 단면도들이다.

도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 층간 절연막의 제조방법을 설명하기 위한 단면도들이다.

도 3a 내지 3b는 고밀도플라즈마-산화막을 증착하였을 때의 층간 절연막의 응력을 나타내는 도면들이다.

상기 과제를 이루기 위한 본 발명의 바람직한 일 실시예에서는 먼저 하부 금속 배선이 형성된 반도체 기판을 준비한다. 이어서, 고밀도 플라즈마를 이용하여 상기 반도체 기판상에 상기 하부 금속 배선의 두께보다 더 두껍게 하부 절연막을 형성한다. 상기 하부 절연막상에 상부 절연막을 형성한다.

상기 하부 절연막은 실란, 산소 및 아르곤 가스를 사용하는 고밀도 플라즈마(이하 HDP, High Density Plasma)-산화막이며, 인-시츄(in-situ) 공정으로 행한다.

상기 인-시츄 공정에서는 실란 및 산소 가스에 의해 이산화실리콘막이 증착되고, 아르곤 가스에 의해 식각된다.

상기 상부 절연막은 SiO₂, PSG(Phosphosilicate glass), BPSG(Borophosphosilicate glass), SiON, SiN으로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하고, PE-CVD(Plasma enhanced chemical vapot depostion) 또는 상압 CVD 방식으로 형성되는 것이 바람직하다.

본 발명의 상기 상부 절연막을 형성한 후, CMP(chemical mechanical polishing) 공정을 진행하여 상기 상부 절연막을 평탄화시키는 단계를 더 포함하는 것이 바람직하다.

상기 과제를 이루기 위한 본 발명의 다른 실시예에서는, 하부 금속 배선이 형성된 반도체 기판을 준비한다. 이어서, 상기 반도체 기판상에 제1 절연막을 형성하고, 상기 제1 절연막상에 고밀도 플라즈마를 사용하여 제2 절연막을 형성한다. 상기 제2 절연막 상에 제3 절연막을 형성한다.

상기 제2 절연막은 HDP-산화막으로서, 형성방법은 실란, 산소 및 아르곤 가스를 이용하여 인-시츄(in-situ) 공정으로 형성하는 것이 바람직하다.

상기 인-시츄 공정에서 증착은 실란 및 산소 가스에 의해 이루어지고, 식각은 아르곤 가스에 의해 이루어진다.

상기 제1 및 제3 절연막은 SiO₂, PSG, BPSG, SiON, SiN으로 이루어진 군에서 선택되는 어느 하나로서, PE-CVD 방식 또는, 상압 CVD 방식으로 형성되는 것이 바람직하다.

상기 제3 절연막을 형성한 후, CMP 공정을 진행하여 상기 제3 절연막을 평탄화시킨다.

본 발명에 따른 반도체 장치의 층간 절연막 형성방법은, 금속 배선의 인장 응력을 보상하기 위하여 하부 절연막의 두께를 금속 배선의 두께보다 두껍게 형성하여 금속 배선위에서 하나의 연결된 산화막층을 이루어 상기 산화막이 가지는 압축 응력으로 금속 배선의 인장 응력을 보상한다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 그러나, 본 발명의 실시예는 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 설명을 명확하게 하기 위하여 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한 어떤 층이 다른 층 또는 기판의 상부에 있다고 기재된 경우, 상기 어떤 층은 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제 3의 층이 개재되어질 수도 있다.

실시예 1

도 1a 내지 도 1c는 본 발명의 바람직한 일실시예에 따른 반도체 장치의 층간 절연막의 제조공정을 나타내는 도면들이다. 도 1a를 참조하면, 먼저 반도체 기판(10)상에 통상의 방법으로 하부 금속층, 예를 들면 텅스텐층, 알루미늄층, 구리층 등과 같은 적당한 금속층을 약 7000Å의 두께로 형성하였다. 이어서, 상기 금속층을 통상의 방법으로 패터닝하여 상기 반도체 기판(10)의 소정영역 상에 하부 금속 배선(12)을 형성하였다. 이때, 상기 반도체 기판 상에는 반도체 소자를 제조하기 위하여 소자 분리 영역(도시되지 않음)에 의해 분리되는 활성 영역들(도시되지 않음)이 정의되어 있을 수 있다. 여기서, 소자분리 영역은 통상의 선택적 산화에 의한 소자 분리 방법 또는 트렌치를 이용한 소자 분리 방법중 어느 것을 사용하여 선택하더라도 무방하다.

도 1b를 참조하면, 상기 하부 금속 배선(12)이 형성된 결과물의 전면에 HDP-산화막(14)을 약 12,000Å 두께로 형성하였다. 여기서, HDP-산화막(14)은 상기 하부 금속 배선(12)의 두께보다 더 두껍게 형성하여, 예컨대 이산화 실리콘막을 이루어진 HDP-산화막(14)이 금속 배선(12) 위에서 하나의 연결된 층을 이루도록 하였다.

상기 HDP-산화막(14)은 압축 응력(compressive stress)을 가지고 있어, 상기 금속 배선(12)이 가지는 인장 응력(tensile stress)을 보상하여 웨이퍼가 인장 응력 방향으로 휘는 것을 방지한다.

상기 HDP-산화막(14)은 금속 배선 사이의 공간을 채우는 능력이 우수한 고밀도 플라즈마를 사용하여 형성한다.

상기 고밀도 플라즈마의 반응 챔버(도시되지 않음) 내로 유입되는 가스로는 실란, 산소 및 아르곤 가스를 함께 사용하였고, 반응 챔버내로 유입되는 가스중 실란 및 산소 가스는 반응가스로 작용하며, 아르곤 가스는 식각 가스로 작용하게 된다. 따라서, 박막의 열적 안정성이 불량한 일반적인 플라즈마 CVD방식에 의하여 형성되는 절연막에 비하여 본 발명에 따른 고밀도 플라즈마 방식에 의해 형성되는 절연막은 인-시츄(in-situ) 증착/식각 공정에 의해 형성되기 때문에 열적 안정성이 우수하다.

이어서, 상기 HDP-산화막(14)이 형성된 기판의 전면에 PE-CVD(Plasma Enhanced-CVD) 방식으로 상부 절연막(16)을 약 8000Å의 두께로 형성하였다. 여기서, 상부 절연막(16)으로는 PSG를 사용하였으나, 이외에도 SiO₂, BPSG, SiON, 또는 SiN 등이 사용가능하다. 또한, 상기 상부 절연막(16)의 형성공정은 PE-CVD 방식 이외에도 상압 CVD 방식으로 형성할 수도 있다. CMP 공정 진행전의 전체 절연막의 두께는 약 20,000Å이었다.

도 1c를 참조하면, 상기 상부 절연막(16)이 형성된 결과물의 전면에 층간 절연막의 평탄화를 위하여 CMP 공정을 행하였다.

본 실시예에서는 상기 HDP-산화막(14) 형성 후 및 상기 상부 절연막(16) 형성 후에, 각각의 웨이퍼의 휨정도(bowing)를 측정하여 그 결과를 표 1에 나타내었다.

실시예 2

HDP-산화막(14)의 두께를 15,000Å으로 하고, 상부 절연막(16)의 두께를 5,000Å으로 한다는 것을 제외하고는 실시예1과 같은 방법으로 층간 절연막을 형성하였다. 각 절연막 형성후에 보잉값을 측정하여 그 결과를 표1에 도시하였다.

실시예 3

도 2a 내지 도 2c는 본 발명의 바람직한 다른 실시예에 따른 반도체 장치의 층간 절연막의 제조공정을 나타내는 도면들이다. 도 2a를 참조하면, 먼저 반도체 기판(20)상에 통상의 방법으로 하부 금속층, 예를 들면 텅스텐층, 알루미늄층, 구리층 등과 같은 적당한 금속층을 형성한다. 이어서, 상기 금속층을 통상의 방법으로 패터닝하여 상기 반도체 기판(20)의 소정영역 상에 하부 금속 배선(22)을 형성한다. 이때, 상기 반도체 기판 상에는 반도체 소자를 제조하기 위하여 소자 분리 영역(도시되지 않음)에 의해 분리되는 활성 영역들(도시되지 않음)이 정의되어 있을 수 있다. 여기서, 소자분리 영역은 통상의 선택적 산화에 의한 소자 분리 방법 또는 트렌치를 이용한 소자 분리 방법중 어느 것을 사용하여 선택하더라도 무방하다.

도 2b를 참조하면, 상기 하부 금속 배선(22)이 형성된 결과물의 전면에 PE-CVD 또는 상압-CVD 방법에 의하여 이산화실리콘막(24)을 형성한다. 이는 금속 배선간의 간격이 넓을 경우에 바람직하다. 여기서 이산화실리콘막 대신에 PSG, BPSG, SiON, SiN 막을 사용하여도 무방하다.

이어서, 상기 이산화실리콘막(24)이 형성된 결과물의 전면에 HDP-산화막(26)을 형성한다. 상기 HDP-산화막(26)은 고밀도 플라즈마를 사용하여 형성하였다.

상기 고밀도 플라즈마의 반응 챔버(도시되지 않음) 내로 유입되는 가스로는 실란, 산소 및 아르곤 가스를 함께 사용하였고, 반응 챔버내로 유입되는 가스중 실란 및 산소 가스는 반응가스로 작용하며, 아르곤 가스는 식각 가스로 작용하게 된다. 따라서, 박막의 열적 안정성이 불량한 일반적인 플라즈마 CVD방식에 의하여 형성되는 절연막에 비하여 본 발명에 따른 고밀도 플라즈마 방식에 의해 형성되는 절연막은 인-시츄(in-situ) 증착/식각 공정에 의해 형성되기 때문에 열적 안정성이 우수하다.

상기 HDP-산화막(26)이 형성된 기판의 전면에 PE-CVD(Plasma Enhanced-CVD) 방식으로 상부 절연막(28)을 형성하였다. 여기서, 상부 절연막(28)으로는 PE-TEOS를 사용하였으나, 이외에도 SiO₂, PSG, BPSG, SiON, 또는 SiN 등이 사용가능하다. 또한, 상기 상부 절연막(28)의 형성공정은 PE-CVD 방식 이외에도 상압 CVD 방식으로 형성할 수도 있다.

도 2c를 참조하면, 상기 상부 절연막(28)이 형성된 결과물의 전면에 층간 절연막의 평탄화를 위하여 CMP 공정을 행한다.

비교예 1 - 3

HDP-산화막의 두께 및 상부 절연막의 두께를 표 1과 같이 하는 것을 제외하고는, 실시예 1과 같은 방법으로 층간 절연막을 형성하고, 각 절연막 형성후에 보잉값을 측정하여 그 결과를 표 1에 도시하였다.

	HDP-산화막/상부절연막두께(Å)	초기 휨 정도(a)	이산화실리콘막 형성후 휨정도(b)	(b)-(a)	상부 절연막 형성후 휨 정도(c)	(c)-(b)	(c)-(a)
실시예 1	12,000/8,000	24.12	31.10	+6.98	32.38	+1.73	+8.71
실시예 2	15,000/5,000	23.11	36.52	+13.41	38.41	+1.89	+15.30
비교예 1	3,000/17,000	30.47	28.83	-1.64	28.60	-0.23	-1.87
비교예 2	6,000/14,000	24.21	23.19	-1.02	26.08	+2.89	+1.87
비교예 3	9,000/11,000	28.50	28.81	+0.31	35.55	+6.74	+7.05

상기 실시예 및 비교예에서, 금속 배선의 두께는 약 7,000Å으로 일정하게 하고, 층간 절연막의 전체 두께는 20,000Å으로 한 후, 고밀도 플라즈마에 의한 이산화실리콘막의 두께를 변화하여 각각의 경우에 웨이퍼의 휨정도(bowing)를 측정하였다.

이때 전체 바우잉(bowing) 값((c)-(a))이 증가하면, 증착된 막이 압축 응력을 가지는 것이고 (-)의 값을 가지면 인장 응력을 가짐을 의미한다.

상기 표 1을 참조하면, HDP-산화막의 두께가 비교예에서와 같이 9000Å까지는 바우잉 값의 변화가 크지 않았다. 반면에 실시예에서와 같이 HDP-산화막의 두께가 12,000Å 이상이 되면, 바우잉 값의 변화가 크게 일어남을 알 수 있다.

상기 실험 결과로부터, 고밀도 플라즈마 산화막의 증착 두께가 금속 배선 두께의 약 1.5배 이상이 되어야 고밀도 플라즈마 산화막의 압축 응력이 웨이퍼에 영향을 미침을 알 수 있다.

이와 같이 HDP-산화막의 증착 두께에 따라 층간 절연막이 가지는 스트레스가 변화되는 이유는 다음과 같다.

도 3a는 상기 비교예에 의해 HDP-산화막을 증착하였을 때의 층간 절연막의 응력을 나타내는 도면이고, 도 3b는 상기 실시예에 의해 HDP-산화막을 증착하였을 때의 층간 절연막의 응력을 나타내는 도면이다.

HDP-산화막의 형성 공정은 반응 가스로 실란(SiH₄), 산소 및 아르곤(Ar) 가스를 사용하여, 실란 및 산소 가스에 의해서는 증착되고 아르곤 가스에 의해서는 식각되어 인시츄(in-situ)로 증착 및 식각되는 공정이다. 그러므로, HDP-산화막의 증착 두께가 금속의 높이보다 낮은 두께로 증착할 경우에는 도 3a와 같이 HDP-산화막의 일부분(34a)은 금속 배선(32) 사이에 채워지게 되고 또 일부(34b)는 금속 배선(32)의 상부에 증착되어 HDP-산화막이 금속 배선 위에서 연속적으로 이어진 층으로 존재하지않게 되어 HDP-산화막이 가지는 압축 응력이 하부에 전혀 영향을 미치지 못하게 되어 웨이퍼가 금속에 의해 인장 응력 방향으로 휘는 것을 보상할 수 없게 된다.

그러나, HDP-산화막의 두께가 금속 배선의 두께보다 두껍게 형성되면 도 3b와 같이 금속 배선(32) 위에선 HDP-산화막(34)이 끊기지 않고 하나의 층으로서 금속 배선 위에 존재하게 되어 HDP-산화막이 가지는 압축 응력이 하부에 영향을 미쳐 웨이퍼가 금속에 의해 인장 응력 방향으로 휘는 것을 보상할 수 있게 된다.

따라서, HDP-산화막과 PE-TEOS 산화막의 조합인 층간 절연막 구조에서는 HDP-산화막의 증착 두께를 금속의 높이보다 두껍게 증착하여야 하부의 금속이 가지는 인장 응력을 효과적으로 보상할 수 있다.

이상에서 살펴본 바와 같이 본 발명에 따른 반도체 소자의 층간 절연막 형성방법은, 금속 배선위에 형성되는 절연막이 금속 배선의 두께보다 두껍게 형성되도록 하여 금속 배선 위로 하나의 연결된 층을 이루도록 함으로써, 절연막의 압축 응력이 금속 배선의 인장 응력을 보상하도록 하여 웨이퍼의 휨을 방지할 수 있다.

Claims (16)

1. 하부 금속 배선이 형성된 반도체 기판을 준비하는 단계;

   고밀도 플라즈마를 이용하여, 상기 반도체 기판상에 상기 하부 금속 배선의 두께보다 더 두껍게 하부 절연막을 형성하는 단계; 및

   상기 하부 절연막상에 상부 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
2. 제1항에 있어서, 상기 하부 절연막은 고밀도 플라즈마(High Density Plasma:HDP)-산화막인 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
3. 제2항에 있어서, 상기 HDP-산화막은 실란, 산소 및 아르곤 가스를 이용하여 인-시츄(in-situ) 공정으로 형성하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
4. 제3항에 있어서, 상기 인-시츄 공정에서 실란 및 산소 가스에 의한 HDP-산화막의 증착과, 아르곤 가스에 의한 식각이 이루어지는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
5. 제1항에 있어서, 상기 절연막은 SiO₂, PSG(Phophosilicate glass), BPSG(B orophosphosilicate glass), SiON, SiN으로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
6. 제1항에 있어서, 상기 상부 절연막은 PE-CVD(Plasma enhanced chemicl vapor deposition) 방식으로 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
7. 제1항에 있어서, 상기 상부 절연막은 상압 CVD 방식으로 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
8. 제1항에 있어서, 상기 상부 절연막을 형성한 후, CMP 공정을 진행하여 상기 상부 절연막을 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
9. 하부 금속 배선이 형성된 반도체 기판을 준비하는 단계;

   상기 반도체 기판상에 제1 절연막을 형성하는 단계;

   상기 제1 절연막상에 고밀도 플라즈마를 사용하여 제2 절연막을 형성하는 단계; 및

   상기 제2 절연막 상에 제3 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
10. 제9항에 있어서, 상기 제2 절연막은 HDP-산화막인 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
11. 제10항에 있어서, 상기 HDP-산화막은 실란, 산소 및 아르곤 가스를 이용하여 인-시츄(in-situ) 공정으로 형성하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
12. 제11항에 있어서, 상기 인-시츄 공정에서 실란 및 산소 가스에 의한 증착과 아르곤 가스에 의한 식각이 이루어지는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
13. 제9항에 있어서, 상기 제1 및 제3 절연막은 SiO₂, PSG, BPSG, SiON, SiN으로 이루어진 군에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
14. 제9항에 있어서, 상기 제1 및 제3 절연막은 PE-CVD 방식으로 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
15. 제9항에 있어서, 상기 제1 및 제3 절연막은 상압 CVD 방식으로 형성되는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.
16. 제9항에 있어서, 상기 제3 절연막을 형성한 후, CMP 공정을 진행하여 상기 제3 절연막을 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성방법.