KR19990059079A - 반도체 소자의 텅스텐 플러그 형성 방법 - Google Patents

반도체 소자의 텅스텐 플러그 형성 방법 Download PDF

Info

Publication number
KR19990059079A
KR19990059079A KR1019970079276A KR19970079276A KR19990059079A KR 19990059079 A KR19990059079 A KR 19990059079A KR 1019970079276 A KR1019970079276 A KR 1019970079276A KR 19970079276 A KR19970079276 A KR 19970079276A KR 19990059079 A KR19990059079 A KR 19990059079A
Authority
KR
South Korea
Prior art keywords
tungsten
layer
contact hole
forming
etching
Prior art date
Application number
KR1019970079276A
Other languages
English (en)
Other versions
KR100457408B1 (ko
Inventor
윤경렬
홍상기
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970079276A priority Critical patent/KR100457408B1/ko
Publication of KR19990059079A publication Critical patent/KR19990059079A/ko
Application granted granted Critical
Publication of KR100457408B1 publication Critical patent/KR100457408B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택홀 이외의 지역에 희생층(sacrificial layer)을 형성하고, 콘택홀 내에 텅스텐을 충분히 매립시킨 후, 에치 백(etch back) 공정으로 콘택홀 이외의 지역에 형성된 텅스텐층을 희생층과 함께 제거되도록 하여 텅스텐 플러그(W plug)를 형성하므로써, 텅스텐 플러그 형성 후에 콘택홀 이외의 지역에 발생되는 텅스텐 식각 잔류물을 최소화하고, 텅스텐 플러그의 표면에 발생되는 홀 리세스(hole recess) 특성을 감소시킬 수 있어, 소자의 신뢰성을 증대시킬 수 있는 반도체 소자의 텅스텐 플러그 형성 방법에 관한 것이다.

Description

반도체 소자의 텅스텐 플러그 형성 방법
본 발명은 반도체 소자의 텅스텐 플러그(W plug) 형성 방법에 관한 것으로, 특히 텅스텐 플러그 형성시 콘택홀 이외의 지역에 잔류되는 텅스텐 잔류물을 용이하게 제거하면서 텅스텐 플러그의 표면에 발생되는 홀 리세스(hole recess) 특성을 감소시켜, 소자의 신뢰성을 증대시킬 수 있는 반도체 소자의 텅스텐 플러그 형성 방법에 관한 것이다.
일반적으로, 반도체 소자가 고집적화 되어감에 따라 콘택홀의 종횡비(aspect ratio)는 커지게 되어 콘택홀을 통한 콘택 공정이 어려워지고 있다. 따라서, 콘택 저항을 낮추기 위해 콘택홀 내에 미리 텅스텐과 같은 금속을 이용하여 플러그를 형성하고, 이 금속 플러그와 연결되는 금속 배선을 형성하는 방법이 적용되고 있다.
도 1(a) 내지 도 1(c)는 종래 반도체 소자의 텅스텐 플러그 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 반도체 기판(1)상에 층간 절연막(3)이 형성되고, 층간 절연막(3)의 선택된 부분을 식각 하여 반도체 기판(1)에 형성된 접합부(2)가 노출되는 콘택홀(4)이 형성된다. 콘택홀(4)을 포함한 층간 절연막(3)상에 티타늄/티타늄 나이트라이드(Ti/TiN) 구조로된 금속 장벽층(metal barrier layer; 5)이 형성된다.
도 1(b)를 참조하면, 콘택홀(4)이 완전히 매립되도록 금속 장벽층(5)상에 텅스텐층(6)을 형성한다.
도 1(c)를 참조하면, 에치 백(etch back) 공정으로 텅스텐층(6)을 식각 하여 콘택홀(4) 내에 텅스텐 플러그(6A)가 형성된다.
상기에서, 반도체 기판(1)상에 이미 형성된 여러 요소로 인하여 층간 절연막(3)의 표면은 심한 단차가 생기게 되고, 이로 인하여 텅스텐 플러그(6A)를 형성하기 위한 에치 백 공정시 단차의 차이로 인해 콘택홀(4) 이외의 지역에 텅스텐 잔류물(6B)이 남게된다. 이 텅스텐 잔류물(6A)은 금속 배선의 브릿지(bridge) 현상을 유발시키는 문제가 있다. 따라서 에치 백 공정 후에 텅스텐 잔류물(6B)을 제거하기 위한 과도 식각(over etch)을 추가로 진행하게 되는데, 이때 텅스텐 플러그(6A) 표면부에 홀 리세스(6C)가 심하게 발생되어 텅스텐 플러그(6A)와 접촉되는 금속 배선사이에서 저항이 증가되어 소자의 신뢰성을 저하시키게 된다.
따라서, 본 발명은 텅스텐 플러그 형성시 콘택홀 이외의 지역에 잔류되는 텅스텐 잔류물을 용이하게 제거하면서 텅스텐 플러그의 표면에 발생되는 홀 리세스(hole recess) 특성을 감소시켜, 소자의 신뢰성을 증대시킬 수 있는 반도체 소자의 텅스텐 플러그 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 텅스텐 플러그 형성 방법은 콘택홀이 형성된 반도체 기판에 금속 장벽층을 형성하는 단계; 상기 금속 장벽층상에 희생층을 형성한 후, 상기 희생층을 패터닝 하여 상기 콘택홀 바깥 부분에만 남기는 단계; 상기 패터닝된 희생층을 포함한 전체 구조상에 상기 콘택홀이 충분히 매립되도록 텅스텐층을 형성하는 단계; 및 에치 백 공정 및 과도 식각 공정을 순차적으로 실시하여 상기 텅스텐층 및 상기 희생층을 식각 하여, 이로 인하여 상기 콘택홀 내에 텅스텐 플러그가 형성되는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 내지 도 1(c)는 종래 반도체 소자의 텅스텐 플러그 형성 방법을 설명하기 위한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명의 실시예에 따른 텅스텐 플러그 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요부분에 대한 부호의 설명>
1 및 11: 반도체 기판 2 및 12: 접합부
3 및 13: 층간 절연막 4 및 14: 콘택홀
5 및 15: 금속 장벽층 6 및 16: 텅스텐층
6A 및 16A: 텅스텐 플러그 6B 및 16B: 텅스텐 잔류물
6C: 홀 리세스 21: 희생층
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2(a) 내지 도 2(d)는 본 발명의 실시예에 따른 반도체 소자의 텅스텐 플러그 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2(a)를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 반도체 기판(11)상에 층간 절연막(13)이 형성되고, 콘택홀 마스크를 이용한 식각 공정으로 층간 절연막(13)의 선택된 부분을 식각 하여 반도체 기판(11)에 형성된 접합부(12)가 노출되는 콘택홀(14)이 형성된다. 콘택홀(14)을 포함한 층간 절연막(13)상에 티타늄/티타늄 나이트라이드(Ti/TiN) 구조로된 금속 장벽층(15)이 형성된다. 금속 장벽층(15) 상부를 따라 희생층(21)이 형성된다.
도 2(b)를 참조하면, 콘택홀 마스크를 다시 이용한 식각 공정으로 콘택홀(14) 내부의 희생층(21)을 제거하여 콘택홀(14) 이외의 금속 장벽층(15) 상에만 희생층(21)이 남아 있도록 한다. 패터닝된 희생층(21)을 포함한 전체 구조상에 콘택홀(14)이 충분히 매립 되도록 텅스텐층(16)을 형성한다.
상기에서, 희생층(21)은 물리적 기상 증착법 또는 화학적 기상 증착법으로 50 내지 1000Å 의 두께로 형성되며, 텅스텐층(16)에 대하여 건식 식각 시에는 식각 속도가 비슷하면서 습식 식각 시에는 식각 속도가 빠른 물질인 실리콘 나이트라이드(Si3N4) 또는 폴리이마이드(polyimide)로 형성된다. 텅스텐층(16)은 저압 화학적 기상 증착법으로 3000 내지 10000 Å의 두께로 형성되는데, 반응 가스를 WF6+ SiH4+ H2로 하되, WF6가스는 10 내지 400 sccm으로 하고, SiH4가스는 5 내지 500 sccm으로 하며, H2가스는 200 내지 10000 sccm으로 하고, 이때 증착 압력은 1 내지 100 Torr 로하고, 증착 온도는 300 내지 500 ℃ 로 한다.
도 2(c)를 참조하면, 에치 백 공정으로 텅스텐층(16)과 패터닝된 희생층(21)을 식각 한다. 이때, 반도체 기판(11)상에 이미 형성된 여러 요소로 인하여 층간 절연막(13)의 표면은 심한 단차 차이가 생기게 되고, 이로 인하여 에치 백 공정시 단차의 차이로 인해 콘택홀(14) 이외의 지역에 텅스텐 잔류물(16B)이 남게된다. 텅스텐 잔류물(16B)과 남아있는 희생층(21)을 제거하기 위하여 에치 백 공정후 과도 식각 공정을 실시하게 된다.
상기에서, 에치 백 공정은 CF4+ O2, Cl2+ O2, SF6등을 사용한 건식 식각 방식을 적용하여 텅스텐층(16)의 식각 타겟의 두께가 1000 내지 9000Å 범위가 되도록 하며, 이때 텅스텐층(16)과 건식 식각 속도가 비슷한 물질로 희생층(21)을 형성하기 때문에 에치 백 공정 동안 희생층(21)도 어느 정도 제거되면서 텅스텐 잔류물(16B)이 제거된다. 또한 과도 식각 공정은 습식 식각 방식을 적용하며, 이때 텅스텐층(16)에 대하여 습식 식각 속도가 빠른 물질인 실리콘 나이트라이드(Si3N4) 또는 폴리이마이드(polyimide)로 희생층(21)을 형성하기 때문에 과도 식각 공정 동안 잔류되는 희생층(21)은 완전히 제거되면서(텅스텐 잔류물 포함) 텅스텐층(16)은 많은 식각이 이루어지지 않아, 도 2(d)에 도시된 바와 같이, 에치 백 공정과 과도 식각 공정의 결과로 형성된 콘택홀(14) 내의 텅스텐 플러그(16A)는 텅스텐 잔류물(16B) 및 홀 리세스가 발생되지 않는다.
상술한 바와 같이, 본 발명은 콘택홀 이외의 지역에 희생층을 형성하고, 콘택홀 내에 텅스텐을 충분히 매립시킨 후, 에치 백 공정 및 과도 식각 공정으로 콘택홀 이외의 지역에 형성된 텅스텐층을 희생층과 함께 제거되도록 하여 텅스텐 플러그를 형성하므로써, 텅스텐 플러그 형성 후에 콘택홀 이외의 지역에 발생되는 텅스텐 식각 잔류물을 최소화하고, 텅스텐 플러그의 표면에 발생되는 홀 리세스 특성을 감소시킬 수 있어, 소자의 신뢰성을 증대시킬 수 있다.

Claims (5)

  1. 콘택홀이 형성된 반도체 기판에 금속 장벽층을 형성하는 단계;
    상기 금속 장벽층상에 희생층을 형성한 후, 상기 희생층을 패터닝 하여 상기 콘택홀 바깥 부분에만 남기는 단계;
    상기 패터닝된 희생층을 포함한 전체 구조상에 상기 콘택홀이 충분히 매립되도록 텅스텐층을 형성하는 단계;
    에치 백 공정 및 과도 식각 공정을 순차적으로 실시하여 상기 텅스텐층 및 상기 희생층을 식각 하여, 이로 인하여 상기 콘택홀 내에 텅스텐 플러그가 형성되는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 형성 방법.
  2. 제 1 항에 있어서,
    상기 희생층은 50 내지 1000Å 의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 형성 방법.
  3. 제 1 항에 있어서,
    상기 에치 백 공정은 CF4+ O2, Cl2+ O2, SF6중 어느 하나를 사용한 건식 식각 방식으로 실시되는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 형성 방법.
  4. 제 1 항에 있어서,
    상기 과도 식각 공정은 습식 식각 방식으로 실시되는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 형성 방법.
  5. 제 1 항에 있어서,
    상기 희생층은 상기 텅스텐층에 대하여 건식 식각 시에는 식각 속도가 비슷하면서 습식 식각 시에는 식각 속도가 빠른 물질인 실리콘 나이트라이드 및 폴리이마이드중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 형성 방법.
KR1019970079276A 1997-12-30 1997-12-30 반도체소자의텅스텐플러그형성방법 KR100457408B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970079276A KR100457408B1 (ko) 1997-12-30 1997-12-30 반도체소자의텅스텐플러그형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970079276A KR100457408B1 (ko) 1997-12-30 1997-12-30 반도체소자의텅스텐플러그형성방법

Publications (2)

Publication Number Publication Date
KR19990059079A true KR19990059079A (ko) 1999-07-26
KR100457408B1 KR100457408B1 (ko) 2005-02-23

Family

ID=37376843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970079276A KR100457408B1 (ko) 1997-12-30 1997-12-30 반도체소자의텅스텐플러그형성방법

Country Status (1)

Country Link
KR (1) KR100457408B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3118785B2 (ja) * 1991-05-23 2000-12-18 ソニー株式会社 バリヤメタル構造の形成方法
KR0156122B1 (ko) * 1994-11-01 1998-12-01 문정환 반도체장치의 제조방법
KR970018230A (ko) * 1995-09-04 1997-04-30 김주용 금속배선의 장벽금속 형성 방법
KR100210898B1 (ko) * 1995-12-29 1999-07-15 김영환 반도체 소자의 금속배선 형성방법
KR100208444B1 (ko) * 1995-12-29 1999-07-15 김영환 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR100457408B1 (ko) 2005-02-23

Similar Documents

Publication Publication Date Title
KR100242865B1 (ko) 메탈 플러그의 형성 방법
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US5641710A (en) Post tungsten etch back anneal, to improve aluminum step coverage
US6064119A (en) Wiring structure and formation method thereof for semiconductor device
US6103623A (en) Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
KR19980070785A (ko) 반도체 장치 및 그 제조 방법
KR100457408B1 (ko) 반도체소자의텅스텐플러그형성방법
KR100191708B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100284283B1 (ko) 반도체소자의배선형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR19980053692A (ko) 반도체 소자의 금속 배선 형성방법
KR100339026B1 (ko) 반도체소자의금속배선형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100455443B1 (ko) 반도체소자의금속배선형성방법
KR100230032B1 (ko) 다층배선 구조체
KR100500936B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0169759B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR20040059918A (ko) 반도체 소자의 배선 형성방법
KR100641484B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100463183B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR100560292B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100859478B1 (ko) 반도체 소자의 금속배선 형성 방법
KR0152922B1 (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee